使用離子注入降低蝕刻偏差的方法
【專利說明】使用離子注入降低蝕刻偏差的方法
[0001]相關(guān)申請的交叉引用
[0002]本申請是要求于2013年12月31日提交的發(fā)明人為王參群等的、標題為“使用離子注入降低蝕刻偏差的方法(Method to Reduce Etch Variat1n Using 1nImplantat1n)”的美國臨時專利申請第61/922，149號的優(yōu)先權(quán)的非臨時專利申請,其全部內(nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明總體涉及半導體技術(shù)領(lǐng)域，更具體地，涉及使用離子注入降低蝕刻偏差的方法。
【背景技術(shù)】
[0004]現(xiàn)代集成電路包括數(shù)百萬或數(shù)十億的晶體管。晶體管可以用于放大或開關(guān)電信號和/或向集成電路提供功能。晶體管可以是η型晶體管或P型晶體管。雖然可以使用各種技術(shù)和材料形成晶體管，但是晶體管要求它們的各個部件和構(gòu)件具有準確和精確的布局以進行最佳和有效地運行(特別是當尺寸持續(xù)縮小時)以滿足先進的集成需求。一個這種構(gòu)件是引入溝道區(qū)內(nèi)的摻雜劑雜質(zhì)，因為它們直接地影響晶體管器件的功能和性能。必須小心地控制摻雜劑雜質(zhì)(即，摻雜劑分布)的特性和位置。

【發(fā)明內(nèi)容】

[0005]為解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供了一種形成晶體管器件的方法，包括:在半導體襯底內(nèi)形成第一阱區(qū)和第二阱區(qū)，所述第一阱區(qū)和所述第二阱區(qū)分別具有彼此不同的第一蝕刻速率和第二蝕刻速率；將摻雜劑選擇性地注入至所述第一阱區(qū)內(nèi)以改變所述第一蝕刻速率，從而使所述第一蝕刻速率基本上等于所述第二蝕刻速率；以及對選擇性注入的所述第一阱區(qū)和所述第二阱區(qū)均進行蝕刻以形成具有相等凹槽深度的溝道凹槽。
[0006]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜導電類型，并且所述第二阱區(qū)具有與所述第一摻雜導電類型相反的第二摻雜導電類型。
[0007]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜導電類型，并且所述第二阱區(qū)具有與所述第一摻雜導電類型相反的第二摻雜導電類型；所述第一阱區(qū)是P阱區(qū)，并且選擇性地注入至所述第一阱區(qū)內(nèi)的所述摻雜劑包括η型物質(zhì)以提高所述第一蝕刻速率。
[0008]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜導電類型，并且所述第二阱區(qū)具有與所述第一摻雜導電類型相反的第二摻雜導電類型；所述第一阱區(qū)是P阱區(qū)，并且選擇性地注入至所述第一阱區(qū)內(nèi)的所述摻雜劑包括η型物質(zhì)以提高所述第一蝕刻速率；選擇性地注入至所述第一阱區(qū)內(nèi)的所述η型物質(zhì)是砷或磷。
[0009]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜導電類型，并且所述第二阱區(qū)具有與所述第一摻雜導電類型相反的第二摻雜導電類型；所述第一阱區(qū)是η阱區(qū)，并且選擇性地注入至所述第一阱區(qū)內(nèi)的摻雜劑包括P型物質(zhì)以延緩所述第一蝕刻速率。
[0010]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜導電類型，并且所述第二阱區(qū)具有與所述第一摻雜導電類型相反的第二摻雜導電類型；所述第一阱區(qū)是η阱區(qū)，并且選擇性地注入至所述第一阱區(qū)內(nèi)的摻雜劑包括P型物質(zhì)以延緩所述第一蝕刻速率；選擇性地注入至所述第一阱區(qū)內(nèi)的所述P型物質(zhì)是硼或BF2。
[0011]在上述方法中，其中，所述第一阱區(qū)是具有第一摻雜濃度的η阱區(qū)，并且所述第二阱區(qū)是具有第二摻雜濃度的η阱區(qū)，所述第二摻雜濃度與所述第一摻雜濃度不同。
[0012]在上述方法中，其中，所述第一阱區(qū)是具有第一摻雜濃度的η阱區(qū)，并且所述第二阱區(qū)是具有第二摻雜濃度的η阱區(qū)，所述第二摻雜濃度與所述第一摻雜濃度不同；選擇性地注入至所述第一阱區(qū)內(nèi)的所述摻雜劑是砷，并且選擇性地注入至所述第一阱區(qū)內(nèi)的所述摻雜劑提高了所述第一蝕刻速率。
[0013]在上述方法中，還包括:實施外延生長工藝以在所述溝道凹槽內(nèi)形成一個或多個外延層；其中，所述一個或多個外延層包括碳摻雜的娃外延層和非摻雜的娃外延層。
[0014]在上述方法中，還包括:實施外延生長工藝以在所述溝道凹槽內(nèi)形成一個或多個外延層；其中，所述一個或多個外延層包括碳摻雜的娃外延層和非摻雜的娃外延層；在所述非摻雜的硅外延層上形成柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)包括柵極介電層和柵電極層，所述柵極介電層設(shè)置在所述非摻雜的硅外延層上，并且所述柵電極層設(shè)置在所述柵極介電層上。
[0015]在上述方法中，還包括:實施外延生長工藝以在所述溝道凹槽內(nèi)形成一個或多個外延層；其中，所述一個或多個外延層包括碳摻雜的娃外延層和非摻雜的娃外延層；在所述非摻雜的硅外延層上形成柵極結(jié)構(gòu)，其中，所述柵極結(jié)構(gòu)包括柵極介電層和柵電極層，所述柵極介電層設(shè)置在所述非摻雜的硅外延層上，并且所述柵電極層設(shè)置在所述柵極介電層上；在所述柵極結(jié)構(gòu)的相對兩側(cè)上形成源極區(qū)和漏極區(qū)，以便布置在所述柵極結(jié)構(gòu)下面的包括所述一個或多個外延層的溝道區(qū)將所述源極區(qū)與所述漏極區(qū)分隔開。
[0016]在上述方法中，其中，以小于50千電子伏特(keV)的注入能量實施所述摻雜劑的選擇性注入。
[0017]根據(jù)本發(fā)明的另一個方面，提供了一種形成晶體管器件的方法，包括:在襯底中形成第一阱區(qū)；在所述襯底中形成第二阱區(qū)，所述第二阱區(qū)的摻雜特性與所述第一阱區(qū)的摻雜特性不同；將摻雜劑注入至所述第一阱區(qū)的犧牲區(qū)內(nèi)以改變所述第一阱區(qū)的犧牲區(qū)的蝕刻速率；以及同時對選擇性注入的所述第一阱區(qū)和所述第二阱區(qū)進行蝕刻，以去除所述第一阱區(qū)的犧牲區(qū)并同時去除與所述犧牲區(qū)具有相同高度的所述第二阱區(qū)的區(qū)，從而在所述第一阱區(qū)和所述第二阱區(qū)中形成具有相等凹槽深度的溝道凹槽。
[0018]在上述方法中，還包括:實施外延生長工藝以在所述溝道凹槽內(nèi)形成各自具有相等高度的一個或多個外延層。
[0019]在上述方法中，其中，同時蝕刻所述第一阱區(qū)和所述第二阱區(qū)以從所述第一阱區(qū)完全去除選擇性注入的所述摻雜劑。
[0020]在上述方法中，其中，所述第一阱區(qū)具有第一摻雜類型，并且所述第二阱區(qū)具有與所述第一摻雜類型相反的第二摻雜類型。
[0021]在上述方法中，其中，所述第一阱區(qū)具有為第一摻雜濃度的第一摻雜類型，并且所述第二阱區(qū)具有為第二摻雜濃度的所述第一摻雜類型，所述第二摻雜濃度與所述第一摻雜濃度不同。
[0022]在上述方法中，其中，在所述襯底上方的適當位置不具有掩模的情況下，通過毯式注入將所述摻雜劑注入至所述第一阱區(qū)和所述第二阱區(qū)內(nèi)。
[0023]在上述方法中，其中，穿過掩模中的開口將所述摻雜劑選擇性地注入至所述第一阱區(qū)內(nèi)，同時通過所述掩模阻止所述摻雜劑進入所述第二阱區(qū)。
[0024]根據(jù)本發(fā)明的又一個方面，提供了一種形成晶體管器件的方法，包括:在襯底中形成第一 P阱區(qū)；在所述襯底中形成第二阱區(qū)，所述第二阱區(qū)的摻雜特性與所述第一 P阱區(qū)的摻雜特性不同；將蝕刻增強摻雜劑注入至所述第一P阱區(qū)的犧牲區(qū)內(nèi)以增大用于預定蝕刻步驟的所述第一 P阱區(qū)的犧牲區(qū)的蝕刻速率；以及利用所述預定蝕刻步驟同時蝕刻所述第一P阱區(qū)的犧牲區(qū)和所述第二阱區(qū)，以去除所述第一P阱區(qū)的犧牲區(qū)并且同時去除與所述犧牲區(qū)具有相同高度的所述第二阱區(qū)的區(qū)，從而在所述第一 P阱區(qū)和所述第二阱區(qū)中形成具有相等凹槽深度的溝道凹槽。
【附圖說明】
[0025]圖1示出了使用注入輔助蝕刻以用于改進局部和全局電壓閾值偏差的制造晶體管的方法的一些實施例的流程圖。
[0026]圖2A至圖2C示出了使用注入輔助蝕刻以用于改進局部和全局電壓閾值偏差的制造晶體管的方法的一些實施例。
[0027]圖3A至圖3C示出了通過用于晶體管器件的溝道區(qū)的預定蝕刻工藝形成的摻雜濃度分布和相應(yīng)的凹槽深度的示意圖。
[0028]圖4示出了使用注入輔助蝕刻以用于改進局部和全局電壓閾值偏差的形成晶體管器件的方法的一些額外實施例的流程圖。
[0029]圖5至圖12示出了使用注入輔助蝕刻形成晶體管器件的方法的一些實施例的截面圖，其中，砷形式的蝕刻增強劑用于選擇性增大P阱區(qū)的蝕刻速率。
[0030]圖13至圖20示出了使用注入輔助蝕刻形成晶體管器件的方法的一些實施例的截面圖，其中，硼形式的蝕刻阻滯劑用于選擇性減小η阱區(qū)的蝕