分裂柵功率半導(dǎo)體場效應(yīng)晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上涉及功率半導(dǎo)體裝置的結(jié)構(gòu)和制造，且具體而言涉及分裂柵平面功率半導(dǎo)體場效應(yīng)晶體管(FET)。
【背景技術(shù)】
[0002]本發(fā)明將在η溝道功率FET中說明，但是在以下說明中將理解，本發(fā)明同樣適用于P溝道功率FET。在本發(fā)明說明書中，重?fù)诫s的η型區(qū)域標(biāo)記為η+，并且重?fù)诫s的P型區(qū)域標(biāo)記為P+。這些重?fù)诫s區(qū)域通常具有介于IXlO18cnT3與IXlO21cnT3之間的摻雜濃度。在本發(fā)明說明書中，輕摻雜的η型區(qū)域標(biāo)記為η_，并且輕摻雜的P型區(qū)域標(biāo)記為ρ_。這些輕摻雜區(qū)域通常具有介于I X 113CnT3與1X10 17CnT3之間的摻雜濃度。
[0003]功率MOSFET已廣泛用于開關(guān)應(yīng)用中。需要高開關(guān)速度以便減少開關(guān)功率損耗并且減小系統(tǒng)中的無源部件的尺寸。因此，本發(fā)明的目標(biāo)是提供具有高開關(guān)速度的分裂柵功率 MOSFET。
[0004]此外，在IGBT結(jié)構(gòu)中也需要高開關(guān)速度。因此，本發(fā)明的另一目標(biāo)是提供具有高開關(guān)速度的分裂柵IGBT。
[0005]現(xiàn)有技術(shù)
[0006]圖1中示出現(xiàn)有技術(shù)功率MOSFET結(jié)構(gòu)的橫截面。如圖所示，在斷開狀態(tài)下，高壓可以由反向偏壓的P型體區(qū)(13) AT-外延(14)結(jié)阻擋在裝置的漏極與源極之間。在通路狀態(tài)下，電流可以通過η型溝道在η+源極(11)與η_-外延(14)之間傳導(dǎo)。在裝置的開關(guān)期間，柵(21)下方的η_-外延(14)通過柵電容充電或放電。因此，裝置的開關(guān)速度大部分取決于柵(21)-η_-外延(14)重疊區(qū)域。為了增強開關(guān)速度，重疊區(qū)域可以通過減小兩個鄰近P型體區(qū)(13)之間的距離而減小。然而，如果鄰近ρ型體區(qū)(13)彼此太靠近，那么會在位于兩個鄰近P型體區(qū)(13)之間的η_-外延(14)的上部部分中引起高電阻，并且會引發(fā)不合需要的裝置的高導(dǎo)通電阻。
[0007]圖2中示出另一現(xiàn)有技術(shù)功率MOSFET結(jié)構(gòu)[I]。如圖中所示，裝置的分裂柵結(jié)構(gòu)會產(chǎn)生小得多的柵(21)-η_-外延(14)重疊區(qū)域以及因此與先前圖1中示出的裝置相比更高的開關(guān)速度。同時，鄰近P型體區(qū)(13)之間的空間未減小以維持大致相同的導(dǎo)通電阻。然而，在斷開狀態(tài)下，分裂柵會在柵(21)-η_-外延(14)重疊區(qū)域的邊緣處產(chǎn)生高電場，并且高電場可以引起裝置的提前擊穿[2]。
[0008]圖3中示出又另一現(xiàn)有技術(shù)功率MOSFET結(jié)構(gòu)[2]。裝置具有與先前圖2中示出的裝置相同的分裂柵結(jié)構(gòu)。裝置具有連接到源極電極(22)上的額外虛擬柵(22)。虛擬柵
(22)具有場板的功能，這可以在斷開狀態(tài)下減小在柵電極(21)的邊緣處的電場。因此，解決了提前擊穿的問題。然而，需要先進(jìn)的光刻步驟以在虛擬柵(22)與分裂柵(21)之間形成小的間隙。此外，虛擬柵(22)還在分裂柵(21)的側(cè)壁處產(chǎn)生額外電容，與圖2中示出的裝置的開關(guān)速度相比，這會引起開關(guān)速度的退化。

【發(fā)明內(nèi)容】

[0009]因此，本發(fā)明的目標(biāo)是提供具有高開關(guān)速度，但不存在提前擊穿問題的分裂柵平面功率FET。
[0010]為了實現(xiàn)此目標(biāo)以及其他目標(biāo)，本發(fā)明提供包括如圖4中所示的分裂柵(21)以及半絕緣場板(34)的平面功率MOSFET結(jié)構(gòu)。半絕緣場板(34)在側(cè)壁處連接到源極電極
(22)。由于半絕緣場板(34)的高電阻率，因此板(34)的RC延遲時間大于裝置的典型開關(guān)時間一個數(shù)量級以上。例如，目前先進(jìn)技術(shù)功率MOSFET的開關(guān)時間約為10_8s，而板(34)的RC延遲時間通常約為10_5s。由于這種差異，因此半絕緣場板(34)在開關(guān)期間難以傳導(dǎo)任何瞬變電流，因此即使在半絕緣場板(34)與柵(21)之間存在大的重疊區(qū)域也不會引起開關(guān)延遲。另一方面，在裝置的斷開狀態(tài)下，因為在半絕緣場板(34)中不存在靜態(tài)電流，半絕緣場板(34)的電勢保持為與源極電極(22)的電勢相同。因此，類似于虛擬柵(22)，半絕緣場板還可以抑制柵電極(21)附近的高電場并且因此防止提前擊穿。
[0011]為了實現(xiàn)此目標(biāo)以及其他目標(biāo)，本發(fā)明還提供包括如圖5中所示的分裂柵(21)以及半絕緣場板(34)的絕緣柵雙極晶體管(IGBT)。類似于在功率MOSFET中，分裂柵(21)提供高開關(guān)速度，并且半絕緣場板(34)防止提前擊穿。
[0012]—種分裂柵平面功率MOSFET結(jié)構(gòu)，其包括
[0013]在底部處的漏極電極(23)，
[0014]第一導(dǎo)電型的重?fù)诫s襯底(15)，
[0015]第一導(dǎo)電型的輕摻雜外延層(14)，所述輕摻雜外延層在所述重?fù)诫s襯底(15)的頂部上，
[0016]第二導(dǎo)電型的重?fù)诫s擴(kuò)散(12)，所述重?fù)诫s擴(kuò)散(12)由源極電極(22)接觸，
[0017]第二導(dǎo)電型的體區(qū)(13)，所述的體區(qū)(13)通過所述重?fù)诫s擴(kuò)散(12)連接到所述源極電極(22)，
[0018]第一導(dǎo)電型的重?fù)诫s源極(11)，所述重?fù)诫s源極(11)由所述源極電極(22)接觸，
[0019]柵電介質(zhì)(31)，所述的柵電介質(zhì)(31)覆蓋所述體區(qū)(13)的表面并且在所述重?fù)诫s源極(11)與所述輕摻雜外延層(14)之間形成溝道，
[0020]分裂柵電極(21)，所述分裂柵電極(21)在所述柵電介質(zhì)(31)的頂部上，
[0021]薄電介質(zhì)層(33)，所述薄電介質(zhì)層(33)覆蓋所述分裂柵(21)以及所述輕摻雜外延層(14)的所述兩者表面，
[0022]半絕緣場板(34)，所述半絕緣場板(34)在所述薄電介質(zhì)層(33)的頂部上并且在側(cè)壁處由所述源極電極(22)接觸，
[0023]層間電介質(zhì)(ILD) (32)，所述層間電介質(zhì)(32)在所述半絕緣場板(34)的頂部上，
[0024]以及源極電極(22)，所述源極電極在接觸孔(41)中并且在所述ILD(32)的頂部上。
[0025]進(jìn)一步的，其中所述柵電介質(zhì)(31)是氧化娃。
[0026]進(jìn)一步的，其中所述分裂柵電極(21)是多晶硅、金屬或金屬硅化物中的至少一種。
[0027]進(jìn)一步的，其中所述薄電介質(zhì)層(33)是氧化娃。
[0028]進(jìn)一步的，其中所述半絕緣場板(34)包含氮化鈦、多晶硅以及非晶硅。
[0029]進(jìn)一步的，其中所述ILD(32)是氧化硅。
[0030]進(jìn)一步的，其中所述漏極電極(23)以及所述源極電極(22)兩者是金屬或金屬硅化物。
[0031]一種分裂柵平面IGBT結(jié)構(gòu)，其包括
[0032]在底部處的集電極(23)，
[0033]第二導(dǎo)電型的重?fù)诫s集電區(qū)(17)，
[0034]第一導(dǎo)電型的緩沖區(qū)(16)，所述的緩沖區(qū)(16)在所述集電區(qū)(17)的頂部上，
[0035]第一導(dǎo)電型的輕摻雜漂移區(qū)(14)，所述的輕摻雜漂移區(qū)(14)在所述緩沖區(qū)(16)的頂部上，
[0036]第二導(dǎo)電型的重?fù)诫s擴(kuò)散(12)，所述重?fù)诫s擴(kuò)散(12)由發(fā)射極(24)接觸，
[0037]第二導(dǎo)電型的體區(qū)(13)，所述的體區(qū)(13)通過所述重?fù)诫s擴(kuò)散(12)連接到所述發(fā)射極(22)，
[0038]第一導(dǎo)電型的重?fù)诫s發(fā)射區(qū)(11)，所述重?fù)诫s發(fā)射區(qū)(11)由所述發(fā)射極(24)接觸，
[0039]柵電介質(zhì)(31)，所述柵電介質(zhì)(31)覆蓋所述體區(qū)(13)的表面并且在所述重?fù)诫s發(fā)射區(qū)(11)與所述輕摻雜漂移區(qū)(14)之間形成溝道，
[0040]分裂柵電極(21)，所述分裂柵電極在所述柵電介質(zhì)(31)的頂部上，
[0041]薄電介質(zhì)層(33)，所述薄電介質(zhì)層覆蓋所述分裂柵(21)以及所述輕摻雜外延層
(14)的所述表面兩者，
[0042]半絕緣場板(34)，所述半絕緣場板(34)在所述薄電介質(zhì)層(33)的頂部上并且在側(cè)壁處由所述發(fā)射極(24)接觸，
[0043]層間電介質(zhì)(ILD) (32)，所述層間電介質(zhì)在所述半絕緣場板(34)的頂部上，
[0044]以及發(fā)射極(24)，所述發(fā)射極在接觸孔(41)中并且在所述ILD(32)的頂部上。
[0045]進(jìn)一步的，其中所述集電極(25)以及所述發(fā)射極(24)兩者是金屬或金屬硅化物。
[0046]進(jìn)一步的，其中所述柵電介質(zhì)(31)是氧化娃。