用于保護射頻和微波集成電路的裝置與方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明的實施例涉及電子系統(tǒng)，更具體地說，涉及瞬態(tài)電學事件的保護電路。
【背景技術(shù)】
[0002] 某些電子系統(tǒng)可能被暴露于瞬態(tài)電學事件，或者具有快速變化的電壓和高功率的 持續(xù)時間相當短的電信號。瞬態(tài)電學事件可以包括，例如，靜電放電（ESD)事件。
[0003] 由于在集成電路的相對小的區(qū)域上的過電壓條件和/或高功耗，瞬態(tài)電學事件可 能會損壞電子系統(tǒng)的集成電路（ICs)。高功耗會提高集成電路（全文要統(tǒng)一）的溫度。ESD 會導致許多問題，如淺結(jié)損傷，狹窄的金屬損害與表面電荷累積。

【發(fā)明內(nèi)容】

[0004] 一個實施例包含包括集成電路的裝置，其中，裝置包括：配置以承載信號的第一節(jié) 點；配置以承載作為第一節(jié)點的信號的接地參考的參考電壓的第二節(jié)點；集成電路的第一 電壓鉗，第一電壓鉗具有陽極和陰極，其中，與陽極相關(guān)的第一寄生電容小于與陰極相關(guān)的 第二寄生電容，其中陽極被可操作地耦合到第一節(jié)點，并且陰極被可操作地耦合到第二節(jié) 點，第一電壓鉗包括至少一個第一整流器；與集成電路的第二電壓鉗，第二電壓鉗具有陽極 和陰極，其中，與陰極相關(guān)的第三寄生電容小于與陽極相關(guān)的第四寄生電容，其中陽極被可 操作地耦合到第二節(jié)點，并且陰極被可操作地耦合到第一節(jié)點，第二電壓鉗包括至少一個 第二整流器。
[0005] -個實施例包括使射頻（RF)電路免受靜電放電（ESD)的方法，其中，該方法包括 使用第一節(jié)點承載信號；使用第二節(jié)點承載參考電壓；使用集成電路的第一電壓鉗鉗位第 一節(jié)點的電壓，第一電壓鉗具有陽極和陰極，其中，與陽極相關(guān)的第一寄生電容小于與陰極 相關(guān)的第二寄生電容，其中陽極被可操作地耦合到第一節(jié)點，并且陰極被可操作地耦接至 第二節(jié)點，第一電壓鉗包括至少一個第一整流器；并且使用集成電路的第二電壓鉗鉗位第 一節(jié)點的電壓，第二電壓鉗具有陽極和陰極，其中，與陰極相關(guān)的第三寄生電容小于與陽極 相關(guān)的第四寄生電容，其中陽極被可操作地耦合到第二節(jié)點，并且陰極被可操作地耦合到 第一節(jié)點，第二電壓鉗包括至少一個第二整流器。
【附圖說明】
[0006] 此處的這些附圖及相關(guān)說明被提供以闡明本發(fā)明的具體實施例，并且不旨在進行 限制。
[0007] 圖1是在集成電路中實現(xiàn)的靜電放電（ESD)保護器件的示意框圖。
[0008] 圖2是靜電放電保護器件的一個實施例的示意圖。
[0009] 圖3是靜電放電保護器件的模型的示意圖。
[0010] 圖4示出了一個實施例，其中使用幾個串聯(lián)二極管實現(xiàn)ESD保護器件。
[0011] 圖5示出了一個實施例，其中ESD保護器件與射頻終端電阻并聯(lián)。
[0012] 圖6是圖2的ESD保護器件的高側(cè)保護電路的物理布局的實例的剖視圖。
[0013] 圖7是圖2的ESD保護器件的低壓側(cè)保護電路的物理布局的實例的剖視圖。
[0014]圖8示出了一個實施例的模型，其中ESD保護器件使用二極管與晶閘管實現(xiàn)。
[0015] 圖9是圖8的ESD保護器件的高側(cè)保護電路的物理布局的剖面圖。
[0016] 圖10是圖8的ESD保護器件的低壓側(cè)保護電路的物理布局的剖面圖。
[0017] 圖11是常規(guī)器件與本發(fā)明的實施例比較的回波損耗比（RLR)與頻率的曲線圖。
【具體實施方式】
[0018] 某些實施例的以下詳細描述中呈現(xiàn)了本發(fā)明的具體實施例的各種描述。然而，本 發(fā)明可以以權(quán)利要求書中所定義和涵蓋的多種方式予以體現(xiàn)。在此描述中，參考附圖，其中 相同的引用數(shù)字表示相同或功能相似的元件。
[0019] 本文所用的術(shù)語諸如上面、下面、在…之上等指的是器件定位如圖所示并且應當 相應地理解。還應當理解因為半導體器件（例如晶體管）的區(qū)域通過使用不同雜質(zhì)或者不 同濃度的雜質(zhì)摻雜到半導體材料的不同部分予以定義的，整個器件的不同的區(qū)域之間的離 散的物理邊界實際上可能不存在，而是可以從一個過渡區(qū)域到另一個。事實上，因為摻雜物 傾向于至少部分地由擴散予以定義并且由于其本身的性質(zhì)不具有明顯的邊界，半導體器件 的高摻雜濃度區(qū)域被稱為擴散區(qū)。一些附圖所示的邊界是這種類型的，并且示出為突變結(jié) 構(gòu)僅僅是為了便于讀者。在下面描述的實施例中，P型區(qū)域可以包括使用P型摻雜物的半 導體材料，諸如硼。另外，n型區(qū)域可以包括使用n型摻雜物的半導體材料，例如磷。此外， 柵極介電層可包括絕緣材料，例如高k值電介質(zhì)。此外，柵極可以包括具有可變功函數(shù)的導 電區(qū)域，諸如可變功函數(shù)金屬或者多晶硅。所屬領(lǐng)域的技術(shù)人員將了解可以在如下所述的 區(qū)域中使用的不同濃度的摻雜物、導電材料和絕緣材料。
[0020] 電子電路的可靠性是通過給集成電路的某些節(jié)點，例如集成電路的管腳或焊盤， 提供保護器件得以增強。在瞬態(tài)信號的電壓達到觸發(fā)電壓時，保護器件可以通過從高阻抗 狀態(tài)轉(zhuǎn)變到低阻抗狀態(tài)將節(jié)點的電壓電平維持維持在預定的安全范圍內(nèi)。此后，將保護器 件可以至少分流部分與瞬態(tài)信號相關(guān)的電流以防止瞬態(tài)信號達到正的或負的故障電壓，它 們是集成電路損壞的最常見的原因之一。
[0021] 圖1是示出了在集成電路100中的ESD保護器件106的方框圖，保護器件106用 以保護內(nèi)部器件108免受在信號節(jié)點102和地或返回路徑的節(jié)點104間發(fā)生靜電放電事件 引起的電流或電壓的突發(fā)尖峰脈沖。引入ESD保護器件是合適的，提供的靜電放電電路不 會顯著使輸入信號失真。理想的ESD保護器件對內(nèi)部電路與輸入言完全不可見；并且因為 如此將允許輸入的整個范圍內(nèi)未被改變地傳遞到內(nèi)部電路。然而，實際上，ESD保護電路包 含改變輸入信號的寄生元件。減少這些寄生元件有助于避免信號失真。
[0022] ESD保護器件將引入寄生元件；最主要的是，結(jié)電容與襯底電容。結(jié)電容是在 相反地摻雜注入?yún)^(qū)域間形成的耗盡區(qū)的結(jié)果并且可以是相對小，例如10至15飛法拉 (femtofarad，簡稱fF)的數(shù)量級。襯底電容在一些注入?yún)^(qū)域與襯底間形成，并且比結(jié)電容 大好幾倍。在某些實施例中，ESD保護器件被排列使得信號先遇到結(jié)電容與少一些襯底電 容。這就產(chǎn)生比已經(jīng)很小的結(jié)電容更小的總的有效電容。相比于常規(guī)方法，這種排列能夠 減少到襯底的信號損失。
[0023] 圖2示出了靜電放電保護器件的實施例，它包括防止信號節(jié)點的電壓電平達到不 希望的值，被定義為電壓鉗的元件。ESD保護器件的這些電壓鉗被排列使得施加于信號節(jié) 點102的信號遇到結(jié)電容與少一些襯底電容。ESD保護器件包括用于承載信號的信號節(jié)點 102與用于承載參考電壓的地或信號返回路徑節(jié)點104,例如，地。靜電放電保護器件還包 括第一電壓鉗210和第二電壓鉗220。第一電壓鉗210具有陽極和陰極，其中陽極被可操 作地耦合到信號節(jié)點102,并且陰極被可操作地耦合到地或信號返回路徑節(jié)點104。電壓鉗 210提供保護以防止正電壓瞬變。第一電壓鉗210可以包括至少一個整流器，例如，二極管 212。二極管212具有結(jié)電容和襯底電容，并且二極管212被排列使得陽極端具有結(jié)電容。
[0024] 靜電放電保護器件還包括第二電壓鉗220。第二電壓鉗220提供保護以防止負電 壓瞬變。第二電壓鉗220具有陽極和陰極，其中陽極被可操作地耦合到地或信號返回路徑 節(jié)點104,并且陰極被可操作地耦合到信號節(jié)點102。第二電壓鉗220可以包括至少一個整 流器，例如，二極管222,二極管222具有結(jié)電容與襯底電容并且被排列以使陰極端具有結(jié) 電容。在替代實施例中，電壓鉗210、220可以包括多個二極管和/或晶閘管，例如，但不限 于，3個二極管和/或晶閘管。晶閘管的另一個名稱是可控硅整流器（SCR)。當多個二極管 和/或晶閘管被使用時，二極管和/或晶閘管應被排列使得結(jié)電容在信號路徑中