一種多項(xiàng)目芯片封裝及方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種多項(xiàng)目芯片封裝CAHP(ChipsAdaptableHousingPackage)ο【
背景技術(shù)：
】[0002]隨著電子產(chǎn)品對上市時(shí)間的要求越來越高，如何進(jìn)行芯片電氣連接、簡單封裝、芯片保護(hù)，快速實(shí)現(xiàn)產(chǎn)品電性能測試，越來越成為產(chǎn)品設(shè)計(jì)公司關(guān)心的問題。[0003]為降低產(chǎn)品前期研發(fā)、驗(yàn)證成本，產(chǎn)品多采用多項(xiàng)目晶圓MPW的形式進(jìn)行加工，封裝后進(jìn)行電性能測試。一般而言，最常用的驗(yàn)證方法是采用傳統(tǒng)的芯片封裝方法和工藝流程，將芯片貼裝在載板上，使用金線焊接等方式實(shí)現(xiàn)芯片與載板電氣互連后，通過外接端子進(jìn)行芯片電性能測試。在已知的芯片封裝技術(shù)中，常見如圖1A所示封裝結(jié)構(gòu)，專門設(shè)計(jì)加工與芯片匹配載板，芯片與該載板通過金線焊接或倒裝貼裝實(shí)現(xiàn)電氣連接，再進(jìn)行包封完成芯片封裝。其主要包含一載板5，在該載板上貼裝的芯片3，復(fù)數(shù)個焊線2用于芯片與載板電路的連接，而在載板上設(shè)置復(fù)數(shù)個外接端子I用于載板電路與外部電路的連接，整個芯片由包封體4a進(jìn)行包封保護(hù)。[0004]在上述結(jié)構(gòu)中，芯片以金屬線焊接技術(shù)(WireBonding)實(shí)現(xiàn)與載板上的外接端子I實(shí)現(xiàn)電氣連接，以供對外連接至一外部印刷電路板。該封裝構(gòu)造另包含一封膠體，以密封芯片與金線。此種設(shè)計(jì)結(jié)構(gòu)優(yōu)良，成為使用較為普遍的芯片封裝結(jié)構(gòu)。但此種結(jié)構(gòu)中，一方面，需要針對不同芯片進(jìn)行單獨(dú)的載板設(shè)計(jì)，即針對不同尺寸的芯片，載板通用性較差；另一方面，由于芯片包封的需求，如圖1A中使用包封材料對芯片進(jìn)行包封，由于不同厚度的芯片使用的包封模具不同，而模具的資金和時(shí)間投入一般比較大。[0005]產(chǎn)品前期驗(yàn)證多采用多項(xiàng)目晶圓MPW的方式進(jìn)行產(chǎn)品加工，由于MPW產(chǎn)品種類多變、數(shù)量少，不同產(chǎn)品芯片尺寸不同，焊接需求不同，封裝需進(jìn)行載板設(shè)計(jì)、模具定制開發(fā)，時(shí)間與成本投入較大。由此可見，上述習(xí)知的芯片封裝方法與封裝體結(jié)構(gòu)不能滿足產(chǎn)品驗(yàn)證階段產(chǎn)品數(shù)量少、種類多，要求時(shí)間短、靈活度高的要求。[0006]為進(jìn)一步提高其通用性，降低成本投入，快速完成驗(yàn)證，縮短產(chǎn)品進(jìn)入市場時(shí)間，做出以下多項(xiàng)目芯片封裝結(jié)構(gòu)與方法。【
發(fā)明內(nèi)容】[0007]為解決現(xiàn)有技術(shù)存在的不足，本發(fā)明公開了一種多項(xiàng)目芯片封裝，本申請針對多項(xiàng)目晶圓產(chǎn)品種類多、數(shù)量少、時(shí)間成本高的特點(diǎn)，提前在封裝載板上由封裝側(cè)壁圍成空腔，空腔內(nèi)貼片、焊線，在無需進(jìn)行單獨(dú)載板設(shè)計(jì)和模具投入的前提下，實(shí)現(xiàn)芯片快速封裝測試驗(yàn)證。[0008]為實(shí)現(xiàn)上述目的，本發(fā)明的具體方案如下:[0009]一種多項(xiàng)目芯片封裝，包括用于芯片貼裝的載板，所述載板的兩端還設(shè)置有多個電氣外接端子，在載板四周設(shè)置有封裝側(cè)壁，封裝側(cè)壁與載板圍成腔體，芯片通過焊線與電氣外接端子相連。[0010]所述載板為金屬框架、有機(jī)印制電路板或陶瓷基板。[0011]所述封裝側(cè)壁在載板上形成的腔體的上面設(shè)置有蓋子，封裝側(cè)壁材質(zhì)為環(huán)氧樹脂。[0012]一種多項(xiàng)目芯片封裝方法，包括以下步驟:[0013]步驟一:在載板貼片封裝之前進(jìn)行側(cè)壁封裝，在載板上得到四周側(cè)壁中間平坦的空腔；[0014]步驟二:在空腔內(nèi)進(jìn)行芯片貼裝，將金線焊接在芯片上，加上芯片后于側(cè)壁內(nèi)滴膠水進(jìn)行保護(hù)，使得芯片及金線與外界物理隔離，通過外接端子連接外界印制電路板進(jìn)行電性能測試。[0015]所述步驟一中空腔上設(shè)置有蓋子。[0016]所述蓋子為金屬蓋、有機(jī)蓋、濾光片或偏光功能蓋。[0017]所述芯片為射頻產(chǎn)品芯片、微機(jī)電系統(tǒng)芯片、傳感器類芯片或?yàn)V光器。[0018]所述步驟二中在空腔內(nèi)進(jìn)行芯片貼裝，芯片貼裝為單芯片貼裝或多芯片貼裝；多芯片貼裝為芯片并列貼裝或者堆疊貼裝。[0019]所述方法用于配套多項(xiàng)目晶圓-MPW產(chǎn)品的封裝驗(yàn)證。[0020]所述步驟二中在空腔內(nèi)進(jìn)行芯片貼裝后，該芯片也可通過芯片倒裝FC實(shí)現(xiàn)電氣連接。[0021]芯片快速封裝驗(yàn)證方法于貼裝芯片前，于載板四周形成封裝側(cè)壁結(jié)構(gòu)。載板不受材料的限制，有機(jī)材料印制線路板、金屬框架載板、陶瓷基板均在本案保護(hù)范圍內(nèi)。[0022]此芯片快速封裝驗(yàn)證方法不受封裝芯片產(chǎn)品種類的影響，射頻產(chǎn)品芯片、微機(jī)電系統(tǒng)芯片、傳感器類芯片、濾光器等各芯片均可使用本方法實(shí)現(xiàn)快速封裝驗(yàn)證，均在本案保護(hù)范圍。[0023]在該封裝載板上貼裝芯片后，不受芯片焊接形式的限制，該封裝芯片可通過金線焊接，也可以通過倒裝FC實(shí)現(xiàn)電氣連接；可為單芯片貼裝，也可為多芯片貼裝；多芯片貼裝可為芯片并列貼裝、堆疊貼裝。以上實(shí)現(xiàn)方式，均在本案保護(hù)范圍。[0024]芯片貼裝后可供芯片測試，此方案不受測試方法的限制，可以是封裝完畢元件貼裝后測試，或壓裝測試底座上進(jìn)行測試，或芯片裸露直接進(jìn)行針測均在本案保護(hù)范圍。[0025]在四周封裝側(cè)壁上添加蓋子不受材料的限制，可以為金屬蓋、有機(jī)蓋、濾光片、偏光功能蓋，均受本案保護(hù)。[0026]該方法不受芯片封裝種類的變化，球柵陣列BGA封裝，方形扁平無引腳QFN封裝等所有采用本方案形式的封裝均受本案保護(hù)。[0027]本發(fā)明特別適合產(chǎn)品工程階段驗(yàn)證，尤其適合配套多項(xiàng)目晶圓-MPW產(chǎn)品的封裝驗(yàn)證。[0028]本申請無需進(jìn)行特定產(chǎn)品載板定制、模具定制，而是載板上貼片、焊接金線、簡單滴膠保護(hù)后即可進(jìn)行電性能測試。[0029]本發(fā)明的有益效果:[0030]本發(fā)明通過預(yù)成型的包封工藝，貼片前在載板上進(jìn)行不完全包封，故可避免傳統(tǒng)工藝中的貼片后完全封裝模具的時(shí)間和資金投入，降低成本，縮短產(chǎn)品投放市場時(shí)間，滿足多項(xiàng)目晶圓MPW產(chǎn)品要求封裝靈活簡單的需要。【附圖說明】[0031]圖1A是現(xiàn)有常用的芯片封裝結(jié)構(gòu)。[0032]圖1B依據(jù)本發(fā)明的一種多項(xiàng)目芯片封裝CAHP結(jié)構(gòu)示意圖。[0033]圖中，1、外接端子，2、金線，3、芯片，4、側(cè)壁，4a、包封體，5、載板，6、滴膠?！揪唧w實(shí)施方式】:[0034]下面結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)說明:[0035]如圖1B所示，提前在當(dāng)前第1頁1 2