使用間隔件雙重圖案化印刷多個(gè)結(jié)構(gòu)寬度的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路的領(lǐng)域。更特定來說，本發(fā)明涉及集成電路中的MOS晶體管。
【背景技術(shù)】
[0002]集成電路可含有具有小于30納米的柵極長度及小于100納米的柵極間距的金屬氧化物半導(dǎo)體(MOS)晶體管。舉例來說在一些邏輯電路或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元中，使一些柵極具有比其它柵極窄的寬度可為合意的。用于形成所述柵極的光刻過程可使用照射源，舉例來說可能無法以所要間距及寬度印刷用于所述柵極的蝕刻掩模的193納米氟化氬準(zhǔn)分子激光器。形成用于所述柵極的所述蝕刻掩模的一種方法是執(zhí)行兩個(gè)或兩個(gè)以上圖案化步驟，從而在每一圖案化步驟中圖案化所述柵極的子集。雙重或多重圖案化可印刷具有兩種不同寬度的柵極，但額外圖案化不合意地增加所述集成電路的制作成本及過程復(fù)雜度。另一方法是由沉積于心軸上方的間隔件層形成柵極蝕刻掩模?？稍谝粋€(gè)圖案化步驟中印刷用于所有所述柵極的所述心軸的蝕刻掩模。然而，由所述所沉積間隔件層的厚度確定所述柵極蝕刻掩模的柵極長度，且因此形成具有兩種不同寬度的柵極可是成問題的?？申P(guān)于含有具有鰭片的鰭片場效晶體管(finFET)的集成電路記錄對(duì)小于光學(xué)光刻過程的單一圖案化能力的間距的類似限制。形成具有兩種不同鰭片寬度的鰭片可是成問題的。

【發(fā)明內(nèi)容】

[0003]下文呈現(xiàn)簡化
【發(fā)明內(nèi)容】
以便提供對(duì)本發(fā)明的一或多個(gè)方面的基本理解。本
【發(fā)明內(nèi)容】
并非本發(fā)明的擴(kuò)展概述，且既不打算識(shí)別本發(fā)明的關(guān)鍵或緊要元件，也不打算記述其范圍。而是，本
【發(fā)明內(nèi)容】
的主要目的為以簡化形式呈現(xiàn)本發(fā)明的一些概念作為稍后所呈現(xiàn)的更詳細(xì)說明的前言。
[0004]可通過以下方式形成含有按規(guī)則間距且具有擁有第一寬度的第一多個(gè)線性特征及擁有第二寬度的第二多個(gè)線性結(jié)構(gòu)的線性結(jié)構(gòu)的集成電路，其中所述第一寬度小于所述第二寬度:在用于所述線性結(jié)構(gòu)的材料層上方形成線性心軸。所述心軸形成有為所述線性結(jié)構(gòu)的所述間距的兩倍的間距?？s短用于所述第一多個(gè)線性結(jié)構(gòu)的心軸。在所述心軸上方保形地形成間隔件材料層且各向異性地凹蝕所述間隔件材料層以形成所述心軸的橫向表面上的間隔件。在所述經(jīng)縮短心軸(也就是所述第一多個(gè)線性結(jié)構(gòu)的心軸)上的間隔件由于所述各向異性凹蝕而比在未經(jīng)縮短心軸(也就是所述第二多個(gè)線性結(jié)構(gòu)的心軸)上的間隔件窄。移除所述心軸，從而使所述間隔件留在適當(dāng)位置中以形成用于所述線性結(jié)構(gòu)的基于間隔件的蝕刻掩模。使用所述基于間隔件的蝕刻掩模蝕刻用于所述線性結(jié)構(gòu)的所述材料層以形成具有擁有所要相應(yīng)寬度的所述第一多個(gè)線性結(jié)構(gòu)及所述第二多個(gè)線性結(jié)構(gòu)的所述線性結(jié)構(gòu)。
【附圖說明】
[0005]圖1A到圖1I是含有通過實(shí)例性過程序列形成的平面MOS晶體管的集成電路的橫截面，其是以連續(xù)制作階段描繪的。
[0006]圖2A到圖2H是含有通過另一實(shí)例性過程序列形成的finFET的集成電路的橫截面，其是以連續(xù)制作階段描繪的。
[0007]圖3A到圖3H是含有通過又一實(shí)例性過程序列形成的finFET的集成電路的橫截面，其是以連續(xù)制作階段描繪的。
【具體實(shí)施方式】
[0008]參考附圖描述本發(fā)明。所述圖未按比例繪制且其僅經(jīng)提供以圖解說明本發(fā)明。下文參考用于圖解說明的實(shí)例應(yīng)用來描述本發(fā)明的幾個(gè)方面。應(yīng)理解，眾多特定細(xì)節(jié)、關(guān)系及方法經(jīng)陳述以提供對(duì)本發(fā)明的理解。然而，所屬領(lǐng)域的技術(shù)人員將容易地認(rèn)識(shí)到，可在不使用所述特定細(xì)節(jié)中的一或多者或者使用其它方法的情況下實(shí)踐本發(fā)明。在其它實(shí)例中，未詳細(xì)展示眾所周知的結(jié)構(gòu)或操作以避免使本發(fā)明模糊。本發(fā)明不受動(dòng)作或事件的所圖解說明排序限制，這是因?yàn)橐恍﹦?dòng)作可以不同次序發(fā)生及/或與其它動(dòng)作或事件同時(shí)發(fā)生。此夕卜，并非需要所有所圖解說明動(dòng)作或事件來實(shí)施根據(jù)本發(fā)明的方法。
[0009]以下申請(qǐng)案含有相關(guān)材料且據(jù)此以其全文并入:與本申請(qǐng)案同時(shí)提出申請(qǐng)的標(biāo)題為 “finFET 裝置的設(shè)計(jì)及集成(DESIGN AND INTEGRAT1N OF FINFET DEVICE)” 的申請(qǐng)案xx/xxx，XXX (代理人檔案號(hào)為T1-72131)。
[0010]可通過以下方式形成含有按規(guī)則間距且具有擁有第一寬度的第一多個(gè)線性特征及擁有第二寬度的第二多個(gè)線性結(jié)構(gòu)的線性結(jié)構(gòu)的集成電路，其中所述第一寬度小于所述第二寬度:在用于所述線性結(jié)構(gòu)的材料層上方形成線性心軸。所述心軸形成有為柵極的所要間距的兩倍的間距?？s短用于所述第一多個(gè)線性結(jié)構(gòu)的心軸。在所述心軸上方保形地形成間隔件材料層且各向異性地凹蝕所述間隔件材料層以形成所述心軸的橫向表面上的間隔件。在所述經(jīng)縮短心軸(也就是所述第一多個(gè)線性結(jié)構(gòu)的心軸)上的間隔件由于所述各向異性凹蝕而比在未經(jīng)縮短心軸(也就是所述第二多個(gè)線性結(jié)構(gòu)的心軸)上的間隔件窄。移除所述心軸，從而使所述間隔件留在適當(dāng)位置中以形成用于所述線性結(jié)構(gòu)的基于間隔件的蝕刻掩模。使用所述基于間隔件的蝕刻掩模蝕刻用于所述線性結(jié)構(gòu)的所述材料層以形成具有擁有所要相應(yīng)寬度的所述第一多個(gè)線性結(jié)構(gòu)及所述第二多個(gè)線性結(jié)構(gòu)的所述線性結(jié)構(gòu)。
[0011]形成如所描述的所述線性結(jié)構(gòu)可有利地以低于使用運(yùn)用雙重圖案化的過程序列的集成電路制作成本提供具有第一較窄的寬度的所述第一多個(gè)線性特征及具有第二較寬的寬度的所述第二多個(gè)線性結(jié)構(gòu)。
[0012]所述集成電路的一個(gè)版本可含有平面MOS晶體管，其中用于所述線性結(jié)構(gòu)的所述材料層為柵極材料層，且所述線性結(jié)構(gòu)為所述MOS晶體管的柵極，所述柵極具有擁有第一寬度的第一多個(gè)柵極及擁有第二寬度的第二多個(gè)柵極，其中所述第一寬度小于所述第二寬度?？尚纬砂匆?guī)則間距的所述柵極。
[0013]所述集成電路的另一版本可含有finFET，其中用于所述線性結(jié)構(gòu)的所述材料層為在所述集成電路的襯底的頂部處的半導(dǎo)體材料，且所述線性結(jié)構(gòu)為所述finFET的鰭片，所述鰭片具有擁有第一鰭片寬度的第一多個(gè)鰭片及擁有第二鰭片寬度的第二多個(gè)鰭片，其中所述第一鰭片寬度小于所述第二鰭片寬度?？尚纬砂匆?guī)則間距的所述鰭片。出于本發(fā)明的目的，如適用于柵極的術(shù)語寬度指代所述柵極沿在所述柵極下方的溝道區(qū)中的電流流動(dòng)方向的物理寬度。出于本發(fā)明的目的，術(shù)語“間距”指代例如柵極、鰭片或心軸的相同結(jié)構(gòu)的鄰近實(shí)例的中心之間的橫向距離。
[0014]所述集成電路的又一版本可含有finFET，其中用于所述線性結(jié)構(gòu)的所述材料層為柵極材料層，且所述線性結(jié)構(gòu)為所述finFET的柵極，所述柵極具有擁有第一寬度的第一多個(gè)柵極及擁有第二寬度的第二多個(gè)柵極，其中所述第一寬度小于所述第二寬度?？尚纬砂匆?guī)則間距的所述柵極。
[0015]圖1A到圖1I是含有通過實(shí)例性過程序列形成的平面MOS晶體管的集成電路的橫截面，其是按連續(xù)制作階段描繪的。參考圖1A，在例如硅晶片的襯底102上形成集成電路100。集成電路100包含用于MOS晶體管的第一多個(gè)柵極104的至少一個(gè)區(qū)域及用于MOS晶體管的第二多個(gè)柵極106的至少一個(gè)區(qū)域。將形成的第一多個(gè)柵極104的所要寬度小于將形成的第二多個(gè)柵極106的所要寬度?？稍谝r底102的頂部表面處形成場氧化物108以橫向隔離例如晶體管的組件。在襯底102的頂部表面處在用于第一多個(gè)柵極104的區(qū)域及用于第二多個(gè)柵極106的區(qū)域中形成柵極電介質(zhì)層110。
[0016]在柵極電介質(zhì)層110上方形成柵極材料層112。舉例來說，柵極材料層112可包含20納米到50納米的多晶體硅(通常稱為多晶硅)，及/或可包含例如氮化鈦或氮化鉭的金屬柵極材