Nldmos器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路器件，特別是涉及一種N型橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(NLDMOS)器件。
【背景技術(shù)】
[0002]隨著節(jié)能減排深入人心，智能電網(wǎng)項(xiàng)目的開(kāi)展，功率半導(dǎo)體集成電路(PowerIntegrated Circuit,PIC)特別是超高壓功率半導(dǎo)體在用電和配電領(lǐng)域的市場(chǎng)前景將非常廣闊，如LED市電照明、高效馬達(dá)驅(qū)動(dòng)、配電網(wǎng)的改造、電能的AC/DC轉(zhuǎn)換等。在所有的功率半導(dǎo)體器件中，LDMOS (Lateral Double Diffused M0SFET，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)高壓器件具有工作電壓高，工藝相對(duì)簡(jiǎn)單，開(kāi)關(guān)頻率高，且LDMOS器件的漏極、源極和柵極都位于其表面，易于同低壓CMOS (Complementary Metal Oxide Semiconductor,互補(bǔ)型金屬氧化物半導(dǎo)體)及BJT (Bipolar Junct1n Transistor,雙極晶體管)等電路在工藝上兼容等特點(diǎn)，特別是對(duì)于AC/DC，DC/DC轉(zhuǎn)換等電路，可以進(jìn)行器件集成，而受到廣泛關(guān)注，在高壓集成電路和功率集成電路中被作為高壓功率器件是特別適合的。從1979年J.A.Appels提出著名的RESURF (Reduce Surface Field,降低表面電場(chǎng)技術(shù))原理以來(lái),LDMOS器件得到了迅速的發(fā)展。
[0003]如圖1所示，是現(xiàn)有NLDMOS器件剖面示意圖；它是一種Double RESURF LDMOS器件，以700伏特NLDMOS為例，現(xiàn)有NLDMOS器件包括:
[0004]P型硅襯底101 ;形成于P型硅襯底101上的N型深阱(DNW)包括源端深阱注入?yún)^(qū)102a、漏端深阱注入?yún)^(qū)102b和深阱非注入?yún)^(qū)102c，所述源端深阱注入?yún)^(qū)102a和所述漏端深阱注入?yún)^(qū)102b的N型雜質(zhì)都由相同的離子注入形成，所述深阱非注入?yún)^(qū)102c位于所述源端深阱注入?yún)^(qū)102a和所述漏端深阱注入?yún)^(qū)102b之間，所述深阱非注入?yún)^(qū)102c的N型雜質(zhì)由所述源端深阱注入?yún)^(qū)102a和所述漏端深阱注入?yún)^(qū)102b的N型雜質(zhì)橫向擴(kuò)散形成。P阱103，形成于所述源端深阱注入?yún)^(qū)102a中；源區(qū)108a，由形成于所述P阱103中的N+區(qū)組成；P阱引出區(qū)109，由形成于所述P阱103中的P+區(qū)組成；漏區(qū)108b，由形成于所述漏端深阱注入?yún)^(qū)102b中的N+區(qū)組成。
[0005]在所述漏區(qū)108b和所述P阱103之間的所述硅襯底101表面形成有局部場(chǎng)氧化層(L0C0S) 104，所述局部場(chǎng)氧化層104的第一側(cè)延伸到所述深阱非注入?yún)^(qū)102c上。
[0006]柵極結(jié)構(gòu)，包括依次形成于所述硅襯底101表面的柵介質(zhì)層如柵氧化層105和多晶硅柵106，所述柵極結(jié)構(gòu)覆蓋部分所述P阱103并延伸到所述深阱非注入?yún)^(qū)102c以及所述局部場(chǎng)氧化層104上方，被所述柵極結(jié)構(gòu)所述覆蓋的所述P阱103的表面用于形成溝道；由位于所述漏區(qū)108b和所述P阱103之間的所述N型深阱組成漂移區(qū)。延伸到所述局部場(chǎng)氧化層104上方的多晶硅柵106用做場(chǎng)板，能夠調(diào)節(jié)下面的電場(chǎng)。
[0007]在所述漏端深阱注入?yún)^(qū)102b中形成有第一 P型埋層(PTOP) 110a，所述第一 P型埋層IlOa和所述局部場(chǎng)氧化層104的底部相隔一段距離；在所述源端深阱注入?yún)^(qū)102a中形成有第二 P型埋層110b，所述第二 P型埋層IlOb的深度和所述第一 P型埋層IlOa的深度相同；所述第一 P型埋層IlOa和所述第二 P型埋層IlOb用于對(duì)所述漂移區(qū)進(jìn)行縱向耗盡、降低所述漂移區(qū)的表面電場(chǎng)強(qiáng)度。
[0008]在所述局部場(chǎng)氧化層104的靠近漏端一側(cè)的上方形成有多晶硅場(chǎng)板107。層間膜111形成在所述硅襯底101表面。所述源區(qū)108a和所述P阱引出區(qū)109的頂部分別形成有穿過(guò)所述層間膜111的金屬接觸孔112并通過(guò)該金屬接觸孔112連接源極金屬層113a。所述漏區(qū)108b和所述多晶硅場(chǎng)板107的頂部形成有金屬接觸孔112并通過(guò)該金屬接觸孔112連接漏極金屬層113b。所述多晶硅柵106的頂部形成有金屬接觸孔112并通過(guò)該金屬接觸孔112連接?xùn)艠O金屬層113c。
[0009]在現(xiàn)有技術(shù)中，所述局部場(chǎng)氧化層104在靠近所述源區(qū)108a—側(cè)即第一側(cè)的鳥(niǎo)嘴邊界的電場(chǎng)比較集中，容易發(fā)生擊穿，導(dǎo)致器件失效。且該處是所述局部場(chǎng)氧化層104與柵氧化層105的邊界，電場(chǎng)較強(qiáng)，在源端加入電壓時(shí)，會(huì)導(dǎo)致器件的熱載流子效應(yīng)加大(Hotcarrier Effect，HCE)，不利于器件的可靠性。降低該處的電場(chǎng)，一方面可以提高器件的擊穿電壓，同時(shí)另一方面也提高了器件的可靠性。在如圖1所示的現(xiàn)有NLDMOS器件中，為了改善鳥(niǎo)嘴邊界的電場(chǎng)，采取的方法是降低此處的N型摻雜濃度。其工藝實(shí)現(xiàn)方法是N型深阱在器件中的注入?yún)^(qū)分為兩段，一段是漏端和漂移區(qū)端即所述漏端深阱注入?yún)^(qū)102b，一段是源端即源端深阱注入?yún)^(qū)102a。兩段N型深阱的摻雜通過(guò)熱擴(kuò)散實(shí)現(xiàn)連接，即深阱非注入?yún)^(qū)102c的摻雜由所述源端深阱注入?yún)^(qū)102a和所述漏端深阱注入?yún)^(qū)102b的N型雜質(zhì)橫向擴(kuò)散形成，這樣能使深阱非注入?yún)^(qū)102c的摻雜濃度降低，從而降低所述局部場(chǎng)氧化層104的第一側(cè)的鳥(niǎo)嘴邊界的電場(chǎng)強(qiáng)度，所述深阱非注入?yún)^(qū)102c的摻雜濃度越小、所述局部場(chǎng)氧化層104的第一側(cè)的電場(chǎng)強(qiáng)度越小，所以能夠通過(guò)控制所述深阱非注入?yún)^(qū)102c的摻雜濃度得到所需要的隔離型700伏特NLDMOS器件的擊穿電壓。
[0010]隔離型器件可以實(shí)現(xiàn)比較特殊的應(yīng)用。一種比較普遍的應(yīng)用是源端電壓的抬高到40伏特。但上述隔離型700伏特NLDMOS器件在這種應(yīng)用中，源端電壓最高值不能超過(guò)40伏特，從而使的現(xiàn)有器件無(wú)法應(yīng)用于源端電壓為40伏特以上的場(chǎng)合。其原因是所述P阱103、所述N型深阱的所述源端深阱注入?yún)^(qū)102a和所述深阱非注入?yún)^(qū)102c、以及所述P阱硅襯底會(huì)形成寄生PNP三極管，由于所述深阱非注入?yún)^(qū)102c的摻雜濃度較低，這樣寄生PNP三極管的基區(qū)寬度基本上是由所述P阱103和所述深阱非注入?yún)^(qū)102c之間的所述源端深阱注入?yún)^(qū)102a的橫向?qū)挾葲Q定，該寬度較小，所以寄生PNP三極管的集電極和發(fā)射極(C-E)的穿通電壓較低，在源端電壓為40伏特以上，該寄生PNP三極管會(huì)發(fā)生C-E穿通。

【發(fā)明內(nèi)容】

[0011]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種NLDMOS器件，能使源端電壓抬高到40V以上、并能使器件的擊穿電壓達(dá)到700V以上，使得器件能夠應(yīng)用于源端電壓為40V以上、漏端電壓為700V以上的場(chǎng)合。
[0012]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的NLDMOS器件包括:
[0013]形成于P型硅襯底上的N型深阱，所述N型深阱包括源端深阱注入?yún)^(qū)、漏端深阱注入?yún)^(qū)和深阱非注入?yún)^(qū)，所述源端深阱注入?yún)^(qū)和所述漏端深阱注入?yún)^(qū)的N型雜質(zhì)都由相同的離子注入形成，所述深阱非注入?yún)^(qū)位于所述源端深阱注入?yún)^(qū)和所述漏端深阱注入?yún)^(qū)之間，所述深阱非注入?yún)^(qū)的N型雜質(zhì)由所述源端深阱注入?yún)^(qū)和所述漏端深阱注入?yún)^(qū)的N型雜質(zhì)橫向擴(kuò)散形成；所述深阱非注入?yún)^(qū)的摻雜濃度小于所述源端深阱注入?yún)^(qū)或所述漏端深阱注入?yún)^(qū)的摻雜濃度，所述源端深阱注入?yún)^(qū)和所述漏端深阱注入?yún)^(qū)之間的間距越大、所述深阱非注入?yún)^(qū)的摻雜濃度越小。
[0014]P阱，形成于所述源端深阱注入?yún)^(qū)中。
[0015]源區(qū)，由形成于所述P阱中的N+區(qū)組成。
[0016]P阱引出區(qū)，由形成于所述P阱中的P+區(qū)組成。
[0017]漏區(qū)，由形成于所述漏端深阱注入?yún)^(qū)中的N+區(qū)組成。
[0018]在所述漏區(qū)和所述P阱之間的所述硅襯底表面形成有局部場(chǎng)氧化層，所述局部場(chǎng)氧化層的第一側(cè)延伸到所述深阱非注入?yún)^(qū)上，所述深阱非注入?yún)^(qū)的摻雜濃度越小、所述局部場(chǎng)氧化層的第一側(cè)的電場(chǎng)強(qiáng)度越小、NLDMOS器件的擊穿電壓越高；所述漏區(qū)和所述局部場(chǎng)氧化層的第二側(cè)自對(duì)準(zhǔn)。
[0019]柵極結(jié)構(gòu)，包括依次形成于所述硅襯底表面的柵介質(zhì)層和多晶硅柵，所述柵極結(jié)構(gòu)覆蓋部分所述P阱并延伸到所述深阱非注入?yún)^(qū)以及所述局部場(chǎng)氧化層上方，被所述柵極結(jié)構(gòu)所述覆蓋的所述P阱的表面用于形成溝道；由位于所述漏區(qū)和所述P阱之間的所述N型深阱組成漂移區(qū)。
[0020]在所述漏端深阱注入?yún)^(qū)中形成有第一 P型埋層，所述第一 P型埋層和所述局部場(chǎng)氧化層的底部相隔一段距離；在所述源端深阱注入?yún)^(qū)中形成有第二 P型埋層，所述第二 P型埋層的深度和所述第一 P型埋層的深度相同；所述第一 P型埋層和所述第二 P型埋層用于對(duì)所述漂移區(qū)進(jìn)行縱向耗盡、降低所述漂移區(qū)的表面電場(chǎng)強(qiáng)度。
[0021]第三N型注入?yún)^(qū)形成于所述深阱非注入?yún)^(qū)中并位于所述深阱非注入?yún)^(qū)中的底部區(qū)域，所述第三N型注入?yún)^(qū)的頂部和所述深阱非注入?yún)^(qū)的頂部相隔一段距離，所述P阱、所述N型深阱和所述P型硅襯底形成寄生PNP三極管，所述第三N型注入?yún)^(qū)的摻雜濃度大于所述深阱非注入?yún)^(qū)的摻雜濃度，所述第三N型注入?yún)^(qū)的摻雜濃度越高、所述寄生PNP三極管的集電極和發(fā)射極的穿通電壓越高。
[0022]進(jìn)一步的改進(jìn)是，所述NLDMOS器件的擊穿電壓為700V以上。