是鈦/氮化鈦(Ti/TiN)的復合層結構，而其形成方法例如是先在基底上共形地形成一層鈦金屬層，接著再形成一層氮化鈦層共形地覆蓋鈦金屬層。又，形成鈦金屬層與氮化鈦層的方法可以利用反應性濺鍍法或是氮化反應法。
[0045]盡管阻障層108的形成有以上好處，然而，阻障層108的導電率通常比不上導線材料。因此，阻障層108的形成也可能造成導線整體的電阻值上升，導致元件效能下降。此問題可借由本發(fā)明提出的內連線的制作方法來解決，其詳情如下所述。
[0046]請參照圖1E，在基底上共形地形成金屬層110。金屬層110的材料例如是鎢，而其形成方法例如是以六氟化鎢(WF6)為源氣體的化學氣相沉積工藝。其中，形成在在溝渠106中的金屬層110包括形成在溝渠106的相對兩側壁上的第一部分I1a和第二部分110b，以及連接第一部分IlOa和第二部分IlOb且形成在溝渠106的底部的第三部分110c。如同前文描述過的，因為溝渠106的寬度大致上和兩個插塞102之間的距離相當，所以，形成在溝渠106側壁上的第一部分IlOa和第二部分IlOb大致上會分別位在每一插塞102的上方。
[0047]請參照圖1F，接著，移除第二介電層104上方的金屬層110，且同時移除金屬層110位于兩個插塞102之間的第三部分110c。在圖1F所繪的實施方式中，移除的方法是干式蝕刻。除了第三部分IlOc以外，此外，第一部分IlOa和第二部分IlOb的頂部可能也有一部分會被移除。此時，剩余的第一部分IlOa即形成和其對應的插塞102電性連接的金屬導線。同樣地，剩余的第二部分IlOb形成和對應的插塞102電性連接的金屬導線。
[0048]請參照圖1G，接著，移除第二介電層104上方的阻障層108，且同時移除溝渠106底部位于兩個插塞102之間的阻障層108，以避免相鄰的插塞102之間因阻障層108而形成短路。移除阻障層108的方法在本實施方式中可以是干式蝕刻。
[0049]請參照圖1H，接著，在第一部分IlOa和第二部分IlOb之間填入介電材料112。介電材料112可以是和第二介電層104的材料相同的材料；或者，在第二介電層104為復合材料層的實施方式中，介電材料112可以是和上介電層IlOb的材料相同的材料，例如二氧化硅。介電材料112的形成方法可以是化學氣相沉積，且其可以填充到覆蓋第一部分IlOa和第二部分IlOb的程度。
[0050]請參照圖1I，接著，執(zhí)行平坦化工藝，以移除多余的介電材料112，曝露出第一部分IlOa和第二部分110b，兩者即分別成為和插塞102電性連接的金屬導線111，從而完成金屬內連線的制作。平坦化工藝例如是化學機械平坦化(CMP)工藝。
[0051]基于前文所述的制作方法，本發(fā)明也提供一種內連線結構，以下將參照圖1I說明之，并將一并說明本發(fā)明的內連線結構及其制作方法相較于公知技術的進步之處。
[0052]一般來說，已知的在插塞上制作導線的方法，都是先對應每一個插塞形成一個溝渠，爾后再在各個溝渠中填入導線材料。以圖1I為例，就是總共形成四個分別對應一個插塞102的溝渠，然后在溝渠中填入導線材料。隨著半導體元件的微型化，插塞與插塞之間的距離愈來愈接近，溝渠的可容許寬度也愈來愈小。在小尺寸的溝渠中填入導線材料時，可能由于導線材料的間隙填充能力有限，而在最后形成的插塞內部產生空洞(void)或隙縫(seam).這些缺陷會提高插塞的電阻，而且可能會捕捉工藝氣體和副產品，例如WF3、H2以及HF，這些氣體都可能在之后擴散出來，并引起金屬腐蝕、元件損壞與減低晶片可靠度的問題。在溝渠寬度小于40nm時，前述問題尤其明顯。
[0053]相反地，本發(fā)明采用的方法，并不是形成對應單一插塞的溝渠，而是形成對應兩個插塞的溝渠，并以后來形成在溝渠側壁上的金屬層作為導線。由此，溝渠的寬度大幅地提高。如果以圖1I為例，溝渠的寬度可以從大致相等于插塞102的寬度提高到大致相等于兩個插塞102之間的距離。這在很大程度上解決了材料的間隙填充能力有限的問題。
[0054]此外，觀察圖1I中的任一插塞102以及其對應的金屬導線111，可以發(fā)現，在金屬導線111的相對兩側上，只有其中一側和第二介電層104之間有阻障層108的存在，另一側和第二介電層104之間沒有阻障層108。以最左方的金屬導線111為例，其左側和第二介電層104之間有阻障層108，而其右側和第二介電層104之間則沒有阻障層108。當然，這是來自于本發(fā)明的特殊工藝方法的獨特結構。雖然在沒有阻障層108的那一側，金屬導線111和介電材料112之間的接觸可能稍微差一點，然而這并不至于影響元件的整體結構穩(wěn)定性。而且，由于金屬導線111有一個側面上沒有導電率較差的阻障層108，比起兩個側面上都會有阻障層的公知的金屬導線，本發(fā)明的金屬導線111可以擁有更高的導電能力，進一步提聞兀件效能。
[0055]綜上所述，本發(fā)明提充一種內連線結構及其制作方法，可以解決由于導線材料的間隙填充能力不佳所導致的空洞或縫隙形成在導線內部的問題，且可以提高導線的導電能力。
[0056]雖然已以實施例對本發(fā)明作說明如上，然而，其并非用以限定本發(fā)明。任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍的前提內，當可作些許的更動與潤飾。故本發(fā)明的保護范圍當以所附的權利要求書所界定者為準。
【主權項】
1.一種內連線的制作方法，包括: 提供基底，該基底上已形成有第一介電層，且該第一介電層中已形成兩個插塞； 在該第一介電層上形成第二介電層； 在該第二介電層中形成曝露出所述兩個插塞的一溝渠；以及 分別在每一所述插塞上形成一金屬導線。
2.如權利要求1所述的內連線的制作方法，其中該溝渠的延伸方向和所述兩個插塞的連線方向垂直。
3.如權利要求1所述的內連線的制作方法，其中分別在每一所述插塞上形成一金屬導線的方法包括: 在該基底上共形地形成金屬層；以及 移除位于該第二介電層上的該金屬層以及位于所述兩個插塞之間的該金屬層。
4.如權利要求1所述的內連線的制作方法，其中分別在每一所述插塞上形成一金屬導線的方法包括: 在該溝渠中形成金屬層，該金屬層包括形成在該溝渠的相對兩側壁上的第一部分和第二部分，以及連接該第一部分和該第二部分且形成在該溝渠的底部的第三部分；以及移除該第三部分。
5.如權利要求4所述的內連線的制作方法，其中在移除該第三部分之后，該第一部分形成和所述兩個插塞中的一者電性連接的一金屬導線，該第二部分形成和所述兩個插塞中的另一者電性連接的另一金屬導線。
6.如權利要求4所述的內連線的制作方法，還包括: 在移除該第三部分之后，在該第一部分和該第二部分之間填入介電材料。
7.如權利要求1所述的內連線的制作方法，其中在每一所述插塞上形成一金屬導線之前，該制作方法還包括在該基底上共形地形成阻障層。
8.如權利要求7所述的內連線的制作方法，其中該制作方法還包括移除位于該第二介電層上的該阻障層以及位于所述兩個插塞之間的該阻障層。
9.如權利要求1所述的內連線的制作方法，其中該第二介電層為包括兩種不同介電材料的復合介電層。
10.一種內連線結構,包括: 第一介電層； 第二介電層，配置在該第一介電層上； 插塞，配置在該第一介電層中，且延伸至該第二介電層；以及 導線，配置在該第二介電層中，且位于該插塞上，其特征在于； 該導線具有相對的兩側，且該導線的一側和該第二介電層之間配置有阻障層，而該導線的另一側和該第二介電層之間沒有阻障層。
【專利摘要】一種內連線的制作方法及內連線結構，內連線的制作方法包括以下步驟。提供基底，基底上已形成有第一介電層，且第一介電層中已形成兩個插塞。在第一介電層上形成第二介電層。在第二介電層中形成曝露出所述兩個插塞的一溝渠。分別在每一插塞上形成一金屬導線。
【IPC分類】H01L23-528, H01L21-768
【公開號】CN104576511
【申請?zhí)枴緾N201310515900
【發(fā)明人】樸哲秀, 洪家駿
【申請人】華邦電子股份有限公司
【公開日】2015年4月29日
【申請日】2013年10月28日