專利名稱：半導體電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體電路裝置，這個裝置具有集成在第一種導電類型的半導體襯底上的，由接通正值和/或零值電壓電平的PV開關(guān)晶體管，和由接通負值和/或零值電壓電平的NV開關(guān)晶體管構(gòu)成的驅(qū)動器電路，和具有連接在驅(qū)動器電路前面的，同樣構(gòu)成在半導體襯底內(nèi)的控制電路，其中半導體襯底是連接在襯底電平上的。此外本發(fā)明涉及具有逆變和電平移位電路的半導體電路。
這種類型的半導體電路裝置或者半導體電路特別是可以在電可擦除只讀存儲器上用作字導線解碼器。以前熟悉的字導線解碼器可以同時總是只將兩個電壓接在后面的單元陣列上，這樣例如在EEPROM上，解碼器在讀取時在零與例如+2.5伏之間連接，或者在編程時在零伏和編程電壓VPP(例如-12伏)之間連接。在一定條件下可以是值得期望的，用字導線解碼器同時在不同的信號導線(字導線)上，對于沒有被選定的導線上用或者零電平，對于被選定的互補的導線對上用正電壓VH(例如供電電壓)和用負電壓-VB加負荷。為此一個例子是在具有鐵電單元的單元陣列上字導線的控制。
作為本發(fā)明的基礎(chǔ)的任務是，提供一種半導體電路裝置，特別是提供可以同時驅(qū)動零電平，正的和負的電壓的一種解碼器電路。
此任務是由按照權(quán)利要求1的半導體電路裝置和按照權(quán)利要求14的半導體電路解決的。
按照本發(fā)明安排了，半導體電路裝置的驅(qū)動器電路的NV開關(guān)晶體管是在置入在半導體襯底內(nèi)的與第一種導電類型相反的第二種導電類型的外槽內(nèi)構(gòu)成的，外槽是與供電電壓相連。
當使用傳統(tǒng)的CMOS技術(shù)時，當接通負電壓時，在NMOS晶體管上出現(xiàn)寄生二極管，由于這些二極管出現(xiàn)泄漏電流。因此本發(fā)明建議，將串接在控制電路后面的驅(qū)動器或者至少電路組或者正是這類的晶體管設置在至少部分區(qū)域構(gòu)成的外面的槽內(nèi)。這個槽是與襯底導電類型相反的導電類型和連接在供電電壓上的。這種半導體電路裝置的優(yōu)點是，置入在外面的槽中的NMOS晶體管的寄生的二極管現(xiàn)在不再可能導電。因此連接在NMOS晶體管槽上準備連接的負電壓不再對位于襯底內(nèi)的其余電路起不好的作用。
在本發(fā)明一種特別優(yōu)異的結(jié)構(gòu)中，控制電路是由具有與驅(qū)動器電路耦合的多個輸出端的解碼器構(gòu)成的。此外的優(yōu)點是，解碼器的主動連接的輸出端提供零電平，所有其他被動連接的輸出端此時各自提供正的電位電平。
有益的是串接在解碼器后面的驅(qū)動器電路是由多個電路級構(gòu)成的，其中驅(qū)動器電路的第一級有第一個逆變和電平移位電路。
按照本發(fā)明特別優(yōu)異的結(jié)構(gòu)，驅(qū)動器電路的輸出端是由至少一個激活導線對構(gòu)成的。由互補的單導線組成的激活導線對，于是在兩個導線上具有零電平或者在主動狀態(tài)具有正的或者負的激活電壓，將這些通過串接在第一個逆變和電平移位電路后面的激活開關(guān)接入在激活導線對上。隨后本發(fā)明也可以將多個激活導線對同時連接在正的和負的激活電壓上。其中可以通過連接在激活開關(guān)前面的，確定應接通激活電壓的選擇電路將互補導線電位的極性進行調(diào)換。
有益的是正的激活電壓的電位也可以超過供電電壓的電位。其后果的優(yōu)點是，第一個逆變和電平移位電路，和將正的和負的激活電壓接入到激活導線對上的激活開關(guān)，各自將一個預定義導電性的安全晶體管(NMOS)連接在中間，安全晶體管用其控制接頭連接在供電電壓上，和用一個電極接頭與第一個逆變和電平移位電路，和用另一個電極接頭與激活開關(guān)的控制接頭相連。
在本發(fā)明的另一種有益的結(jié)構(gòu)上，將第二個逆變和電平移位電路串接在第一個逆變和電平移位電路的后面，第二個逆變和電平移位電路與第二個去激活開關(guān)的控制接頭相連，第二個解激活開關(guān)將激活導線連接在襯底電平上。在這里也有可能，同時連接多個成對的互補導線。
在本發(fā)明的一種優(yōu)異的結(jié)構(gòu)中可以安排，將保持晶體管，例如通過正導電類型的MOS晶體管，分配給第一個逆變和電平移位電路，該晶體管用其控制輸入端與第一個逆變和電平移位電路的輸出端，和用其電極接頭中的一個與供電電壓，和另一個與逆變和電平移位電路的輸入端相連。保持晶體管的優(yōu)點是在輸入端支持高電平，和這樣可以使用標準-1-從(aus)-2N-NAND(與非)解碼器。
按照另一觀點本發(fā)明涉及一種逆變和電平移位電路，在其中安排了兩個具有相反極性的晶體管。這些是集成在第一種導電類型的半導體襯底上的，其中至少負的類型的晶體管是在置入在半導體襯底內(nèi)與第一半導體襯底的導電類型相反的導電類型的外槽內(nèi)構(gòu)成的，和該外槽與供電電壓相連。此外電路具有一個信號輸入端，這個與具有相反極性的晶體管的控制輸入端相連，和具有一個信號輸出端，這個與晶體管的各自一個電極接頭相連。具有相反極性的晶體管的其余的兩個電極接頭之一當正的類型時是與正供電電壓，和當負的類型時是與負電壓相連。
此外，本發(fā)明建議一種逆變和電平移位電路，這個是在第一種導電類型的半導體襯底內(nèi)構(gòu)成的，具有一個信號輸入端，這個與負的類型的第一個晶體管的控制輸入端相連，其一個電極與負供電電壓，和其另一個電極與電路裝置的信號輸出端相連。此外正的類型的晶體管一個電極與信號輸出端相連，其另一電極與正供電電壓和其控制輸入端與電路裝置的信號輸入端相連。此外在信號輸入端連接了負的類型的另一晶體管的一個電極，其另一電極與負供電電壓，和其控制輸入端與信號輸出端相連。其中負的類型的晶體管是由置入在半導體襯底內(nèi)的與半導體襯底類型相反的第二種導電類型的外面的槽內(nèi)構(gòu)成的。將這個外面的槽與供電電壓相連是合適的。
根據(jù)本發(fā)明原理，將正的類型的晶體管連接在逆變和電平移位電路的信號輸入端的前面，其控制輸入端是與零電位相連，和其電極接頭之一與輸入信號，和另一個與逆變和電平移位電路的信號輸入端相連。
本發(fā)明適當?shù)臄U展結(jié)構(gòu)由從屬權(quán)利要求中得出。
下面借助于在附圖中表示的多個實施例詳細敘述本發(fā)明。附圖表示附

圖1在襯底中構(gòu)成半導體結(jié)構(gòu)的截面簡圖；附圖2按照本發(fā)明第一個實施例的半導體電路裝置的電路簡圖；附圖3按照本發(fā)明第二個實施例的半導體電路裝置的電路簡圖；附圖4按照本發(fā)明其他實施結(jié)構(gòu)的半導體電路的電路簡圖；附圖5按照本發(fā)明其他實施結(jié)構(gòu)的半導體電路的電路簡圖；附圖1表示的通過半導體結(jié)構(gòu)的截面圖，表示在p-導電的襯底1上構(gòu)成的PV和NV開關(guān)晶體管2和3，其中PV開關(guān)晶體管2有n-導電的，置入于襯底內(nèi)與供電電壓6相連的槽4，和NV開關(guān)晶體管3有p-導電的，置入于襯底內(nèi)與襯底電平7相連的槽5。接通負的開關(guān)電壓11的NV開關(guān)晶體管12是構(gòu)成在附加的外面的槽10中的，其導電類型是與襯底1相反的。這個外面的槽10是與供電電壓6相連。因此避免了在電位11(-VB)和襯底接頭(VSS)之間流過電流。
附圖2表示按照本發(fā)明的字導線解碼器的電路簡圖。將驅(qū)動器電路13串接在具有輸出端16和16a的標準1-從-2N-NAND)解碼器形式的控制電路的后面。在輸出端16的后面而在這里的例子中在主動的輸出端16a的后面串接了逆變器17，這個附加地將其輸入信號電平移位。逆變器17經(jīng)過激活開關(guān)18和18a將連接在導線19和19a上的激活電壓連接在構(gòu)成為互補的激活導線對20和20a上。將激活導線對的中性電路通過具有電平移位的另外的逆變器21保證為零電平，另外的逆變器是串接在第一個逆變器17的后面，和在其后串接了解激活開關(guān)22和22a，解激活開關(guān)將襯底電平接入到激活導線對20和20a上，如果將解碼器15的輸出端16a連接成被動(“高”)時。將安全晶體管23和23a連接在第一個逆變器17和激活開關(guān)18和18a之間，其控制接頭連接在供電電壓上，和其電極各自與逆變器和激活開關(guān)相連。這些安全晶體管保證在導線19或者19a上接上比供電電壓高的電壓時，不會對位于前面的電路有反饋作用。為了使NAND解碼器15的輸出端16和16a避免不必要的負荷，將保持晶體管24(例如PMOS晶體管)串接在第一個逆變器17前面，其控制輸入端與逆變器17的輸出端，其一個電極與逆變器17的輸入端和其另一個電極與供電電壓相連。按照本發(fā)明將串接在解碼器15后面的驅(qū)動器13的整個電路置入于在襯底1內(nèi)構(gòu)成的外面的槽10內(nèi)，從而連接在導線19和19a上的負的和正的激活電壓的開關(guān)過程，由于晶體管工作點移位或正是這些內(nèi)部的泄漏電流不可能將負面的作用作用到構(gòu)成在相同襯底上的解碼器15上或者作用到其他電路部分上。此外外面的槽10與供電電壓相連。在輸出端方面互補的激活導線對20和20a可以通過按照本發(fā)明的理論用各自正的和負的電壓或者用零電平加負荷。
附圖3表示一個電路建議，在其中用激活開關(guān)(18b和18c)，解激活開關(guān)(22b和22c)和安全晶體管(23b和23c)，對第二個激活導線對27和27a，附加于第一個激活導線對(20和20a)地進行驅(qū)動。其中將構(gòu)成在外面的槽26內(nèi)的整個驅(qū)動器電路25與供電電壓相連。根據(jù)這個構(gòu)思可以安排多于兩個激活導線對。
附圖4表示按照本發(fā)明的逆變和電平移位電路裝置，這具有輸入端30，輸出端31和具有相反極性的晶體管對，其中正的導電類型的晶體管32用其一個電極與供電電壓33，和用其另一個電極與輸出端31和用其控制輸入端與輸入端30相連。負的導電類型的晶體管34與負的供電電壓35與電極之一相連，用其控制輸入端與輸入端40和用其另一個電極與電路裝置的輸出端31相連。
在半導體襯底內(nèi)安排了至少包括晶體管34用于連接負的供電電壓的外面的槽，其極性類型與襯底相反。按照本發(fā)明通過電路裝置將連接在輸入端30上的具有零或者正值的電平進行逆變和將電平移位。當輸入信號為正值情況時，將信號移位為負的供電電壓的數(shù)值，和在零電平情況時，移位為正的供電電壓的數(shù)值。
附圖5表示逆變和電平移位電路裝置的另一種結(jié)構(gòu)，在其中將整個電路構(gòu)成在襯底內(nèi)部，和將至少兩個負的類型的晶體管42和43構(gòu)成在外面的導電類型與襯底類型相反的槽內(nèi)。將兩個負的類型的晶體管42和43分配給電路裝置的輸入端40a，這些晶體管用其各自電極之一與負的供電電壓相連。晶體管43的另一個電極是與信號輸入端，晶體管42另一電極與信號輸入端或者信號輸出端相連。輸入側(cè)的負的晶體管42的控制輸入端此時與信號輸出端41，和輸出側(cè)的負的晶體管43的控制輸入端與輸入端40a相連。正的類型的晶體管44用其一個電極與正的供電電壓和用其另一個電極與電路裝置的輸出端41相連。晶體管44的控制輸入端此時是與輸入端40a相連。在逆變電平移位級輸入端的前面此時安排了PMOS晶體管45，這個晶體管防止有可能將電路裝置負的供電電壓轉(zhuǎn)移到信號輸入端40。因此將其控制輸入端連接在零電平上。
在包括有電路的襯底內(nèi)安排了包括至少晶體管42和43為了接通負的供電電壓的外面的槽，其極性與襯底的極性相反。按照本發(fā)明通過電路裝置將連接在輸入端40的具有零或者正值的電平進行逆變和將電平進行移位。在輸入信號為正值情況下，將信號移位為負的供電電壓的數(shù)值，和在零電平情況下，移位為正的供電電壓的數(shù)值。
權(quán)利要求
1．半導體電路裝置具有在第一種導電類型的半導體襯底(1)上的由接通正值和/或零值電壓電平的PV開關(guān)晶體管(2)和由接通負值和/或零值電壓電平的NV開關(guān)晶體管(3)集成構(gòu)成的驅(qū)動器電路(13)，和具有串接在驅(qū)動器電路(13)前面的，同樣在半導體襯底內(nèi)構(gòu)成的控制電路，其中半導體襯底是連接在襯底電平上的，其特征為，驅(qū)動器電路(13)的NV開關(guān)晶體管(3)是在置入在半導體襯底內(nèi)，與第一種導電類型相反的第二種導電類型的外槽(10)內(nèi)構(gòu)成的，和外槽(10)是連接在供電電壓上的。
2．按照權(quán)利要求1的半導體電路裝置，其特征為，控制電路是由具有多個耦合在驅(qū)動器電路(13)的輸出端(16和16a)的解碼器(15)構(gòu)成的。
3．按照權(quán)利要求2的半導體電路裝置，其特征為，解碼器(15)的主動接通的輸出端(16a)提供零電平，解碼器的所有其余的，被動接通的輸出端各自提供正的電位電平。
4．按照權(quán)利要求1至3的半導體電路裝置，其特征為，驅(qū)動器電路是由多個電路級構(gòu)成的，和驅(qū)動器電路的第一級有第一個逆變和電平移位電路(17)。
5．按照權(quán)利要求1至4的半導體電路裝置，其特征為，驅(qū)動器電路的輸出端是由至少一個激活導線對構(gòu)成的，這是由互補的單導線(20和20a)組成的。
6．按照權(quán)利要求5的半導體電路裝置，其特征為，將激活開關(guān)(18和18a)串接在第一個逆變和電平移位電路(17)的后面，激活開關(guān)各自將連接在驅(qū)動器(13)上的負激活電壓(19)接通在至少一個激活導線對(20和20a)的至少第一個單導線上，和將同樣連接在驅(qū)動器上的正的激活電壓(19a)接通在至少一個激活導線對的第二個單導線上。
7．按照權(quán)利要求6的半導體電路裝置，正的激活電壓(19)的電位等于或者超過供電電壓的電位。
8．按照權(quán)利要求7的半導體電路裝置，其特征為，將第二個逆變和電平移位電路(21)串接在第一個逆變和電平移位電路(17)的后面，第二個逆變和電平移位電路(21)與第二個解激活開關(guān)(22和22a)的控制接頭相連，解激活開關(guān)的電極接頭之一與襯底電平相連和另一電極接頭與至少一個激活導線對的兩個互補的單導線(20和20a)相連。
9．按照權(quán)利要求8的半導體電路裝置，其特征為，各自將預先定義導電性(NMOS)的一個安全晶體管(23和23a)連接在第一個逆變和電平移位電路(17)和激活開關(guān)(18和18a)之間，激活開關(guān)連接正的和負的激活電壓(19和19a)，安全晶體管用其控制接頭與供電電壓相連，和用其電極接頭之一與第一個逆變和電平移位電路相連，和用其另一個與激活開關(guān)相連。
10．按照權(quán)利要求9的半導體電路裝置，其特征為，安排了保持晶體管(24)，這個用其控制輸入端與第一個逆變和電平移位電路(17)的輸出端相連，和用其電極接頭之一與供電電壓相連和用其另一個與第一個逆變和電平移位電路的輸入端相連。
11．按照權(quán)利要求10的半導體電路裝置，其特征為，保持晶體管(24)是由正的導電類型的MOS晶體管構(gòu)成的。
12．按照權(quán)利要求1至11的半導體電路裝置，其特征為，第一個和第二個逆變和電平移位電路(17和21)，安全晶體管(23和23a)激活開關(guān)和解激活開關(guān)(18,18a,22,22a)是置入在半導體襯底的外槽(10)內(nèi)的。
13．按照權(quán)利要求12的半導體電路裝置，其特征為，保持晶體管(24)是置入在外槽內(nèi)的。
14．半導體電路具有在第一種導電類型半導體襯底內(nèi)集成構(gòu)成為相反極性的兩個晶體管(32和34)，具有信號輸入端(30)和信號輸出端(31)，其中半導體襯底與襯底電平相連，其特征為，晶體管的控制輸入端是與信號輸入端(30)相連，其中正的類型的晶體管(32)用其一個電極與正的供電電壓(33)相連和用另一電極與輸出端(31)相連，和負的類型的晶體管(34)用一個電極與輸出端(31)相連和用另一電極與負的電壓(35)相連，和將負的類型的晶體管(34)構(gòu)成為在置入在半導體襯底內(nèi)與第一種導電類型相反的第二種導電類型的外槽內(nèi)，和外槽是與供電電壓相連的。
15．半導體電路具有在第一種導電類型半導體襯底內(nèi)集成構(gòu)成的正的類型的和負的類型的晶體管，具有信號輸入端和信號輸出端，其中半導體襯底與襯底電平相連，其特征為，第一個負的類型的晶體管(43)的控制輸入端與信號輸入端(40a)，用其一個電極與負的供電電壓(40c)相連和用另一端與信號輸出端(41)相連，正的類型的晶體管(44)的一個電極接在信號輸出端(41)上，其另一電極與正的供電電壓(40b)相連和其控制輸入端與信號輸入端(40a)相連，負的類型的第二個晶體管(42)的一個電極接在此信號輸入端(40a)上，其另一電極與負的供電電壓(40c)和其控制輸入端與信號輸出端(41)相連，和將負的類型的晶體管(42和43)構(gòu)成為在置入在半導體襯底內(nèi)與第一種導線類型相反的第二種導電類型的外槽內(nèi)，和外槽與供電電壓相連。
16．按照權(quán)利要求15的半導體電路，其特征為，將正的類型的晶體管(45)連接在半導體電路裝置的信號輸入端(40a)的前面，其控制輸入端與零電位相連和其電極接頭之一與信號(40)相連，和另一端與信號輸入端(40a)相連。
全文摘要
本發(fā)明涉及包括驅(qū)動器電路(13)的半導體電路,該電路是集成在第一種導電類型的半導體襯底(1)內(nèi)的,和由接通正值和/或零值電壓電平的PV開關(guān)晶體管(2),和由接通負值和/或零值電壓電平的NV開關(guān)晶體管(3)組成的,而且控制電路位于驅(qū)動器電路(13)前面和同樣構(gòu)成在半導體襯底(1)內(nèi),這個是與襯底電壓相連。驅(qū)動器電路(13)的NV開關(guān)晶體管(3)是構(gòu)成在外槽(10)內(nèi),這個槽是置入在半導體襯底內(nèi)和具有與第一種導電類型相反的第二種導電類型,和外槽(10)是與供電電壓相連的。
文檔編號H01L21/8247GK1325547SQ99813129
公開日2001年12月5日 申請日期1999年9月7日 優(yōu)先權(quán)日1998年9月10日
發(fā)明者K·霍夫曼, O·科瓦里克, H·赫尼格施米德, G·布勞恩 申請人:因芬尼昂技術(shù)股份公司