專利名稱：一種半導(dǎo)體器件及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其生產(chǎn)方法，特別是涉及一種用于連接?xùn)艠O和摻雜層的技術(shù)。
一種帶有用于連接一個(gè)電極(如柵極)與一個(gè)摻雜層的公共接頭的半導(dǎo)體器件可以按如剖面

圖11所示的傳統(tǒng)方式形成。具體來(lái)說(shuō)，柵極204a由用于形成晶體管的多晶硅組成，并通過(guò)柵氧化膜203a形成于一個(gè)硅襯底201上，在該硅襯底201上用LOCOS(硅的局部氧化工藝)或溝道隔離技術(shù)形成器件隔離區(qū)202，襯套205由二氧化硅組成并形成于柵極204a的側(cè)面上。在襯底表面，構(gòu)成LDD(低密度摻雜)晶體管的低密度摻雜層206和高密度摻雜層207(a,b)形成于由柵極204a和襯套205所確定的區(qū)域。用于減小電阻的硅化鈦層208形成于高密度摻雜層207和柵極204表面。這些部分構(gòu)成一個(gè)N型MOSFET(MOS場(chǎng)效應(yīng)管)209。一個(gè)由與柵極204a相同的材料制成的布線電極104通過(guò)柵氧化膜203b形成于硅襯底201和器件隔離區(qū)202上，它用于保證襯底201和器件隔離區(qū)202與作為MOSFET(209)的漏極節(jié)點(diǎn)的高密度摻雜層207b之間的電連接。一個(gè)層間絕緣膜213形成于該布線電極和晶體管上面，一個(gè)公共接頭214覆蓋在作為漏極節(jié)點(diǎn)的高密度摻雜層207b和電極204b的表面，在該公共接頭214中埋著由多晶硅或鎢形成的接觸塞。公共接頭214在必要的時(shí)候可以與上層布線相連。
在這種結(jié)構(gòu)中，公共接頭214與作為漏極節(jié)點(diǎn)的高密度摻雜層207b和電極204b電連接，并覆蓋在襯套205上面。因而就產(chǎn)生一個(gè)問(wèn)題，即接觸電阻會(huì)隨著該接頭尺寸的減小而增大。在特開(kāi)平4-63436中公開(kāi)了一種解決這一問(wèn)題的方法。
這種方法是在形成該公共接頭214之前，把已形成于要與該接頭相連接的部位上的襯套205除去，以避免由于接頭尺寸的減小而引起接觸電阻的增大。下面參照過(guò)程剖面圖12(a)-12(e)說(shuō)明其生產(chǎn)方法。
由用于形成晶體管的多晶硅組成的柵極204通過(guò)柵氧化膜203形成于硅襯底201的表面，在該襯底已通過(guò)LOCOS或溝道隔離技術(shù)形成器件隔離區(qū)202。一個(gè)構(gòu)成LDD晶體管的低密度摻雜層206由離子注入等方法形成。接著，在柵極204的側(cè)面形成由二氧化硅構(gòu)成的襯套205〔圖12(a)〕。在襯底表面，用離子注入法在由柵極204和襯套205確定的區(qū)域內(nèi)形成高密度摻雜層207a、207b，并在高密度摻雜層207和柵極204表面上形成用于減小電阻的硅化鈦層208〔圖12(b)〕。在襯底表面淀積上一層光刻膠210。在布線之后，在將要埋入接觸塞的部位形成一個(gè)用于除去襯套的開(kāi)孔211。然后，把暴露于開(kāi)孔211中的襯套205除去〔圖12(c)〕。
在除去光刻膠后，形成一個(gè)由氧化膜和BPSG膜構(gòu)成的層間絕緣層212，并用光刻膠掩膜形成一個(gè)公共接觸孔〔圖12(d)〕。
用鈦和氮化鈦組成的層狀結(jié)構(gòu)在公共接觸孔中用濺鍍工藝等形成一個(gè)阻擋膜215，接著把金屬材料(如鎢)埋到接觸孔中以形成公共接頭214〔圖12(e)〕。
如圖11中所示的現(xiàn)有技術(shù)中有一個(gè)問(wèn)題，由于該阻擋膜215形成于低密度摻雜層206上，則有可能在公共接頭214和襯底201之間出現(xiàn)電流泄漏現(xiàn)象。
為了防止電流泄漏，有必要采取一些工藝過(guò)程，如在形成接觸孔213后，注入與高密度摻雜層207具有相同導(dǎo)電型的雜質(zhì)的工藝。具體地說(shuō)，為了獲得CMOS結(jié)構(gòu)，還應(yīng)增加兩個(gè)平版印刷步驟，即一個(gè)用于形成NMOS，一個(gè)用于形成PMOS。
另外，當(dāng)在硅暴露的區(qū)域形成接頭后，即使進(jìn)行高密度地?fù)诫s，對(duì)于具有長(zhǎng)度直徑比為該接頭的三倍的器件來(lái)說(shuō)，電阻約變?yōu)槭?。這可能主要由于不能用濺鍍工藝在具有較大長(zhǎng)度直徑比的接頭的底部形成具有適當(dāng)厚度的阻擋膜。另外，對(duì)硅表面的不適當(dāng)?shù)奶幚砜赡軙?huì)很容易地使電阻增加幾個(gè)數(shù)量級(jí)。
由于在該部位不能獲得足夠低的接觸電阻，則應(yīng)嚴(yán)格控制公共接頭的位移。具體來(lái)說(shuō)，為了把公共接頭與摻雜層和柵極連接起來(lái)，在理想情況下可以允許某一側(cè)有R/2的位移，其中R為接頭直徑。在現(xiàn)有技術(shù)的結(jié)構(gòu)中，在柵極的一側(cè)壁上形成寬度為W襯套可能會(huì)使允許的位移減小為(R-W)/2。R越小影響越大。
本發(fā)明的目的之一在于提供一種用于把柵極與摻雜層連接起來(lái)而不會(huì)發(fā)生電流泄漏現(xiàn)象的技術(shù)，并在減小生產(chǎn)步驟的情況下解決了上述問(wèn)題。
本發(fā)明所提供的半導(dǎo)體器件中包括一個(gè)形成于帶有一個(gè)器件隔離區(qū)的硅襯底的正面上的柵絕緣膜、由多晶硅構(gòu)成的柵極、用于在柵極的側(cè)面上形成一個(gè)LDD-MOSFET的襯套以及高密度摻雜層，其特征在于已形成于將要與高密度摻雜層接近并相連的、柵極側(cè)壁上的襯套至少在該高密度摻雜層形成之前就被除去，并且該柵極在除去襯套后，通過(guò)某種金屬硅化合物與高密度摻雜層相連接。
本發(fā)明也提供一種用于生產(chǎn)半導(dǎo)體器件的方法，該方法至少包括如下步驟(1)在硅襯底的正面上形成器件隔離區(qū)；(2)形成柵絕緣膜；(3)形成柵極；(4)在柵極的側(cè)壁上形成襯套以制造LDD-MOSFET；(5)在側(cè)壁上除去部分襯套；(6)在器件隔離區(qū)與柵極所確定的區(qū)域內(nèi)形成高密度摻雜層；(7)至少在高密度摻雜層的總的暴露表面上形成金屬硅化物層。
其特征在于，已把襯套除去的柵極側(cè)面通過(guò)在上述步驟(7)中淀積的金屬硅化物層與高密度摻雜層電連接。
在本發(fā)明的半導(dǎo)體器件及其生產(chǎn)方法中，只通過(guò)在硅化物步驟中除去在柵極側(cè)壁上的部分襯套使柵極自動(dòng)與摻雜層連接，這樣就可以使用于連接的步驟最小。需要注意的是，由于硅化物層的全部下表面被高密度摻雜層所覆蓋，則在形成接頭后不必采用離子注入就可避免電流泄漏。
另外，當(dāng)由于生產(chǎn)條件等原因不能在柵極側(cè)壁上形成硅化物層時(shí)，可在該部位形成一個(gè)公共接觸孔，而柵極可以通過(guò)內(nèi)置的接觸塞與在襯底上對(duì)應(yīng)于接觸孔的底部的一個(gè)高密度摻雜層相連，從而電流不會(huì)泄漏到襯底上。
另外，對(duì)于要形成極其精細(xì)的摻雜層的SRAM來(lái)說(shuō)，即使當(dāng)用于除去側(cè)壁襯套的開(kāi)孔區(qū)域與器件隔離區(qū)的部分相重疊時(shí)，通過(guò)形成構(gòu)成LDD-MOSFET的側(cè)壁襯套可以避免被埋于器件隔離區(qū)內(nèi)的絕緣層被腐蝕，其中的襯套為氧化膜/氮化膜/氧化膜或氧化膜/氮化膜構(gòu)成的層狀結(jié)構(gòu)，在除去氧化膜的過(guò)程中用氮化膜作為光刻膠。
圖1為表示本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)施例的結(jié)構(gòu)的平面圖；圖2為表示本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)施例的結(jié)構(gòu)的沿著圖1中的X-X′線的剖面示意圖；圖3(a)-3(f)為說(shuō)明圖2中的半導(dǎo)體器件的生產(chǎn)過(guò)程的工藝流程圖；圖4為本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的沿著圖1中的X-X′線的剖面示意圖；圖5(a)-(i)為說(shuō)明圖4中的半導(dǎo)體器件的生產(chǎn)過(guò)程的工藝流程圖；圖6(a)-(f)為說(shuō)明實(shí)施例3的剖面工藝流程圖；圖7為包括一個(gè)器件隔離區(qū)的襯套開(kāi)孔的平面圖；圖8a和8b分別為說(shuō)明對(duì)器件隔離區(qū)進(jìn)行各向同性蝕刻和各向異性蝕刻的沿圖7中Y-Y′線的剖視圖；圖9(a)-(i)為說(shuō)明實(shí)施例4的剖面工藝流程圖；圖10為在完成實(shí)施例4的工藝后沿圖7中Y-Y′的剖面示意圖；圖11為作為現(xiàn)有技術(shù)的一種CMOS的剖面示意圖；圖12(a)-12(e)為說(shuō)明現(xiàn)有技術(shù)的另一個(gè)生產(chǎn)工藝剖面工藝流程圖。
本發(fā)明的半導(dǎo)體器件可以根據(jù)下述原理生產(chǎn)。
當(dāng)通過(guò)硅化技術(shù)在摻雜層和柵極上形成硅化物層時(shí)，為了避免柵極與硅襯底之間的短路，通?？梢栽诘矸e金屬(如鈦和鈷)之前在柵極側(cè)面形成絕緣襯底。在本發(fā)明中，在硅化物工藝中，通過(guò)在襯套形成之后立即除去部分襯套可以在柵極側(cè)面形成一個(gè)硅化物層。當(dāng)硅化物層比柵極下面的柵氧化膜適當(dāng)?shù)丶雍駮r(shí)，在柵極上的硅化物層可以通過(guò)柵氧化膜與摻雜層相連接，從而導(dǎo)致柵極與摻雜層之間的電連接。在除去襯套后，在形成硅化物層之前可以通過(guò)離子注入形成高密度摻雜層，這樣在襯底上的硅化物的整個(gè)底面可以成為高密度摻雜層，從而避免電流泄漏。
根據(jù)生產(chǎn)條件的不同，在柵極與摻雜層的分界面上可能不形成金屬硅化物層，這樣這些層面就可能不能被電連接。在這種情況下，埋于公共接頭內(nèi)的接觸塞將柵極和帶有上層布線層的高密度摻雜層連接起來(lái)，它可以用于即使在金屬硅化物層中存在縫隙時(shí)也能保證柵極與高密度摻雜層之間的電連接。這種看起來(lái)與現(xiàn)有技術(shù)沒(méi)有太多差別，但在本發(fā)明中，高密度摻雜層完全被金屬硅化物層所覆蓋，并通過(guò)該金屬硅化物在所有接觸塞與硅襯底相連接的區(qū)域連接，從而可以在該接頭的平版印刷中增大接頭位移的許可范圍。另外，由于該高密度摻雜層形成于接觸塞與硅襯底相接觸的區(qū)域，則可以避免電流泄漏到襯底上。由于該金屬硅化物已形成于對(duì)應(yīng)于接頭底部的區(qū)域，則即使當(dāng)接頭的長(zhǎng)度直徑比較高時(shí)，也可以適當(dāng)?shù)厥闺娮枳钚』?br> 下面參照附圖來(lái)具體說(shuō)明本發(fā)明。實(shí)施例1圖1為說(shuō)明本發(fā)明一個(gè)實(shí)施例的平面圖。一個(gè)有源區(qū)1(即高密度摻雜層的暴露表面)和跨過(guò)這個(gè)區(qū)域的柵極2形成一個(gè)MOSFET。在有源區(qū)1的端頭部分有一個(gè)柵極3、一個(gè)與柵極2同時(shí)形成的布線。硅化鈦形成于有源區(qū)1柵極2和3的表面上。有源區(qū)1分別與柵極2和3通過(guò)由二氧化硅膜構(gòu)成的側(cè)壁襯套絕緣，而柵極3在已把側(cè)壁襯套的部分除去的區(qū)域4中通過(guò)硅化鈦電連接到有源區(qū)1。
圖2為圖1中沿線X-X′的剖視圖。柵極14由用于構(gòu)成晶體管的多晶硅構(gòu)成，通過(guò)柵氧化膜形成于硅襯底11的表面上，其中硅襯底上已通過(guò)LOCOS或溝道隔離技術(shù)形成一個(gè)器件隔離區(qū)12。襯套15由二氧化硅(SiO2)構(gòu)成，并形成于柵極14的兩側(cè)。這樣，一個(gè)構(gòu)成LDD晶體管的低密度摻雜層16和一個(gè)高密度摻雜層17形成于柵極14和襯套15所確定的區(qū)域中。在高密度摻雜層17和柵極14的表面上形成一個(gè)硅化鈦層18，用于減小電阻。上述部分構(gòu)成一個(gè)N型MOSFET(19)。由與構(gòu)成柵極14相同的布線材料構(gòu)成的柵極22通過(guò)與柵氧化膜13相同的材料的氧化硅膜21形成于硅襯底11和器件隔離區(qū)12上，用于保證它們與N型MOSFET(19)的漏極節(jié)點(diǎn)20電連接。一個(gè)硅化鈦層23形成于作為漏極節(jié)點(diǎn)20的高密度摻雜層的表面，以及形成于電極22的側(cè)面及表面上，并且該由高密度摻雜層構(gòu)成的漏極節(jié)點(diǎn)20與柵極22電連接。在上述說(shuō)明中，選擇了硅化鈦?zhàn)鳛楣杌飳拥臉?gòu)成材料，但是顯然也可以用其他硅化物(如硅化鈷或其他金屬硅化物)。下面根據(jù)圖3(a)-3(f)說(shuō)明獲得上述結(jié)構(gòu)的生產(chǎn)工藝過(guò)程。
如圖3(a)所示，通過(guò)LOCOS或溝道隔離技術(shù)在用P型摻雜物進(jìn)行摻雜的硅襯底上形成器件隔離區(qū)12，這與傳統(tǒng)的MOSFET的生產(chǎn)工藝相同。在這些元件的表面，經(jīng)過(guò)柵氧化膜13(如厚度為5nm的氧化硅膜)淀積上用于柵極的材料(如厚度為150nm的多晶硅)，并構(gòu)圖為所需的形狀，以形成柵極14和22。接著，在整個(gè)表面進(jìn)行注入。例如，用帶有20kev的5E13個(gè)砷原子形成LDD(低密度摻雜)層16。
在已形成柵極14和22的襯底的整個(gè)表面，淀積上厚度約為100nm的氧化硅膜。接著，用各向異性干法蝕刻對(duì)襯底進(jìn)行蝕刻以在柵極14和22的側(cè)面形成二氧化硅襯套15，如圖3(b)所示。
如圖3(c)所示，在用掩膜對(duì)光刻膠31構(gòu)圖以形成圖1中的襯套開(kāi)孔4之后，該光刻膠31被用作掩膜，以通過(guò)干法或濕法蝕刻(如，用稀釋后的氫氟酸)除去部分二氧化硅襯套15。
接著，如圖3(d)所示，把光刻膠除去；在襯底的整個(gè)表面淀積上一層厚度為10nm的氧化硅膜41；在整個(gè)表面用40kev的能量的3E15個(gè)砷原子進(jìn)行注入；接著把該襯底在1000℃進(jìn)行退火10秒鐘，以激發(fā)該高密度摻雜層17和低密度摻雜層16。
用稀釋后的氫氟酸除去氧化硅膜41，使該摻雜層17的表面以及柵極14和22暴露出來(lái)，接著在整個(gè)表面通過(guò)濺鍍工藝淀積上厚度為30nm的鈦膜42〔圖3(e)〕。
如圖3(f)所示，用通常的硅化技術(shù)用硅與鈦膜42發(fā)生反應(yīng)，以在摻雜層17、柵極14和22的表面以及在柵極22暴露的一側(cè)上形成硅化鈦層18和23，接著把未反應(yīng)的鈦除去。在該硅化反應(yīng)過(guò)程中，柵極23的側(cè)壁與通過(guò)厚度為5nm的氧化硅膜21分隔開(kāi)的摻雜層17通過(guò)硅化鈦層23相連接。實(shí)施例2在實(shí)施例1中，當(dāng)圖1所示的有源區(qū)十分狹窄而且由于制作誤差使得用于打開(kāi)襯套的區(qū)域4覆蓋有源區(qū)的外部，則在用于除去襯套的蝕刻氧化硅膜的過(guò)程中，在器件隔離區(qū)內(nèi)的氧化硅膜也被腐蝕。下面就具體介紹一種用于避免這一問(wèn)題的工藝過(guò)程。
圖4為說(shuō)明本實(shí)施例的剖視圖，其平面圖類似于實(shí)施例1中的平面圖，該圖也是展示圖1中沿X-X′線的剖面。
由形成晶體管的多晶硅構(gòu)成的柵極54通過(guò)一層?xùn)叛趸?3形成于硅襯底51的表面上，在該襯底51上已經(jīng)通過(guò)LOCOS或溝道隔離技術(shù)形成一個(gè)器件隔離區(qū)52。形成一個(gè)由厚度約為10nm的氮化硅膜56構(gòu)成的襯套56，使其與柵極54的側(cè)面和硅襯底51的表面相接觸。一個(gè)構(gòu)成LDD晶體管的低密度摻雜層57和高密度摻雜層58形成于該襯底表面上由柵極54和襯套56所確定的區(qū)域內(nèi)。在高密度摻雜層58和柵極54的表面上形成一個(gè)硅化鈷層59，以減小電阻。上述各部分構(gòu)成一個(gè)N型MOSFET(60)。一個(gè)由與柵極的材料相同的布線材料構(gòu)成的電極63通過(guò)與柵氧化膜53的材料相同的氧化硅膜62形成于硅襯底51和器件隔離區(qū)52上，用于保證它們與MOSFET(60)的漏極節(jié)點(diǎn)之間的電連接。而且，一個(gè)硅化鈷層64形成于作為漏極節(jié)點(diǎn)61的高密度摻雜層的表面以及電極63的表面或側(cè)面上，用于使它們之間的電連接。在上述說(shuō)明中，選擇了硅化鈷作為硅化物層的構(gòu)成材料，但是，顯然也可以用其他硅化物，如硅化鈦或其他硅化物。
下面參照?qǐng)D5(a)-5(i)說(shuō)明獲得上述結(jié)構(gòu)的生產(chǎn)工藝過(guò)程。
如圖5(a)所示，在已通過(guò)LOCOS或溝道隔離技術(shù)用P型摻雜物進(jìn)行摻雜后的硅襯底51上，用通常的制造MOSFET的生產(chǎn)工藝形成器件隔離區(qū)52。在這些元件的表面，通過(guò)柵氧化膜53(如厚度為5nm的硅氧化膜)淀積上用于柵極的材料(如厚度為150nm的多晶硅)，并把它構(gòu)圖為所需的形狀以形成柵極54和63。接著，在整個(gè)表面上用20kev的能量的5E13個(gè)砷原子進(jìn)行注入以形成LDD層56。
在已形成了柵極54和63的襯底的整個(gè)表面上淀積厚度為10nm氧化硅膜55，以及厚度為100nm的氮化硅膜65〔圖5(b)〕?？梢酝ㄟ^(guò)熱氧化過(guò)程而不用氧化硅淀積方法，在硅襯底51以及柵極54和63的表面上形成氧化硅膜。
接著，用各向異性干法蝕刻工藝蝕刻襯底，以在柵極54和63的側(cè)面形成Si3N4襯套56，如圖5(c)所示。在此，氧化硅膜55夾在柵極54或63的側(cè)壁與襯套56之間，以及夾在襯套56和硅襯底51之間，它用于防止由于各材料的熱膨脹系數(shù)的不同而在襯底中產(chǎn)生晶體缺陷。在本實(shí)施例中，在氧化硅膜上不存在襯套的區(qū)域(即，在襯底上除了柵極54和63的上表面和襯底區(qū)域外的其他表面)中，可以同時(shí)把氧化硅膜除去，也可以保留該部分的氧化硅膜。
接著，在整個(gè)表面淀積上厚度為20nm的氧化硅膜71，如圖5(d)所示。在對(duì)圖5(e)所示的光刻膠72構(gòu)圖以通過(guò)掩膜形成圖1中的襯套開(kāi)孔之后，把該光刻膠72作為掩膜，通過(guò)干法蝕刻或濕法蝕刻工藝(如用稀釋后的氫氟酸)除去氧化硅膜71上面的部分。
接著，如圖5(f)所示，把光刻膠72除去，然后用磷酸通過(guò)濕法蝕刻工藝蝕去氮化物膜，以在對(duì)應(yīng)于不被氧化硅膜71所覆蓋的區(qū)域除去襯套56。
如圖5(g)所示，通過(guò)采用稀釋后的氫氟酸的濕法蝕刻工藝把暴露的氧化硅膜除去，在此關(guān)鍵的一點(diǎn)是通過(guò)控制蝕刻時(shí)間，防止在襯套56和襯底51之間以及柵極54和63之間的氧化硅膜55被過(guò)度腐蝕。
在襯底的整個(gè)表面再次淀積上一層厚度約為10nm的氧化硅膜81；在整個(gè)表面用40kev的能量對(duì)3E15個(gè)砷原子進(jìn)行注入；接著，把該襯底在1000℃時(shí)退火10秒鐘，以激發(fā)高密度摻雜層58和低高密度摻雜層56〔圖5(h)〕。
用稀釋后的氫氟酸除去氧化硅膜81以使摻雜層58以及柵極54和63的表面暴露出來(lái)，接著，用濺鍍工藝在整個(gè)表面上淀積上一層厚度約為10nm的鈷膜82，如圖5(i)所示。
最后，通過(guò)通常的硅化技術(shù)用硅與鈷膜82反應(yīng)，以在摻雜層58與柵極54和63的表面以及柵極的暴露側(cè)面形成硅化鈷層59和64，接著把未參與反應(yīng)的鈷除去以形成圖4所示的結(jié)構(gòu)。在硅化反應(yīng)過(guò)程中，柵極64與通過(guò)厚度為5nm柵氧化膜隔離開(kāi)的摻雜層58經(jīng)硅化鈷層64連接起來(lái)。實(shí)施例3由于生產(chǎn)條件的原因，可能使得在柵極與摻雜層交界區(qū)域的硅化物層發(fā)生斷裂，使得該金屬硅化層不能提供良好的導(dǎo)電連接。下面就介紹一種解決這一問(wèn)題的方法，在此根據(jù)圖6(a)-6(f)所示的在P型襯底上形成一個(gè)N型MOSFET的工藝過(guò)程的例子進(jìn)行說(shuō)明。
(1)首先，用通常的生產(chǎn)LDD-MOSFET的方法在硅襯底101上形成一個(gè)器件隔離區(qū)102；對(duì)該襯底的表面進(jìn)行氧化處理，以形成厚度為6nm的柵極SiO2膜103，接著，形成一個(gè)由厚度約為200nm的多晶硅構(gòu)成的柵極104。然后用20kev的能量對(duì)約為5×1013個(gè)砷離子進(jìn)行注入，以形成LDD層106。用CVD(化學(xué)氣相淀積)技術(shù)在整個(gè)表面上形成一層厚度約100nm的未摻雜SiO2膜，接著蝕刻整個(gè)表面，以在柵極的側(cè)壁上形成LDD襯套107。把約為2×1015個(gè)砷離子注入，以形成N型源一漏摻雜層〔圖6(a)〕。
(2)對(duì)光刻膠108構(gòu)圖，用于除去包括將要形成公共接頭的區(qū)域的襯套；在形成掩膜后，通過(guò)采用各向異性等離子體蝕刻或者利用稀釋后的氫氟酸的濕法蝕刻工藝除去在要形成公共接頭的區(qū)域101內(nèi)的氧化膜襯套107〔圖6(b)〕。
(3)在除去光刻膠108之后，用40kev的能量對(duì)約2×1015個(gè)砷離子注入，以形成構(gòu)成晶體管的源-漏極的高密度摻雜層110〔圖6(c)〕。在上述離子注入之前，最好通過(guò)CVD技術(shù)形成厚度為10nm的氧化膜，用于防止在襯底或溝道中產(chǎn)生晶體缺陷。另外，在摻雜層110和柵極104的上表面用濺鍍工藝淀積上一種具有高熔點(diǎn)(如鎳和鈷)并能與硅反應(yīng)以形成合金的金屬。然后，對(duì)襯底加熱以形成硅化物層111〔圖6(d)〕。在此，特別是當(dāng)采用濺鍍技術(shù)時(shí)，由于不良的臺(tái)階覆蓋性能而難以在柵極的側(cè)壁上形成硅化物層。另外，即使已在側(cè)壁上形成了硅化物層，由于柵氧化膜的存在，柵極104與摻雜層110之間也易于發(fā)生斷路。
特別地，當(dāng)采用用于除去襯套的各向異性蝕刻工藝時(shí)，可能會(huì)在柵極104的側(cè)壁上遺留下厚度為5-20nm的氧化膜，在此處可能會(huì)發(fā)生柵極104與摻雜層110之間的短路。
(4)在已于上述步驟中形成晶體管后襯底的整個(gè)表面，用CVD技術(shù)淀積上一層厚度約為100nm的未摻雜SiO2膜112；用CVD技術(shù)淀積上一層厚度約為1000nm的BPSG膜113；接著用CMP技術(shù)平整整個(gè)表面。接著，用光刻膠掩膜斷開(kāi)上述通常的接頭，用各向異性蝕刻法蝕去BPSG膜113和未摻雜SiO2膜，以形成一個(gè)通向在摻雜層或柵極上的硅化物層111的接觸孔114〔圖6(e)〕。
(5)在接觸孔114中，用淀積工藝形成阻擋金屬層115；在整個(gè)表面，用濺鍍技術(shù)形成厚度約為30nm的鈦膜和厚度約為100nm氮化鈦膜。接著，通過(guò)CVD技術(shù)在整個(gè)表面淀積上鎢，然后把多余的鎢蝕去以形成埋于接觸孔114中的鎢插頭116，這樣就得到圖6(f)所示的結(jié)構(gòu)。
這一工藝過(guò)程還可以作進(jìn)一步的改進(jìn)。例如，當(dāng)在SRAM器件中要求一個(gè)極精細(xì)的摻雜層時(shí)，公共接觸孔5可以覆蓋除有源區(qū)1以外的器件隔離區(qū)的一部分，如圖11的平面圖所示。這樣，在除去襯套過(guò)程中希望掩膜能覆蓋部分器件隔離區(qū)。在除去襯套的蝕刻工藝過(guò)程中，為了在晶片的整個(gè)表面獲得一致的蝕刻效果，有必要進(jìn)行30％-100％的過(guò)腐蝕過(guò)程。這樣，在各向同性蝕刻工藝(如濕法蝕刻工藝)和各向異性蝕刻工藝中埋于器件隔離區(qū)內(nèi)的絕緣膜也被腐蝕〔兩種工藝的處理效果分別如圖8(a)和8(b)所示〕。在此，圖8(a)和8(b)展示了圖7中沿Y-Y′線的剖視圖。在用臺(tái)階覆蓋效果不良的層間膜進(jìn)行淀積時(shí)，可能不會(huì)填滿該狹長(zhǎng)的縫隙116和117。這樣，在制成最終器件的過(guò)程中，該縫隙都不會(huì)被填充，從而可能會(huì)產(chǎn)生質(zhì)量問(wèn)題。下面介紹一種獲得這種改進(jìn)效果的一個(gè)實(shí)施例。實(shí)施例4下面介紹一個(gè)在P型襯底上形成N型MOSFET的實(shí)施例，下面根據(jù)圖9(a)-9(i)的剖面工藝流程圖進(jìn)行說(shuō)明。
(1)首先，用通常用于產(chǎn)生LDD-MOSFET的工藝過(guò)程在硅襯底121上形成器件隔離區(qū)122；對(duì)襯底表面進(jìn)行氧化以形成厚度為6nm的柵SiO2膜，然后，形成厚度為200nm，由多晶硅構(gòu)成的柵極124。接著，用20kev的能量把約為5×1013個(gè)砷離子注入以形成LDD層126。通過(guò)低壓CVD技術(shù)在整個(gè)表面淀積上一層厚度為20nm的未摻雜Si3N4膜125，〔圖9(a)〕。
(2)用CVD技術(shù)在整個(gè)表面淀積上一層厚度約為100nm的未摻雜SiO2膜，在對(duì)氮化膜125的選擇比率至少為3∶1的蝕刻條件下對(duì)整個(gè)表面進(jìn)行蝕刻，以在柵極的側(cè)壁上形成LDD襯套107〔圖9(b)〕。
(3)對(duì)光刻膠掩膜1128進(jìn)行構(gòu)圖，用于除去包含要形成公共接頭的區(qū)域的襯套。用該抗蝕劑作為掩膜，在對(duì)該氧化膜的選擇比率至少為3∶1的蝕刻條件下用干法蝕刻或用稀釋氫氟酸的濕法蝕刻工藝對(duì)氧化膜進(jìn)行蝕刻，以除去在要于掩膜開(kāi)孔中形成公共接頭的區(qū)域109中的暴露襯套〔圖9(c)〕。
(4)在除去光刻膠掩膜128之后，通過(guò)干法蝕刻或者采用磷酸進(jìn)行的濕法蝕刻工藝把暴露的氮化膜125除去〔圖9(d)〕。
(5)用40kev的能量把約2×1015個(gè)砷離子進(jìn)行注入以形成構(gòu)成晶體管的源-漏極的高密度摻雜層130。在進(jìn)行上述的離子注入之前，最好，先用(CVD)等技術(shù)形成一層厚度約為10nm的氧化膜，以防止在襯底或溝道中產(chǎn)生晶體缺陷。另外，通過(guò)濺鍍工藝，在摻雜層130和柵極124的上表面淀積一種具有高熔點(diǎn)的金屬(如鈦和鈷)。然后，對(duì)該襯底進(jìn)行加熱硅化形成硅化物層131〔圖9(e)〕。在此，特別是當(dāng)采用濺鍍工藝時(shí)，由于臺(tái)階覆蓋性能不良，難以在柵極的側(cè)壁上形成硅化物層。另外，即使已在該側(cè)壁上形成了硅化物層，由于柵氧化膜的存在，柵極與摻雜層之間也容易發(fā)生斷路。
(6)如實(shí)施例3所示，在已于上述步驟中在襯底上形成晶體管的襯底的整個(gè)表面上，用CVD技術(shù)淀積上一層厚度約為100nm的未摻雜SiO2膜；用CVD技術(shù)淀積上一層厚度為1000nm的BPSG膜132；接著，用CMD技術(shù)對(duì)整個(gè)表面進(jìn)行平整。然后，用光刻膠掩膜形成上述的通常接頭，通過(guò)各向異性蝕刻工藝對(duì)BPSG膜和未摻雜SiO2膜進(jìn)行蝕刻，以形成一個(gè)通向摻雜層或柵極的接觸孔。通過(guò)在整個(gè)表面上用濺鍍技術(shù)淀積一層厚度約為30nm的鈦膜，再淀積上一層厚度約為100nm的氮化鈦膜，從而在接觸孔中形成一個(gè)阻擋金屬層。然后，用CVD技術(shù)在整個(gè)表面上淀積一層鎢，再把多余的鎢蝕去，以形成一個(gè)埋于該接觸孔內(nèi)的鎢塞〔圖9(f)〕。
接著，按實(shí)施例3所述的過(guò)程淀積一個(gè)層間絕緣膜132〔圖9(g)〕；用光刻膠133在層間絕緣層的預(yù)定位置上形成一個(gè)接觸孔134〔圖9(h)〕；在除去光刻膠之后，在接觸孔中埋入阻擋膜135和接觸塞以形成一個(gè)如圖9(i)中所示的半導(dǎo)體器件。
如圖9(a)-9(i)所示，即使該用于除去襯套的掩膜覆蓋了器件隔離區(qū)的一部分，氮化膜125也可以作為阻蝕劑，防止埋于該器件隔離區(qū)的絕緣膜被腐蝕。
上述實(shí)施例是以N型MOSFET為例進(jìn)行說(shuō)明的，當(dāng)然也可以用于P型MOSFET或CMOS的生產(chǎn)過(guò)程。
權(quán)利要求
1.一種半導(dǎo)體器件，其中包括一個(gè)形成于帶有器件隔離區(qū)的硅襯底正面上的柵極絕緣膜、一個(gè)由多晶硅構(gòu)成的柵極、用于在柵極側(cè)面形成一個(gè)LDD-MOSFET的襯套以及一個(gè)高密度摻雜層；其特征在于其中形成于將與高密度摻雜層相接近并連接的柵極的側(cè)壁上的襯套至少在形成高密度摻雜層之前就被除去，在除去襯套之后，柵極通過(guò)形成于高密度摻雜層上的金屬硅化物層與高密度摻雜層電連接。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于其中的金屬硅化物層也形成于柵極的上表面及其部分側(cè)面上，柵極與高密度摻雜層通過(guò)連續(xù)地形成于柵極側(cè)面到高密度摻雜層的暴露表面上的金屬硅化物相互電連接。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于其中包括一個(gè)把柵極和高密度摻雜層連接到上層布線的公共接頭，以及一個(gè)把柵極或摻雜層連接到上層布線的通常接頭，其中柵極的側(cè)面與高密度摻雜層之間通過(guò)形成于摻雜層上的金屬硅化物層，經(jīng)埋于該公共接頭內(nèi)的接觸塞互相電連接。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于形成于在硅襯底上公共接頭與高密度摻雜層相對(duì)的區(qū)域上的金屬硅化物層的厚度至少與形成于高密度摻雜層上除接頭所在區(qū)域外的其他區(qū)域上的金屬硅化物層的厚度相同。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述側(cè)壁襯套為氧化膜。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述側(cè)壁襯套具有如氧化膜/氮化膜/氧化膜或者氧化膜/氮化膜這樣的層狀結(jié)構(gòu)。
7.一種用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，至少包括如下步驟(1)在硅襯底的正面上形成一個(gè)器件隔離區(qū)；(2)形成一個(gè)柵絕緣膜；(3)形成一個(gè)柵極；(4)在用于構(gòu)成LDD-MOSFET的柵極側(cè)壁上形成襯套；(5)除去在側(cè)壁上的部分襯套；(6)在由器件隔離區(qū)和柵極所確定的區(qū)域形成高密度摻雜層；(7)至少在高密度摻雜層的總的暴露表面上形成一個(gè)金屬硅化物層。其特征在于其中已除去側(cè)壁襯套的柵極側(cè)壁通過(guò)在上述步驟(7)中淀積的金屬硅化物層與高密度摻雜層電連接。
8.如權(quán)利要求7所述的用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，其特征在于在步驟(7)中，所述金屬硅化物層從柵極側(cè)面到高密度摻雜層的暴露表面連續(xù)地形成。
9.如權(quán)利要求7所述的用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，其中還包括如下步驟(8)在柵極和高密度摻雜層上形成絕緣膜；(9)在絕緣膜上斷開(kāi)連接?xùn)艠O和高密度摻雜層的公共接頭；(10)形成一個(gè)埋于該公共接頭內(nèi)的接觸塞；其特征在于其中所述柵極與高密度摻雜層通過(guò)金屬硅化物，經(jīng)該埋于公共接頭內(nèi)的接觸塞相互電連接。
10.如權(quán)利要求7所述的用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，其特征在于所述側(cè)壁襯套為一個(gè)氧化膜。
11.如權(quán)利要求7所述的用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，其特征在于所述側(cè)壁襯套具有如氧化膜/氮化膜/氧化膜或者氧化膜/氮化膜這樣的分層結(jié)構(gòu)。
12.如權(quán)利要求11所述的用于生產(chǎn)半導(dǎo)體器件的工藝過(guò)程，其特征在于所述氮化膜是在形成柵極之后，在襯底的整個(gè)表面上形成的；接著形成氧化膜；通過(guò)蝕刻工藝在柵極的側(cè)壁上形成襯套；通過(guò)利用氮化膜作為阻蝕劑，在除去部分襯套的同時(shí)除去氧化膜；接著把暴露的氮化膜除去。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件,其中包括形成于硅襯底11的正面上的柵絕緣膜13、21;由多晶硅構(gòu)成的柵極14、22;和一個(gè)高密度摻雜層17,其中柵極22的部分側(cè)面與該高密度摻雜層之間通過(guò)一個(gè)金屬硅化物層23電連接。
文檔編號(hào)H01L29/78GK1211082SQ9811767
公開(kāi)日1999年3月17日 申請(qǐng)日期1998年9月7日 優(yōu)先權(quán)日1997年9月10日
發(fā)明者野田研二 申請(qǐng)人:日本電氣株式會(huì)社