專利名稱：雙鑲嵌結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體的制造技術(shù)，更具體地說，涉及一種雙鑲嵌結(jié)構(gòu)(dual damascene)的形成。
通常，半導(dǎo)體器件包括構(gòu)成集成電路的許多電路，集成電路可用于計(jì)算機(jī)和電子設(shè)備，并可包括能在單個(gè)硅晶體半導(dǎo)體器件即芯片上構(gòu)造出的成百萬個(gè)晶體管和其它電路元件。為了使器件工作，通常將信號(hào)路徑的復(fù)雜網(wǎng)絡(luò)構(gòu)成一定路線，以便連接分布在器件表面上的電路元件。隨著集成電路的復(fù)雜性增加，這些信號(hào)跨越器件的有效路徑選擇就變得更難。因此，稱作雙鑲嵌結(jié)構(gòu)的多級(jí)或多層設(shè)計(jì)由于它們能增加器件的密度，從而為人們所需，所以，允許稠密組裝的半導(dǎo)體器件的堆疊互連層。
在制造具有雙鑲嵌結(jié)構(gòu)的集成電路時(shí)，通常將使半導(dǎo)體器件的象氧化硅那樣的絕緣或介電材料構(gòu)圖，使之具有，例如，幾千個(gè)開口，以便形成導(dǎo)線開口和通孔。然后可用導(dǎo)電金屬層，例如鋁，填滿導(dǎo)線開口和通孔，以便使集成電路的有源和/或無源元件互連。也可將雙鑲嵌結(jié)構(gòu)用來在多層基底的絕緣層，例如，聚酰亞胺中形成金屬，例如，銅的多層導(dǎo)線，可把晶體管器件安裝在多層基底上。
已公知一些制作雙鑲嵌結(jié)構(gòu)的方法。例如，可參看美國專利第5,422,309；5,529,953；5,602,423；以及5,614,765號(hào)。通常，標(biāo)準(zhǔn)的雙鑲嵌結(jié)構(gòu)可以這樣制作首先在絕緣層上涂上抗反射涂層(ARC,antireflective coating)和光致抗蝕劑層。然后通過帶有通孔圖案的第一掩模使光致抗蝕劑曝光，可通過絕緣層各向異性地蝕刻圖案，以便露出下面的導(dǎo)電層。在蝕刻通孔之后，除去剩余的抗反射涂層和光致抗蝕劑。然后沉積新的抗反射涂層和光致抗蝕劑層。通過帶有導(dǎo)線開口圖案的第二掩模使光致抗蝕劑層曝光。一般將使第二圖案對(duì)準(zhǔn)第一掩模圖案，以便用導(dǎo)線開口環(huán)繞通孔。除去將要形成導(dǎo)線開口的光致抗蝕劑部分，露出通孔和絕緣層。然后把露出的絕緣層蝕刻到等于導(dǎo)線高度的所需深度。當(dāng)蝕刻完成時(shí)，可把通孔和導(dǎo)線開口兩者都填滿導(dǎo)電金屬層。
第二次沉積抗反射涂層和光致抗蝕劑層用抗反射涂層填滿通孔，使聚合物在后來形成導(dǎo)線通路的蝕刻過程中在通路內(nèi)積累。由于基本圖線尺寸(或最小圖形尺寸，groundrule)變得越來越小，這種聚合物積累導(dǎo)致在通孔和導(dǎo)線開口的界面處形成SiO2籬笆(fence)?；h笆的出現(xiàn)使金屬流入通路產(chǎn)生中斷，使得在那里形成空隙。這樣的空隙導(dǎo)致增加通孔電阻，在某些情況下，還導(dǎo)致通孔故障。
從上述討論中看出，人們需要提供一種在通孔-導(dǎo)線開口處不致形成籬笆的雙鑲嵌結(jié)構(gòu)。
本發(fā)明提出一種制造雙鑲嵌結(jié)構(gòu)的新方法，它包括以下步驟在半導(dǎo)體基底上形成犧牲材料層；在半導(dǎo)體基底上形成金屬間的介電層；蝕刻金屬間介電層中的導(dǎo)線開口并除去犧牲材料層。
在一個(gè)可以采用的具體實(shí)施例中，該方法包括以下步驟a)在半導(dǎo)體基底的至少一部分上面形成犧牲材料層；b)使?fàn)奚牧蠈訕?gòu)圖成至少一個(gè)柱；c)在半導(dǎo)體基底的至少一部分上面形成金屬間的介電層；d)在金屬間的介電層中蝕刻至少一個(gè)導(dǎo)線開口；e)從金屬間的介電層中除去至少一個(gè)柱；以及f)用導(dǎo)電材料取代金屬間的介電層中的至少一個(gè)柱。
下面參照附圖描述制作雙鑲嵌結(jié)構(gòu)的方法的優(yōu)選實(shí)施例，附圖中

圖1是表示在半導(dǎo)體基底上形成的犧牲材料層的截面圖；圖2是表示在半導(dǎo)體基底上被構(gòu)成柱的犧牲材料層的截面圖；圖3是表示在半導(dǎo)體基底的表面上以及柱的上表面上形成的金屬間介電層的截面圖；圖4是表示蝕刻的導(dǎo)線開口的截面圖；圖5是表示除去了柱的導(dǎo)線開口的截面圖；以及圖6是表示填滿導(dǎo)電金屬層的導(dǎo)線開口和通孔的截面圖。
本發(fā)明涉及集成電路的制造。這種集成電路包括例如，隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步DRAM(SDRAM)、靜態(tài)RAM(SRAM)以及只讀存儲(chǔ)器(ROM)等存儲(chǔ)器電路。其它集成電路包括象可編程邏輯陣列(PLA)、專用集成電路(ASIC)那樣的邏輯器件或任何電路器件。本發(fā)明提供了在導(dǎo)線開口和通孔的界面處實(shí)質(zhì)上沒有互連不良的邊緣的雙鑲嵌結(jié)構(gòu)。一般地說，在象硅晶片那樣的半導(dǎo)體基底上并列制造許多集成電路。在處理之后，晶片被切割，以便把集成電路分成很多單個(gè)芯片。然后把芯片封裝成最終產(chǎn)品，以便用于，例如，象計(jì)算機(jī)系統(tǒng)、蜂窩電話、個(gè)人數(shù)字助理(PDA,personal digital assistants)等消費(fèi)產(chǎn)品以及其它產(chǎn)品。
在一個(gè)實(shí)施例中，本發(fā)明包括和在其中形成雙鑲嵌結(jié)構(gòu)的介電材料一起使用的犧牲材料。在其中形成雙鑲嵌結(jié)構(gòu)的層在此處稱為金屬間介電層(IMD,intermetal dielectric)。通過選擇與金屬間介電層相比具有較高的濕法或干法蝕刻速率的犧牲材料可避免界限不良的邊緣。
參看圖1，提供了半導(dǎo)體基底20的一部分?；?，例如，包括硅晶片。其它基底，如砷化鎵、絕緣體外延硅(SOI)、鍺、或其它半導(dǎo)體材料也是可用的?；?0包括在其上面形成的集成電路(未示出)。此集成電路可能處于制造工藝的任一階段。在基底上面包括象金屬化層之類的底層的導(dǎo)電區(qū)域22。另一方面，導(dǎo)電區(qū)域可以是重?fù)诫s的多晶硅層或象晶體管的源極或漏極區(qū)域之類的有源器件的任一部分。在一個(gè)實(shí)施例中，導(dǎo)電區(qū)域是DRAM芯片的位線。導(dǎo)電區(qū)域用，例如，介電材料隔離。一般地把上表面30做平面化處理，以提供平的上表面。上述集成電路可包括附加的器件、電路、以及其它互連層。
如圖所示，在半導(dǎo)體基底20上表面30之上形成犧牲材料層15。用于犧牲材料層15的合適材料包括本領(lǐng)域的技術(shù)人員所熟知的任何常規(guī)材料。在一個(gè)實(shí)施例中，用來形成層15的材料包括可流動(dòng)的氧化物、化學(xué)氣相沉積(CVD)氧化物、硼硅玻璃(BSG)、氮化硅(SiN)、象聚對(duì)二甲基苯(parylene)、聚酰亞胺(例如光敏性聚酰亞胺)和PBO之類的不含硅的材料以及其它類似材料。非常有利的是，在這里所描述的本方法中使用的犧牲材料比下面描述的在半導(dǎo)體基底20上面后來形成的金屬間介電層具有更大的濕法和/或干法蝕刻速率。
為了實(shí)現(xiàn)適宜的厚度均勻性，通常將把犧牲材料層15做基本平面化的處理。如果需要時(shí)，可使用象，例如，CMP(化學(xué)機(jī)械拋光)這樣的單獨(dú)的平面化步驟。一般說來，在半導(dǎo)體基底20上形成的犧牲材料層15的厚度將大概至少等于或大于根據(jù)在這里描述的方法形成的通孔的預(yù)期高度。犧牲材料層15的厚度可從大約1,000埃到大約10,000埃，優(yōu)選是從大約1,000埃到大約8,000埃，更優(yōu)選是從大約3,000埃到大6,000埃。當(dāng)然，厚度可依據(jù)設(shè)計(jì)參數(shù)而變化。
參看圖2，在將要形成通孔或開口的地方使?fàn)奚鼘有纬芍辽僖粋€(gè)柱12。在上述基底的作為例子的部分形成三個(gè)柱。但是，本領(lǐng)域的技術(shù)人員將會(huì)理解，在制造集成電路時(shí)，可形成許多柱，使之與下面的導(dǎo)電區(qū)域接觸。使?fàn)奚鼘訕?gòu)成圖形包括，例如，沉積抗反射涂層和光致抗蝕劑層，并在除了將要形成柱的區(qū)域之外用曝光源有選擇地使光致抗蝕劑曝光。使光致抗蝕劑層顯影，除去曝光的部分。然后通過，例如，反應(yīng)離子蝕刻(RIE)各向異性地蝕刻基底。除去來自光致抗蝕劑層未保護(hù)的犧牲層的部分，留下與導(dǎo)電區(qū)域22接觸的通路位置相對(duì)應(yīng)的柱。雖然描述了正性光致抗蝕劑，但是也可以利用負(fù)性光致抗蝕劑。
一般說來，導(dǎo)電層和柱的距離通常將根據(jù)給定導(dǎo)體(如下所述將取代每個(gè)柱12的導(dǎo)電材料)的載流要求而變化，從而可避免可靠性問題，例如，電遷移。但是，在預(yù)期有小電流的場合，將把導(dǎo)體的尺寸和間隔限制在對(duì)一定的半導(dǎo)體器件和/或半導(dǎo)體生產(chǎn)過程所特定的最小寬度。每個(gè)柱12之間的寬度大概將是從大約0.15微米(μm)到大約1.0微米，優(yōu)選從大約0.15μm到大約0.35μm，更優(yōu)選是從大約0.15μm到大約0.25μm。
在形成至少一個(gè)柱12之后，在半導(dǎo)體基底20的表面和柱12的上表面上形成金屬間介電層5(參看圖3)。在此處描述的方法中所使用的金屬間介電層材料可包括本領(lǐng)域的技術(shù)人員所知的任何適當(dāng)?shù)慕殡姴牧?。在一個(gè)實(shí)施例中，金屬間介電層材料包括A418 SOG(A418旋涂玻璃)、HSG-R7SOG(HSG-R7旋涂玻璃)、有機(jī)摻雜的CVD氧化物、轉(zhuǎn)換的CVD氧化物、含硅的未摻雜的硅酸鹽玻璃、以及象環(huán)苯丁烯(BCB)之類的有機(jī)材料或其它類似材料。
通?？砂呀饘匍g介電層5作為大體上平面化的層形成到半導(dǎo)體基底20的表面和柱12的上表面上?？芍苯油ㄟ^成形過程，例如，在旋涂成膜的情況下，或者可在形成金屬間介電層之后通過應(yīng)用象化學(xué)機(jī)械拋光(CMP)那樣的平面化處理技術(shù)，來實(shí)現(xiàn)大體上平面化的層。金屬間介電層的厚度足以適應(yīng)柱和上覆的導(dǎo)線。例如，金屬間介電層具有比柱的高度大h的厚度，此處h大約等于導(dǎo)線的高度。當(dāng)然，h取決于設(shè)計(jì)參數(shù)。一般說來，金屬間介電層5的厚度將從大約2,000埃到大約20,000埃，優(yōu)選從大約3,000埃到大約12,000埃，更優(yōu)選是從大約4,000埃到大約9,000埃。形成金屬間介電層5的技術(shù)是本領(lǐng)域的技術(shù)人員熟知的。
另一種情況是，金屬間介電層稍微小于或大約等于柱的厚度。在平面化之后，在其上面形成第二金屬間介電層。第二金屬間介電層的厚度一般大約等于導(dǎo)線的高度。第二金屬間介電層包括相對(duì)于第一金屬間介電層的材料能被選擇性地蝕刻的材料。通過提供雙金屬間介電層，第一金屬間介電層起到形成上覆導(dǎo)線的蝕刻的蝕刻中止層的作用。
參看圖4，使金屬間介電層構(gòu)圖，以便產(chǎn)生導(dǎo)線開口9。利用常規(guī)的光刻和腐蝕技術(shù)實(shí)現(xiàn)導(dǎo)線開口的構(gòu)圖。這樣的技術(shù)包括，例如，沉積抗反射涂層和光致抗蝕劑層，并接著從曝光源用象深紫外線(DUV)或超紫外線(EUV)那樣的照射有選擇地使光致抗蝕劑曝光。其它波長的照射也是可以采用的。然后在顯影過程中除去光致抗蝕劑的曝光區(qū)域，以便露出與導(dǎo)線開口9對(duì)應(yīng)的金屬間介電層表面。進(jìn)行反應(yīng)離子蝕刻，以便產(chǎn)生開口9。反應(yīng)離子蝕刻或者在確定的時(shí)間停止，以便蝕刻到能到達(dá)柱頂端的足夠深度，或者在利用雙金屬間介電層時(shí)，用蝕刻中止技術(shù)停止。
表Ⅰ
其次，通過濕法或干法蝕刻過程從導(dǎo)線開口9的范圍內(nèi)有選擇地除去每個(gè)柱12，以便產(chǎn)生如圖5所示的通孔11。根據(jù)本發(fā)明，柱相對(duì)于金屬間介電層有選擇性地被蝕刻。柱和金屬間介電層之間的蝕刻選擇性使得能夠除去柱而不明顯除去金屬間介電層。在一個(gè)實(shí)施例中，在柱和金屬間介電層之間的蝕刻選擇性比是大約≥8∶1，優(yōu)選是大約≥12∶1，更優(yōu)選是≥20∶1。產(chǎn)生通孔11的參數(shù)(例如，蝕刻劑的類型、蝕刻劑的濃度、時(shí)間、溫度等等)本領(lǐng)域的技術(shù)人員容易選擇。蝕刻劑的選擇取決于許多因素，包括柱的成分。適用的蝕刻劑包括BHF、CDE以及氧。表Ⅰ列舉了可用來除去柱的蝕刻劑的材料和類型的例示性組合。
在形成通孔11以后，把導(dǎo)電材料25沉積在里面并填滿通孔11和導(dǎo)線開口9，如圖6所示。可用任何已知的或常規(guī)的工藝過程形成導(dǎo)電材料25，例如，通過各種有選擇的化學(xué)氣相沉積(CVD)。這里可利用任何通用的導(dǎo)電材料。形成導(dǎo)電材料25的適用材料包括但不局限于Ti、TiN、TiW、W、Al、Cu、Pd及其它類似材料。優(yōu)選的材料包括W和Al。
盡管已經(jīng)參照上述帶有一定程度特殊性的說明性實(shí)施例描述了本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，在閱讀上述說明之后，其中可能的改變和變化將顯而易見。因而應(yīng)該理解，在不脫離其精神和范圍的情況下，可用與在此處具體描述的不同的方式實(shí)現(xiàn)本發(fā)明。
權(quán)利要求
1．一種制作雙鑲嵌結(jié)構(gòu)的方法，包括a)在包括至少一個(gè)導(dǎo)電區(qū)域的半導(dǎo)體基底上形成一犧牲材料層；b)對(duì)該犧牲材料層構(gòu)圖，以便在該導(dǎo)電區(qū)域上面形成至少一個(gè)柱；c)在半導(dǎo)體基底上面，環(huán)繞該至少一個(gè)柱形成一介電層；以及d)在金屬間介電層中形成一導(dǎo)線開口，該至少一個(gè)柱的部分暴露在開口范圍內(nèi)。
2．根據(jù)權(quán)利要求1所述的方法，其中，犧牲材料層具有比金屬間介電層更高的蝕刻速率。
3．根據(jù)權(quán)利要求1所述的方法，其中，犧牲材料層用從包括可流動(dòng)氧化物、CVD氧化物、BSG、SiN、聚對(duì)二甲基苯、聚酰亞胺及PBO的一組中所選出的材料制成。
4．根據(jù)權(quán)利要求1所述的方法，其中，金屬間介電層用從包括有機(jī)摻雜的CVD氧化物、CVD氧化物以及含硅有機(jī)材料的一組中所選出的材料制成。
5．根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在形成導(dǎo)線開口之前使金屬間介電層平面化的步驟。
6．根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括以下步驟e)從金屬間介電層上除去該至少一個(gè)柱，以便提供一個(gè)通孔；以及f)在通孔里面沉積導(dǎo)電材料。
7．根據(jù)權(quán)利要求6所述的方法，其中，導(dǎo)電材料選自包括W和Al的一組。
8．根據(jù)權(quán)利要求6所述的方法，其中，除去步驟包括蝕刻該至少一個(gè)柱。
9．根據(jù)權(quán)利要求8所述的方法，其中，一種選自包括BHF和氧的組的蝕刻劑用于蝕刻步驟。
10．一種制造雙鑲嵌結(jié)構(gòu)的方法，它包括a)在半導(dǎo)體基底的至少一部分上面形成犧牲材料層，該犧牲材料層被構(gòu)圖成至少一個(gè)柱；b)在半導(dǎo)體基底的至少一部分上面形成金屬間介電層，以便圍住并覆蓋該至少一個(gè)柱，金屬間介電層具有平的表面；c)蝕刻金屬間介電層，以便形成至少一個(gè)導(dǎo)線開口；以及d)從金屬間介電層上除去該至少一個(gè)柱，以便形成通孔。
11．根據(jù)權(quán)利要求10所述的方法，其中，犧牲材料層具有比金屬間介電層更高的蝕刻速率。
12．根據(jù)權(quán)利要求10所述的方法，其中，犧牲材料層用從包括可流動(dòng)氧化物、CVD氧化物、BSG、SiN、聚對(duì)二甲基苯、聚酰亞胺和PBO的一組中所選出的材料制成。
13．根據(jù)權(quán)利要求10所述的方法，其中，金屬間介電層用從包括有機(jī)摻雜的CVD氧化物、CVD氧化物以及含硅有機(jī)材料的一組中所選出的材料制成。
14．根據(jù)權(quán)利要求10所述的方法，其中，除去步驟包括蝕刻該至少一個(gè)柱。
15．根據(jù)權(quán)利要求14所述的方法，其中，選自包括BHF和氧氣的一組的蝕刻劑被用于蝕刻步驟中。
16．根據(jù)權(quán)利要求10所述的方法，進(jìn)一步包括用導(dǎo)電材料填滿金屬間介電層中的通孔的步驟。
17．根據(jù)權(quán)利要求16所述的方法，其中，導(dǎo)電材料選自包括W和Al的一組。
18．一種用來形成雙鑲嵌結(jié)構(gòu)的結(jié)構(gòu)，包括一個(gè)基底；一個(gè)在所述基底上形成的具有第一蝕刻速率的犧牲材料的柱；一個(gè)具有第二蝕刻速率并環(huán)繞柱的金屬間介電層，第一蝕刻速率大于第二蝕刻速率；及一個(gè)在金屬間介電層中形成的露出柱的部分的導(dǎo)線開口。
19．根據(jù)權(quán)利要求18所述的結(jié)構(gòu)，其中，所述基底包括一個(gè)導(dǎo)體，而柱位于上述導(dǎo)體的一部分之上。
全文摘要
一種制作雙鑲嵌結(jié)構(gòu)的方法,包括:在包括至少一個(gè)導(dǎo)電區(qū)域的半導(dǎo)體基底上形成一犧牲材料層;對(duì)該犧牲材料層構(gòu)圖,以便在該導(dǎo)電區(qū)域上面形成至少一個(gè)柱;在半導(dǎo)體基底上面,環(huán)繞該至少一個(gè)柱形成一介電層;以及在金屬間介電層中形成一導(dǎo)線開口,該至少一個(gè)柱的部分暴露在開口范圍內(nèi)。本發(fā)明利用犧牲性柱并在導(dǎo)線開口和通孔之間的界面處提供了一種改進(jìn)了的界限明確的邊緣。還涉及用來形成雙鑲嵌結(jié)構(gòu)的結(jié)構(gòu)。
文檔編號(hào)H01L21/28GK1208947SQ98115629
公開日1999年2月24日 申請(qǐng)日期1998年6月30日 優(yōu)先權(quán)日1997年6月30日
發(fā)明者馬丁·古奇, 德克·托本 申請(qǐng)人:西門子公司