專利名稱：半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用強(qiáng)電介質(zhì)電容器的半導(dǎo)體存儲器。
背景技術(shù)：
在半導(dǎo)體存儲器中，主要采用在半導(dǎo)體器件內(nèi)形成的存儲器單元電容器中積蓄電荷、并根據(jù)其電荷的有無存儲數(shù)據(jù)的方式(一般將動態(tài)方式存儲器稱為DRAM)。這種存儲器單元電容器，以往使用硅氧化膜作為電容絕緣膜。最近，設(shè)計出使用強(qiáng)電介質(zhì)材料作為存儲器單元電容器的電容絕緣膜，實現(xiàn)存儲數(shù)據(jù)的非易失性的半導(dǎo)體存儲器。
下面，對使用強(qiáng)電介質(zhì)膜作為存儲器單元電容器的電容絕緣膜的半導(dǎo)體存儲器進(jìn)行說明。
圖9表示以往的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
在圖9中，30a～30d是存儲器單元，31a～31d是存儲器單元晶體管。32、34是字線，33a～33d是存儲器單元電容器。35～38是位線，39、40是單元板極線。41、42是讀出放大器，43～46是位線預(yù)充電用晶體管，BLP是位線預(yù)充電控制信號，SAE是讀出放大器控制信號。
如圖9所示，以往的半導(dǎo)體存儲器的電路結(jié)構(gòu)是將位線(BL0)35，位線(/BL0)36與讀出放大器41相連。將2個存儲器單元30a，30b與這些位線35，36上。
在存儲器單元30a上設(shè)置2個存儲器單元電容器33a和2個MOS晶體管。這2個存儲器單元電容器33a分別包括2個電極。而且，在一個存儲器單元電容器33a(在圖中配置在左側(cè))的2個電極內(nèi)，通過MOS晶體管31a(在圖中配置在左側(cè))、將一個電極與位線35上，將另一個電極與單元板極線39上。在另一方的存儲器單元電容器33a(在圖中配置在右側(cè))的2個電極內(nèi)，通過MOS晶體管31a(在圖中配置在右側(cè))、將一方的電極與位線36上，將另一方的電極與單元板極線39上。此外，將2個MOS晶體管31a的各個柵極分別與字線32(字線0)上。
關(guān)于存儲器單元30b～30d，也有與存儲器單元30a相同的結(jié)構(gòu)。
通過用位線預(yù)充電控制信號BLP控制的MOS晶體管43、44，將位線35、36接地(VSS)。
此外，在圖9所示的以往的半導(dǎo)體存儲器中，用2個存儲器單元電容器33a和2個MOS晶體管31a構(gòu)成1個存儲器單元30a。在數(shù)據(jù)寫入時，2個存儲器單元電容器33a中的一個用正邏輯電壓寫入，另一個用負(fù)邏輯電壓寫入，在數(shù)據(jù)讀出時，用讀出放大器41放大分別從2個存儲器單元電容器33a讀出的電位差并讀出數(shù)據(jù)。
接著，參照

圖10和圖11對使用強(qiáng)電介質(zhì)材料作為電容絕緣膜的強(qiáng)電介質(zhì)存儲器的動作進(jìn)行說明。
圖10表示用于說明以往的半導(dǎo)體存儲器的存儲器單元數(shù)據(jù)的讀出而給出的強(qiáng)電介質(zhì)的滯后曲線。
如圖10所示，使用強(qiáng)電介質(zhì)材料作為電容絕緣膜的電容器，即使在電壓為0時也如點B和點E所示、殘存有剩余電場。
這樣，即使在斷開電源后也能利用強(qiáng)電介質(zhì)電容器中殘存的剩余電場作為非易失性的數(shù)據(jù)，實現(xiàn)非易失性的半導(dǎo)體存儲器。
也就是說，在存儲器單元30a的數(shù)據(jù)是“1”的場合，在2個存儲器單元電容器33a中，一方的存儲器單元電容器33a(稱為第1存儲器單元電容器)為點B的狀態(tài)，另一方的存儲器單元電容器33a(稱為第2存儲器單元電容器)為點E的狀態(tài)。而在存儲器單元30a的數(shù)據(jù)是“0”的場合，與上述情況相反，第1存儲器單元電容器為點E的狀態(tài)，第2存儲器單元電容器為點B的狀態(tài)。
圖11表示以往的半導(dǎo)體存儲器的動作時序圖。
在初始狀態(tài)，位線35、36，字線32、34，單元板極線39和讀出放大器控制信號SAE全部為邏輯電壓“L”，位線預(yù)充電控制信號BLP為邏輯電壓“H”。從這種狀態(tài)開始，首先使位線預(yù)充電控制信號BLP成為邏輯電壓“L”，位線35、36成為浮置狀態(tài)。接著，使字線32、單元板極線39成為邏輯電壓“H”，分別導(dǎo)通2個MOS晶體管31a。這時，在2個存儲器單元電容器33a上分別施加電場，并在位線35、36上從存儲器單元30a讀出數(shù)據(jù)。
下面，參照圖10對在位線35、36上讀出的電位差進(jìn)行說明。
圖10所示的直線L1、L2具有由位線35、36的寄生電容值決定的斜率。電容值一變小，斜率的絕對值就變小。
也就是說，當(dāng)讀出的數(shù)據(jù)是“1”時，在位線35上從一方的存儲器單元電容器33a(第1存儲器單元電容器)讀出數(shù)據(jù)，并從點B的狀態(tài)成為點O21的狀態(tài)。
點O21是在存儲器單元電容器33a上施加電壓時從點B向點D的滯后曲線與通過點M21的直線L1的交點，該點M21是從點B沿橫軸移動使字線32和單元板極線39的邏輯電壓為“H”時生成的電壓大小而得到的。
相同地，在位線36上從另一個存儲器單元電容器33a(第2存儲器單元電容器)讀出數(shù)據(jù)，并從點E的狀態(tài)成為點P21的狀態(tài)。點P21是在存儲器單元電容器33a上施加電壓時從點E向點D的滯后曲線與通過點N21的直線L2的交點，該點N21是從點E沿橫坐軸移動使字線32和單元板極線39的邏輯電壓為“H”時生成的電壓大小而得到的。這里，在位線35和位線36上讀出的電位差為點O21和點P21的電壓的差Vr21。被讀出的數(shù)據(jù)是“0”時也相同，僅位線35和位線36的狀態(tài)相反、并且被讀出的電位差是Vr21。此外，在圖11中也給出了這種位線35和位線36的狀態(tài)為相反的樣子。
接著，讀出放大器控制信號SAE為邏輯電壓“H”，用讀出放大器41放大在位線35和位線36上讀出的數(shù)據(jù)，并讀出數(shù)據(jù)。當(dāng)用這種讀出放大器41進(jìn)行放大時，位線35的狀態(tài)從點O21變成點Q21，位線36的狀態(tài)從點P21變成點D。
接著，使單元板極線39成為邏輯電壓“L”、作為數(shù)據(jù)的再寫入狀態(tài)。這時，在圖10中，位線35的狀態(tài)從點Q21變成點A，位線36的狀態(tài)從點D變成點E。接著，使讀出放大器控制信號SAE成為邏輯電壓“L”。
然后，使位線預(yù)充電控制信號BLP成為邏輯電壓“H”，并使位線35、36成為邏輯電壓“L”，最后，借助于使字線成為邏輯電壓“L”，在存儲器單元的強(qiáng)電介質(zhì)電容器的兩端之間變得沒有電位差，成為圖10的點B和和點E的狀態(tài)，返回到初始狀態(tài)。由此，結(jié)束再寫入動作。
但是，在前述那樣的以往的結(jié)構(gòu)和動作的半導(dǎo)體存儲器中，雖然進(jìn)行再寫入動作，但問題是有時會產(chǎn)生消除了強(qiáng)電介質(zhì)的剩余電荷、丟失存儲器單元的“L”數(shù)據(jù)的情況。此外，也沒有說明產(chǎn)生這種數(shù)據(jù)丟失的原因。
發(fā)明概述本發(fā)明考慮到前述以往的半導(dǎo)體存儲器的這種問題，其目的在于，提供在進(jìn)行再寫入動作的場合，能進(jìn)行比以往更加穩(wěn)定的動作的半導(dǎo)體存儲器。
為達(dá)到這種目的，本發(fā)明的半導(dǎo)體存儲器，其特征在于，包括利用強(qiáng)電介質(zhì)構(gòu)成的強(qiáng)電介質(zhì)電容器；分別設(shè)置單個或者多個所述強(qiáng)電介質(zhì)電容器的利用所述強(qiáng)電介質(zhì)的極化狀態(tài)對信息進(jìn)行存儲的多個存儲器單元；用于選擇所述存儲器單元的、與所述存儲器單元連接的字線；在從被選擇的所述存儲器單元讀出所述信息時使用的、與所述存儲器單元相連的數(shù)據(jù)線；在所述信息的讀出和再寫入中使用的、與所述存儲器單元相連的單元板極線；和在對于所述強(qiáng)電介質(zhì)電容器進(jìn)行所述再寫入的動作時，使施加在所述單元板極線上的電壓穩(wěn)定的穩(wěn)壓手段。
由此，在例如進(jìn)行再寫入動作的場合，能抑制單元板極線暫時地成為過度的負(fù)電壓。因此，因不會減少或者消除互補數(shù)據(jù)內(nèi)、與邏輯電壓“L”相對應(yīng)的強(qiáng)電介質(zhì)電容器的剩余電荷，所以能實現(xiàn)能進(jìn)行更加穩(wěn)定的動作的非易失性強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
附圖簡要說明圖1表示本發(fā)明實施例1的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖2表示實際的半導(dǎo)體存儲器的再寫入動作時序圖。
圖3表示本發(fā)明實施例2的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖4表示本發(fā)明實施例3的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖5表示本發(fā)明實施例4的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖6表示本發(fā)明實施例5的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖7表示本發(fā)明實施例6的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖8表示本發(fā)明實施例7的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖9表示以往的半導(dǎo)體存儲器的電路結(jié)構(gòu)圖。
圖10表示用于說明以往的半導(dǎo)體存儲器的存儲器單元數(shù)據(jù)的讀出過程的示意圖。
圖11表示以往的半導(dǎo)體存儲器的動作時序圖。
實施發(fā)明的最佳方式下面，參照附圖對本發(fā)明的實施例進(jìn)行說明。
本申請的發(fā)明者在說明本發(fā)明實施例前，首先參照圖9～圖11對強(qiáng)電介質(zhì)的剩余電荷消除、存儲器單元的“L”的數(shù)據(jù)丟失的前述現(xiàn)象的發(fā)生原因進(jìn)行說明。
也就是說，在前述的以往的半導(dǎo)體存儲器中，在單元板極線39和驅(qū)動單元板極線39的驅(qū)動器之間實際上存在寄生電阻(Rep)。寄生電阻(Rep)是由于布線電阻和接觸電阻等形成的。
在進(jìn)行以位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的前述再寫入動作的場合中，當(dāng)例如字線32為“H”，位線36維持“L”的狀態(tài)，而且位線35從“H”的狀態(tài)轉(zhuǎn)移到“L”的狀態(tài)時，由于存儲器單元30a內(nèi)的強(qiáng)電介質(zhì)電容器33a的電容器電容(Cmc)的耦合，單元板極線39受到影響。這時，當(dāng)單元板極線39上還存在寄生電阻(Rep)時，單元板極線39暫時地成為負(fù)的電壓。這種場合，時間常數(shù)約為n×Rep×Cme。這里，n是同時被激活的位線對的根數(shù)。
強(qiáng)電介質(zhì)存儲器單元雖然有每單位面積的電容大的特點，但在進(jìn)行再寫入動作的場合，位線和單元板極線的耦合電容增大。
這里，在存儲器單元電容一定的場合，同時被激活的位線對的根數(shù)(n)越多、或者寄生電阻越大，單元板極線越成為更大的負(fù)電壓。
例如，8根位線對被激活，板極線的寄生電阻(Rep)為500Ω，存儲器單元的電容(Cmc)為2pF的場合，單元板極線39暫時地成為負(fù)電壓的期間為8×500Ω×2pF＝8nsec。如果將位線預(yù)充電成邏輯電壓“L”的狀態(tài)所需要的時間比該期間短，即從位線的邏輯電壓“H”切換成邏輯電壓“L”的期間(在圖11中，從時間t1轉(zhuǎn)移到時間t2)比8nsec快，則單元板極線39暫時地成為負(fù)的電壓。進(jìn)行模擬后的結(jié)果，在電源電壓5V的場合、單元板極線39的電壓降低到-1.5V。
單元板極線39一成為負(fù)的電壓，應(yīng)該再寫入邏輯電壓“L”的強(qiáng)電介質(zhì)電容器(第1存儲器單元電容器)的動作點從圖10的點E向點A移動。如果單元板極線39的電壓為由與圖10所示的電場的軸的交點P1決定的電壓Vp1(抗電壓通常為1V左右)以下的負(fù)電壓(圖中，Vp2)，則動作點E移動到點P2。然后，單元板極線39的電壓返回到0V，動作點P2移動到點P3。因此，對應(yīng)于邏輯電壓“L”的強(qiáng)電介質(zhì)電容器的剩余電荷減少或者消除，其結(jié)果、存儲器單元的“0”的數(shù)據(jù)丟失。此外，在負(fù)的電壓Vp2的絕對值更大的場合，強(qiáng)電介質(zhì)電容器的剩余電荷的極性反轉(zhuǎn)，其結(jié)果、這種場合存儲器單元的“0”的數(shù)據(jù)也丟失。
已經(jīng)很清楚，由于前述的原因，非易失性存儲器的動作變得不穩(wěn)定。
接著，如前述那樣，參照附圖對與本發(fā)明相關(guān)的半導(dǎo)體存儲器的實施例進(jìn)行說明。此外，在與用圖9～圖11所述的相同的部分，標(biāo)以相同的標(biāo)號。
實施例1圖1表示本發(fā)明的半導(dǎo)體存儲器的實施例1的電路結(jié)構(gòu)圖。
在圖1中，1、2是二極管，3、4是寄生電阻。5、6是單元板極線39、40的驅(qū)動器。二極管1、2的N型半導(dǎo)體區(qū)域(負(fù)極側(cè))與單元板極線39、40上、而P型半導(dǎo)體區(qū)域(正極側(cè))與接地電位。這里，本發(fā)明的數(shù)據(jù)線分別對應(yīng)于位線35～38。本發(fā)明的穩(wěn)壓手段相應(yīng)為二極管1、2。
圖2表示本實施例的半導(dǎo)體存儲器的再寫入動作的時序圖。
在圖1和圖2中，單元板極線39為邏輯電壓“L”，接著，討論在位線預(yù)充電控制信號BLP為邏輯電壓“H”、以位線35、36為邏輯電壓“L”的場合的向存儲器單元的再寫入動作時的存儲器單元30a的動作。
實際上，在單元板極線驅(qū)動器5和單元板極線39之間存在由于布線電阻和接觸電阻等產(chǎn)生的寄生電阻3。當(dāng)寄生電阻3存在、且位線電壓從“H”轉(zhuǎn)移到“L”時，利用強(qiáng)電介質(zhì)電容器電容(Cmc)的電容耦合，單元板極線39暫時地成為負(fù)電壓。通過模擬后約為1.5V左右的負(fù)電壓。如圖2虛線所示，施加在強(qiáng)電介質(zhì)電容器上的電壓在存儲器單元的數(shù)據(jù)為“L”側(cè)的場合，施加約為1.5V左右的正向的電壓。
然而，借助于插入二極管1，單元板極線39的電壓只下降到二極管的固有電壓(約-0.7V左右)。也就是說，在進(jìn)行再寫入動作的場合中防止單元板極線39為-1V以下的電壓(例如-1.5V)，即防止在強(qiáng)電介質(zhì)電容器的耐壓以上。因此，不會丟失在互補數(shù)據(jù)內(nèi)、對應(yīng)于邏輯電壓“L”的強(qiáng)電介質(zhì)電容器的剩余電荷，能實現(xiàn)相當(dāng)穩(wěn)定的非易失性強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
二極管1、2能在形成半導(dǎo)體器件的N型晶體管的源極、漏極時同時形成，且面積也很小。因此，半導(dǎo)體存儲器的制造成本不會增加。
此外，在實施例1中，是二極管1、2配置在單元板極線驅(qū)動器5、6和寄生電阻3、4的附近的結(jié)構(gòu)，但當(dāng)配置在最離開單元板極線驅(qū)動器5、6和寄生電阻3、4的位置時，還能減少單元板極線39、40的本身布線電阻的影響。
在本實施例中，對由2個晶體管和2個強(qiáng)電介質(zhì)電容器構(gòu)成的2T2C型的存儲器單元進(jìn)行了說明，但在由1個晶體管和1個強(qiáng)電介質(zhì)電容器構(gòu)成的1T1C型的存儲器單元中也能得到與前述相同的效果。
也就是說，通常1T1C型的存儲器單元場合，因為它具有一個很大的特點是能縮小存儲器單元的尺寸，所以用在大容量的存儲器中。但是，因同時被激活的存儲器單元增加，所以在使用時，如果例如7個存儲器單元為邏輯“H”狀態(tài)、1個存儲器單元為邏輯“L”狀態(tài)，則向單元板極線的負(fù)電壓的轉(zhuǎn)移增大，會更進(jìn)一步發(fā)生“L”數(shù)據(jù)的破壞。
也就是說，如2T2C型的存儲器單元那樣，在存儲器單元中，邏輯“H”狀態(tài)的強(qiáng)電介質(zhì)電容器和“L”狀態(tài)的強(qiáng)電介質(zhì)電容器數(shù)量相同，與這種場合相比，1T1C型的存儲器單元的“L”數(shù)據(jù)的破壞更加容易發(fā)生，作為非易失性強(qiáng)電介質(zhì)電容器的動作容易變得不穩(wěn)定。因此，對于使用1T1C型的存儲器單元的半導(dǎo)體存儲器，采用前述實施例結(jié)構(gòu)的效果更加進(jìn)一步增大。
實施例2接著，參照圖3對本發(fā)明的實施例2進(jìn)行說明。
在圖3中，7、8是N型晶體管。N型晶體管7、8柵極和源極與接地電位，漏極與單元板極線39上。本發(fā)明的穩(wěn)壓手段相應(yīng)為N型晶體管7、8。
在存儲器單元30a讀出的場合，寄生電阻3存在，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)，單元板極線39暫時地成為負(fù)的電壓。
但是，利用N型晶體管7，單元板極線39的電壓僅下降到N型晶體管7的閾值電壓(約-0.7V左右)。也就是說，在進(jìn)行再寫入動作的場合，能防止單元板極線39在-1V以下，互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)不會丟失，并能做成穩(wěn)定的非易失性強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
本實施例2的場合與實施例1相比，在半導(dǎo)體存儲器內(nèi)部形成的晶體管7、8的區(qū)域部分的面積增加。但是，在本實施例2中，因能良好地控制晶體管7、8的閾值電壓，所以能得到穩(wěn)定的動作。而對于實施例1的場合，在CMOS的生產(chǎn)工序結(jié)束后的檢查工序中，因不能監(jiān)控二極管1、2的特性，所以有時二極管1、2的固定電位發(fā)生變化。
實施例3
接著，參照圖4對本發(fā)明的實施例3進(jìn)行說明。
如圖4所示，強(qiáng)電介質(zhì)電容器9、10的一個電極與接地電位，另一個電極與單元板極線上。本發(fā)明的穩(wěn)壓手段相應(yīng)為強(qiáng)電介質(zhì)電容器9、10。
當(dāng)考慮存儲器單元30a的讀出的場合時，在實際的半導(dǎo)體存儲器中，存在寄生電阻3，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)的電容耦合，單元板極線39暫時地成為負(fù)的電壓。
但是，借助于附加強(qiáng)電介質(zhì)電容器9、10的電容，存儲器單元的邏輯電壓“H”的電容與強(qiáng)電介質(zhì)電容器9的電容的電容量比例發(fā)生變化。因根據(jù)存儲器單元電容與附加的電容9的電容量分配來決定單元板極線39的電壓，所以如果使附加的強(qiáng)電介質(zhì)電容器電容達(dá)到激活的存儲器單元個數(shù)的電容值的程度，則能使暫時地轉(zhuǎn)移的單元板極線39的負(fù)電壓減半(即從-1.5減到-0.7)。
也就是說，借助于增加附加的強(qiáng)電介質(zhì)電容器電容，則能在進(jìn)行再寫入動作中控制單元板極線39的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
實施例4接著，參照圖5對本發(fā)明的實施例4進(jìn)行說明。
如圖5所示，在本實施例中，以共用存儲器單元30a、30c和存儲器單元30b、30d的單元板極線39為特征。
當(dāng)考慮存儲器單元30a的讀出的場合時，在實際的半導(dǎo)體存儲器中，存在寄生電阻3，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)，單元板極線39暫時地成為負(fù)的電壓。但是，借助于共用存儲器單元30a、30c和存儲器單元30b、30d的單元板極線39，將增加與單元板極線39相連的寄生電容。在進(jìn)行上述再寫入動作時，由于單元板極線39的電壓由該寄存電容與存儲器單元的邏輯電壓“H”的電容的電容量分配來決定，因此能使暫時地轉(zhuǎn)移的單元板極線39的負(fù)電壓減半。
也就是說，借助于共存存儲器單元30a、30b和存儲器單元30b、30d的單元板極線39，能防止在進(jìn)行前述的再寫入的動作場合，單元板極線39成為-1V以下的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
實施例5接著，參照圖6對本發(fā)明的實施例5進(jìn)行說明。
在圖6中，30a～30d是存儲器單元，31a～31d是存儲器單元晶體管。32、34是字線，33a～33d是存儲器單元電容器。35～38是位線，39、40是單元板極線。41、42是讀出放大器，43～46是位線預(yù)充電用晶體管，BLP是位線預(yù)充電控制信號，SAE是讀出放大器控制信號。40a～40d是晶體管。例如，晶體管40a的漏極與存儲器單元晶體管31a和強(qiáng)電介質(zhì)電容器33a的連接點上。晶體管40a的柵極與施加位線預(yù)充電控制信號的信號線上，其源極與單元板極線39上。如圖所示，對于其它的晶體管40b～40d也與其基本相同地進(jìn)行連接。
當(dāng)考慮存儲器單元30a的讀出的場合時，在實際的半導(dǎo)體存儲器中，存在寄生電阻3，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)的電容耦合，單元板極線39暫時地成為負(fù)的電壓。但是，因存在晶體管40a，所以在以位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中，單元板極線39不會成為負(fù)電壓。因此，施加在存儲器單元的強(qiáng)電介質(zhì)電容器的兩端上的電壓不會反轉(zhuǎn)。
也就是說，能防止在進(jìn)行再寫入動作的場合，單元板極線39成為0V以下的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
實施例6接著，參照圖7對本發(fā)明的實施例6進(jìn)行說明。
在圖7中，11a～11d是連接在存儲器單元30a～30d和位線預(yù)充電用晶體管43～46之間的電阻元件。
當(dāng)考慮存儲器單元30a的讀出的場合時，在實際的半導(dǎo)體存儲器中，存在寄生電阻3，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)的電容耦合，單元板極線39暫時地成為負(fù)的電壓。
時間常數(shù)約為n×Rep×Cmc。這里，n是同時被激活的位線對的根數(shù)。
強(qiáng)電介質(zhì)存儲器單元雖然有每單位面積的電容量大的特點，但在進(jìn)行再寫入動作的場合，位線和單元板極線的耦合電容增大。
這里，存儲器單元電容一定的場合，同時被激活的位線對的根數(shù)(n)越多、或者寄生電阻越大，單元板極線越成為更大的負(fù)電壓。
例如，8根位線對被激活，板極線的寄生電阻(Rep)為500Ω，存儲器單元的電容(Cmc)為2pF的場合，單元板極線39暫時地成為負(fù)電壓的期間為8×500Ω×2pF＝8nsec。如果對位線進(jìn)行預(yù)充電的期間比該期間還短，，即從位線的邏輯電壓“H”切換成邏輯電壓“L”的期間(轉(zhuǎn)移時間)比8nsec快，則單元板極線39暫時地成為負(fù)的電壓。進(jìn)行模擬后的結(jié)果，在電源電壓5V的場合、單元板極線39的電壓最差的情況降低到約-1.5V。
這里，如果位線電壓從邏輯電壓“H”到“L”的轉(zhuǎn)移時間(時間常數(shù))在8nsec以上，則單元板極線電壓不會成為負(fù)的電壓，再寫入存儲器單元的邏輯電壓“L”的強(qiáng)電介質(zhì)電容器的動作點留在圖10的點E。
也就是說，在位線的電容為1pF的場合，如果存在于存儲器單元30a～30d和位線預(yù)充電用晶體管43～46之間的電阻元件11a～11d的電阻值在8kΩ以上，則為了對位線進(jìn)行預(yù)充電而產(chǎn)生的單元板極線39的電壓不會在0V以下。
也就是說，能防止在進(jìn)行再寫入動作的場合，單元板極線39成為0V以下的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
此外，雖然這種附加的電阻元件11a～11d也可以用擴(kuò)散電阻形成，但是為了在半導(dǎo)體存儲器形成的處理時能高精度地進(jìn)行控制，用多晶硅形成電阻為佳。
實施例7接著，參照圖8對本發(fā)明的實施例7進(jìn)行說明。
在圖8中，12a～12d是存在于存儲器單元30a～30d和位線預(yù)充電用晶體管43～46之間的電容元件。
當(dāng)考慮存儲器單元30a的讀出的場合時，在實際的半導(dǎo)體存儲器中，存在寄生電阻3(Rep)，在進(jìn)行再寫入動作的場合，(即在位線預(yù)充電控制信號BLP為邏輯電壓“H”，位線35、36為邏輯電壓“L”的過程中)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cmc)的電容耦合，板極線39暫時地成為負(fù)的電壓。
時間常數(shù)約為n×Rep×Cmc。這里，n是同時被激活的位線對的根數(shù)。
強(qiáng)電介質(zhì)存儲器單元雖然有每單位面積的電容量大的特點，但在進(jìn)行再寫入動作的場合，位線和單元板極線的耦合電容增大。
這里，存儲器單元電容一定的場合，同時被激活的位線對的根數(shù)(n)越多、或者寄生電阻越大，單元板極線越成為更大的負(fù)電壓。
例如，8根位線對被激活，板極線的寄生電阻(Rep)為500Ω，存儲器單元的電容(Cmc)為2pF的場合，單元板極線39暫時地成為負(fù)電壓的期間為8×500Ω×2pF＝8nsec。如果對位線進(jìn)行預(yù)充電的期間比該期間還短，，即從位線的邏輯電壓“H”切換成邏輯電壓“L”的期間(轉(zhuǎn)移時間)比8nsec快，則單元板極線39暫時地成為負(fù)的電壓。進(jìn)行模擬后的結(jié)果，在電源電壓5V的場合、單元板極線39的電壓最差的情況降低到約-1.5V。
這里，如果位線電壓從邏輯電壓“H”到“L”的轉(zhuǎn)移時間(時間常數(shù))在8nsec以上，則單元板極線電壓不會成為負(fù)的電壓，寫入存儲器單元的邏輯電壓“0”的強(qiáng)電介質(zhì)電容器的動作點留在圖10的點E。
也就是說，在位線的電容為1pF、對位線進(jìn)行預(yù)充電的晶體管的導(dǎo)通時的電阻為5kΩ的場合，如果附加的電容元件12a～12d的電容為1pF以上，則位線電壓從邏輯電壓“H”到“L”的轉(zhuǎn)移時間(時間常數(shù))為5kΩ×(1+1)＝10nsec。以前述條件為基礎(chǔ)，由于使互補型數(shù)據(jù)一方的數(shù)據(jù)為邏輯電壓“H”的強(qiáng)電介質(zhì)電容器電容(Cme)的電容耦合，則與板極線39暫時地成為負(fù)的電壓的時間常數(shù)約為8nsec相比，前述轉(zhuǎn)移時間更長。因此，為了對位線進(jìn)行預(yù)充電而產(chǎn)生的單元板極線39的電壓不會在0V以下。
也就是說，能防止在進(jìn)行再寫入動作的場合，單元板極線39成為0V以下的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
此外，雖然這種附加的電容元件12a～12d也可以用MOS晶體管的柵極電容形成，但若采用強(qiáng)電介質(zhì)電容器，則因介電常數(shù)大，所以能將面積縮小到10分之1至100分之1。
如前所述，在本發(fā)明的實施例1中，由于具有N型半導(dǎo)體與板極線39、40相連、而P型半導(dǎo)體與接地電位相連的二極管，單元板極線的電壓只下降到二極管的固有電壓(約-0.7V左右)。
也就是說，能防止在進(jìn)行再寫入動作的場合，單元板極線39成為-1V以下的電壓、即強(qiáng)電介質(zhì)電容器的耐壓以上(約-0.7V左右)，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。此外，連接在單元板極線上的二極管能在形成半導(dǎo)體器件的N型晶體管的源極、漏極時同時形成，且面積較小。因此，半導(dǎo)體存儲器的制造成本不會增加。
在本發(fā)明的實施例2中，N型晶體管將柵極和源極與接地電位，漏極與單元板極線上。與實施例1相比，雖然半導(dǎo)體存儲器內(nèi)的面積增加，但因晶體管的閾值電壓被控制，所以能得到更穩(wěn)定動作的非易失性半導(dǎo)體存儲器。與此相比，如前所述，在實施例1中二極管的固有電位，由于在檢查工序中未進(jìn)行監(jiān)控，因此有時有變化。
在本發(fā)明的實施例3中，將強(qiáng)電介質(zhì)電容器9、10的各一個電極與接地電位，將另一個電極與單元板極線上。借助于增加它們附加的強(qiáng)電介質(zhì)電容器的電容量，在進(jìn)行再寫入動作的場合，能控制單元板極線的電壓，不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
在本發(fā)明的實施例4中，采用共用相鄰的存儲器單元的單元板極線的結(jié)構(gòu)。由此，因增加了與單元板極線上的寄生電容，所以在以位線預(yù)充電控制信號BLP為邏輯電壓“H”、以位線為邏輯電壓“L”的過程中，根據(jù)與存儲器單元的邏輯電壓“H”的電容的電容量分配決定單元板極線的電壓。因此，能使單元板極線的向負(fù)電壓的轉(zhuǎn)移量減半。
在本發(fā)明的實施例5中，具有將漏極與存儲器單元晶體管和強(qiáng)電介質(zhì)電容器的連接點上、將柵極與位線預(yù)充電控制信號線上、將源極與單元板極線的晶體管。因設(shè)置了這種晶體管，所以在以位線預(yù)充電控制信號BLP為邏輯電壓“H”、以位線為邏輯電壓“L”的過程中，單元板極線完全不會成為負(fù)電壓，并且施加在存儲器單元的強(qiáng)電介質(zhì)電容器的兩端上的電壓不會反轉(zhuǎn)。
也就是說，能防止在進(jìn)行再寫入動作的場合，單元板極線成為0V以下的電壓、不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
在本發(fā)明的實施例6中，在存儲器單元位線和位線預(yù)充電用晶體管之間附加電阻元件。而且，設(shè)定前述電阻元件的電阻值，使前述電阻元件和位線的電容所決定的時間常數(shù)、比存在于單元板極線驅(qū)動器和板極線之間的寄生電阻與存儲器單元的強(qiáng)電介質(zhì)電容器所決定的時間常數(shù)大。由此，能防止由于存儲器單元電容和單元板極線的電容耦合而導(dǎo)致單元板極線成為0V以下的電壓、不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
在本發(fā)明的實施例7中，在存儲器單元位線和位線預(yù)充電用晶體管之間附加電容元件。而且，設(shè)定前述電容元件的電容值，使前述電容元件和位線的電容以及用于使位線成為接地電壓的晶體管導(dǎo)通電阻所決定的時間常數(shù)、比存在于單元板極線驅(qū)動器和板極線之間的寄生電阻與存儲器單元的強(qiáng)電介質(zhì)電容器所決定的時間常數(shù)大。由此，能防止由于存儲器單元電容和單元板極線的電容耦合而導(dǎo)致單元板極線成為0V以下的電壓、不會丟失互補型數(shù)據(jù)的存儲器單元的邏輯電壓“L”的數(shù)據(jù)，并能做成穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
采用如前所述的實施例，則能防止在進(jìn)行再寫入動作的場合，單元板極線暫時地成為過度的負(fù)的電壓(-1V左右)、在互補型數(shù)據(jù)中、不會丟失存儲邏輯電壓“L”的數(shù)據(jù)的存儲器單元的內(nèi)容，并能實現(xiàn)穩(wěn)定的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
由前述可見，在進(jìn)行再寫入動作的場合，本發(fā)明有比以往能更進(jìn)一步進(jìn)行穩(wěn)定的動作的長處。
工業(yè)上的實用性如前所述，本發(fā)明的半導(dǎo)體存儲器，例如圖1所示，具有與單元板極線39、40連接的二極管1、2的穩(wěn)壓手段，因此，在進(jìn)行以位線預(yù)充電控制信號BLP為邏輯電壓“H”、以位線35、36為邏輯電壓“L”的再寫入動作的場合，即使例如在單元板極線39上寄生電阻3存在，借助于連接二極管1、2，也能防止單元板極線39暫時地成為過度的負(fù)的電壓(例如-1V以下)。因此，在進(jìn)行再寫入動作的場合，不會丟失存儲邏輯電壓“L”的數(shù)據(jù)，并能提供能進(jìn)行穩(wěn)定的動作的非易失性的強(qiáng)電介質(zhì)的半導(dǎo)體存儲器。
權(quán)利要求
1.一種半導(dǎo)體存儲器，其特征在于，包括利用強(qiáng)電介質(zhì)構(gòu)成的強(qiáng)電介質(zhì)電容器；分別設(shè)置單個或者多個所述強(qiáng)電介質(zhì)電容器的利用所述強(qiáng)電介質(zhì)的極化狀態(tài)對信息進(jìn)行存儲的多個存儲器單元；用于選擇所述存儲器單元的、與所述存儲器單元連接的字線；在從被選擇的所述存儲器單元讀出所述信息時使用的、與所述存儲器單元相連的數(shù)據(jù)線；在所述信息的讀出和再寫入中使用的、與所述存儲器單元相連的單元板極線；和在對于所述強(qiáng)電介質(zhì)電容器進(jìn)行所述再寫入的動作時，使施加在所述單元板極線上的電壓穩(wěn)定的穩(wěn)壓手段。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述穩(wěn)壓手段還具有將負(fù)極側(cè)與所述單元板極線上，而且將正極側(cè)與接地電位的部位上的二極管。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述穩(wěn)壓手段還具有將漏極與所述單元板極線上，而且將柵極和源極與接地電位的部位上的N型晶體管。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述穩(wěn)壓手段還具有將一個電極與所述單元板極線上，而且將另一個電極與接地電位的部位上的第2強(qiáng)電介質(zhì)電容器。
5.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述字線和所述數(shù)據(jù)線配置成矩陣狀，構(gòu)成基于所述多個存儲器單元的存儲器單元陣列，并與所述字線平行地配置所述單元板極線；所述穩(wěn)壓手段是至少由2個所述存儲器單元共用的單元板極線。
6.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，具有在選擇所述存儲器單元時，切換所述強(qiáng)電介質(zhì)電容器和所述數(shù)據(jù)線的電氣連接狀態(tài)的的開關(guān)手段；所述穩(wěn)壓手段是晶體管元件，將其晶體管元件的漏極與所述強(qiáng)電介質(zhì)電容器的兩個電極中的與所述開關(guān)手段連接的一個電極上，將源極與所述板極線上，將柵極與對所述字線進(jìn)行預(yù)充電的信號線上。
7.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述穩(wěn)壓手段是與所述數(shù)據(jù)線連接的電阻元件，該手段這樣設(shè)定，使得所述電阻元件的電阻值與其數(shù)據(jù)線的電容所決定的時間常數(shù)、比存在于所述單元板極線的寄生電阻與所述存儲器單元的強(qiáng)電介質(zhì)電容器所決定的時間常數(shù)要大。
8.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，具有用作開關(guān)元件的晶體管，以便在所述再寫入時、用于使所述數(shù)據(jù)線的電位成為接地電位；所述穩(wěn)壓手段是與所述數(shù)據(jù)線連接的電阻元件，該手段這樣設(shè)定，使得所述電阻元件的電阻值與其數(shù)據(jù)線的電容所決定的時間常數(shù)、比存在于所述單元板極線的寄生電阻與所述存儲器單元的強(qiáng)電介質(zhì)電容器所決定的時間常數(shù)要大。
全文摘要
本發(fā)明揭示一種半導(dǎo)體存儲器,包括將二極管(1)、(2)與單元板極線(30)、(40)上。因此,在進(jìn)行再寫入動作的場合,即使例如寄生電阻(3)存在于單元板極線(39),也能防止在成為數(shù)據(jù)丟失原因的單元板極線(39)暫時地轉(zhuǎn)移到過渡的負(fù)電壓(例如－1V以下)的過渡現(xiàn)象的發(fā)生。這種非易失性的半導(dǎo)體存儲器在進(jìn)行再寫入動作的場合不會丟失存儲器單元的邏輯電壓“L”的數(shù)據(jù)、能進(jìn)行穩(wěn)定的動作。
文檔編號H01L29/792GK1189234SQ9719039
公開日1998年7月29日 申請日期1997年4月11日 優(yōu)先權(quán)日1996年4月19日
發(fā)明者中根讓治, 森脅信行 申請人:松下電子工業(yè)株式會社