專利名稱：有最佳靜電放電保護(hù)的輸入/輸出晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有改進(jìn)靜電放電抗性的半導(dǎo)體集成電路。
在金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFETs)中，靜電放電(ESD)是一種已知的產(chǎn)生故障的原因。在ESD中，由外界因素獲得一個相對大的電流脈沖，例如插件的摩擦電荷，無意地流過集成電路(IC)片的元件。初始碰到ESD脈沖的元件是典型輸入和/或輸出緩沖器，其是直接連接到焊片或可曝露于外面現(xiàn)象如ESD脈沖的端部。這樣的緩沖器，其典型地是相對大的晶體管，可以被ESD脈沖所危害，或者是集成電路片上小的內(nèi)晶體管可以受到危害。盡管源極典型地連接到電源且不象是給出ESD脈沖，可是該電流脈沖能由門、漏極或源極流入晶體管。通過門加到晶體管上的ESD脈沖，將破壞在門和道之間的介電門氧化物阻擋層，通過留有離子化介電或捕獲電子的傳導(dǎo)路徑，或者通過在門氧化物中燃燒一個洞而導(dǎo)致永久危害。
來自漏極的一個ESD電流脈沖，可以流到基底、門或源極中的任一個中。對門氧化物來說，這些流動的任何一個可以同樣地產(chǎn)生永久性危害。即使可以有幾千伏的ESD脈沖。沒有直接由漏極流到門，而由此脈沖引起的電波動可以毀壞門氧化物層，在20伏或小于20伏可以破壞門氧化物層。該門氧化物的損壞轉(zhuǎn)嫁給該電路，集成電路片，以及經(jīng)常裝有集成電路片的器件，惡化其功能。
為了改進(jìn)MOSFETs的速度和其它性能特征，尤其是響應(yīng)問題，例如，亞微米器件發(fā)生的寄生電阻的問題，通常使用在源極、門、和漏極的表面形成硅化物層。在自一對準(zhǔn)時稱為″硅化物″的這些金屬和硅的傳導(dǎo)層進(jìn)一步惡化ESD問題，從前通過減少電阻來進(jìn)行保護(hù)電路免受ESD的損害。此外，如在都屋瑞(Duvvury)等人的美國專利US4,855,620所述，通過ESD現(xiàn)象產(chǎn)生的熱，能熔化這些硅化物區(qū)的金屬，使其沿著電力線流動而引起器件的永久短路。類似地，用于減小靠近微米和亞微米N-道晶體管的峰漏極電場的輕摻雜漏極(LDD)結(jié)構(gòu)，和在某些情況中在P-道晶體管中減小短道效應(yīng)，也報告了增加ESD的破壞能力。
推薦了幾種方法用來改善ESD抗性，如先進(jìn)的MOSFET和互補金屬-氧化物-硅(CMOS)器件。一種途徑是加一個附加輸出保護(hù)電路以便對ESD防護(hù)，如都屋瑞等人所教導(dǎo)的。同樣地，茹吹(Rountree)等人在美國專利US 4,692,781中公開一個輸入保護(hù)電路和一個輸出保護(hù)電路，將其加到晶體管上用于ESD抗性。
代替加法電路，推薦了在漏極金屬接點和門邊緣之間增大間距，作為一種手段將串聯(lián)電阻加到輸出晶體管的漏極上。然而，在硅化物的結(jié)構(gòu)中，所加電阻的量是小的，這是因為是在ESD上的效應(yīng)。通過硅化物出現(xiàn)和不出現(xiàn)的圖案形成，″硅化物-覆蓋層″允許由源極和漏極形成硅和多晶硅。所以，降低摻雜和增加源極和漏極的阻抗是阻止ESD破壞的另一種途徑，但是在影響器件性能之前，受到源極和漏極濃度能夠降低程度的限制。最后，推薦了重造更高電場和更低的快反向電壓的漏極，但是上述運行背離穩(wěn)定、短道晶體管的要求。
本發(fā)明的目的是提供一種不受ESD損壞，沒有附加電路或物質(zhì)層的晶體管結(jié)構(gòu)。
本發(fā)明的另一個目的是提供一種制造這樣的晶體管的方法，該方法比制造沒有保護(hù)的晶體管的已有技術(shù)，不是更復(fù)雜。
通過連接到集成電路片的焊片上的輸入和輸出晶體管的源極和漏極之間，加串聯(lián)電阻，本發(fā)明保護(hù)集成電路片不受ESD現(xiàn)象的損壞。設(shè)計串聯(lián)電阻以提升在觸發(fā)電壓之上，源極和漏極之間固定路徑的電壓，而在觸發(fā)電壓以上開始跨接道的快反向傳導(dǎo)。通過提升在觸發(fā)電壓之上，上述路徑的電壓，在相鄰路徑上導(dǎo)致快反向傳導(dǎo)。因此，代替快反向傳導(dǎo)是沿著在源極和漏極之間固定路徑進(jìn)行聚焦，從而，其典型地沿著該路徑燃燒一個洞，損壞晶體管并造成集成電路片沒用，而快反向傳導(dǎo)促使跨接道寬散布，將道寬設(shè)計大到足以收ESD脈沖沒有損壞晶體管。
當(dāng)制造時，通過門掩腔的輕摻雜的基底，然后形成和選擇蝕刻覆蓋晶體管的門、源極和漏極的氧化層，構(gòu)成串聯(lián)電阻，結(jié)果一個側(cè)邊氧化物墊塊向外延伸由門向漏極延伸一個測量的量。而另一個側(cè)邊氧化物墊塊，可以由門向源極向外延伸。氧化物層的選擇蝕刻曝露在側(cè)邊氧化物遠(yuǎn)到門端的基底表面，在此形成源極和漏極區(qū)和接點。在延伸側(cè)邊氧化物之下，留有基底的輕摻雜區(qū)，提供在漏極和道之間一個串聯(lián)電阻，可選擇地，在源極和道之間另一個串聯(lián)電阻，這些測量的電阻阻止或減輕靜電放電的危害。
選擇蝕刻側(cè)邊氧化物，提供不可能以常規(guī)覆蓋的表面，各向異性蝕刻的側(cè)邊氧化物墊塊，將其限制在座落于門區(qū)和基底之間的角上小塊范圍。在進(jìn)行了選擇側(cè)邊蝕刻并用選擇蝕刻側(cè)邊的長度分離門區(qū)，而不是已有技術(shù)短的、基本固定距離的墊塊之后，形成了本發(fā)明自對準(zhǔn)源極和漏極區(qū)。也有可能通過本發(fā)明消除對ESD防護(hù)不需要的延伸側(cè)邊氧化物墊塊，例如在某些電路中鄰近源極的墊塊，同時提供靠近漏極一個延伸側(cè)邊氧化物層，其能改善晶體管的性能和對ESD的防護(hù)。各向異性蝕刻和硅化物覆蓋層沒有可能給出上述改善。
選擇蝕刻側(cè)邊氧化物不需要用于硅化物覆蓋層的外層氧化物，也不需要用于形成該層的處理步驟。況且，在上述技術(shù)中由于源極和漏極摻雜先于覆蓋層，所以重?fù)诫s區(qū)與門區(qū)分離僅是墊塊氧化物的大小。同時，在已有技術(shù)中已知在重?fù)诫s和高傳導(dǎo)區(qū)之上覆蓋層的范圍必須大到得到足夠的電阻，使得晶體管大到不希望的大。與此相對照，本發(fā)明輕摻雜區(qū)更具電阻性，所以把側(cè)邊能夠作的更小。上述結(jié)果改善的電流散布在更小的區(qū)域。由于輸入/輸出晶體管每一個可以有幾百微米寬，而在一個集成電路片上可能有幾百個這樣的晶體管，本發(fā)明的空間節(jié)省超過消隱的已有技術(shù)，這是根本的。


圖1A～1D是用于構(gòu)成半導(dǎo)體場效應(yīng)晶體管輸出已有技術(shù)系列的截面圖；圖2是通過硅化物消隱的已有技術(shù)處理構(gòu)成半導(dǎo)體場效應(yīng)晶體管輸出的截面圖；圖3是具有擴展側(cè)壁氧化層和輕摻雜區(qū)的本發(fā)明第1輸出緩沖器實施例的截面層；圖4是圖2的已有技術(shù)輸出場效應(yīng)晶體管的頂視圖；圖5是圖3所示實施例輸出緩沖器的頂視圖；圖6是硅化物具有曝光門的本發(fā)明輸出緩沖器的第2實施例；圖7是表示硅化物曝光門和具有僅在一邊擴展的氧化物層的本發(fā)明第3實施例；圖8是對于經(jīng)受雙極性快反向傳導(dǎo)的半導(dǎo)體場效應(yīng)晶體管器件的電壓對電流圖；圖9是靜電放電防護(hù)結(jié)構(gòu)的剖面透視圖；圖10是連接到焊片的本發(fā)明輸入/輸出收發(fā)信器件的頂視圖。
參看圖1A，用已有技術(shù)構(gòu)成一個MOSFET N-道(NMOS)輸入或輸出晶體管，開始在基底25的表面20上構(gòu)成幾行場氧化物(FOX)15。該基底25是典型的P型硅(Si)晶片用于N-道器件如上述實例，而FOX15是由氧化硅(SiO2)構(gòu)成，將其長入到表面20上。在FOX15行之間安置SiO2介電層30，通過多晶硅門35將其生長并覆蓋。把門35與表面20分開的介電層30稱為門氧化物30。
圖1B表示在多晶硅門35和FOX15行之間在基底25之內(nèi)，構(gòu)成N型輕摻雜漏極區(qū)。隨后構(gòu)成了覆蓋氧化物層45，其覆蓋了FOX15，表面20，門氧化物30和門35。
圖1C表示在圖2的結(jié)構(gòu)中，用已有技術(shù)各向異性覆蓋層蝕刻的結(jié)果。留有小側(cè)壁氧化墊塊50來覆蓋多晶硅門35和氧化物層30的側(cè)邊55和56。在表面20和側(cè)邊55和56相交處，由于氧化物層45的更大厚度，在可控各向異性蝕刻期后，留有這些墊塊50，同時留有蝕刻曝露區(qū)80和81。
圖1D表示植入自對準(zhǔn)、重?fù)诫sN+區(qū)的基底25，以構(gòu)成源極70和漏極75的結(jié)果。然后，加熱表面20所曝露的區(qū)80和81，并對曝露的高熔點金屬，退火植入的基底25，從而在曝露區(qū)80和81上形成硅化物。因此，硅化物區(qū)82連接源極70而另一個硅化物區(qū)83連接漏極75。把門35的頂85也可以涂以硅化物，或涂以氧化層，未示出。然后，接著的常規(guī)處理是把門30的頂85，和源極70和漏極75的硅化物區(qū)82和83，用外部電路連接。該外部電路可以包括未表示的焊片，其能產(chǎn)生ESD現(xiàn)象毀壞介電門氧化物30.0ESD危害最經(jīng)常發(fā)生在，位于門35的底88和各個側(cè)邊55和56的部件間鄰近角86和87處。
已有技術(shù)的該小墊塊50起兩個作用。第1是在空間上分離源-漏區(qū)，由門電極的側(cè)壁55和56將該源-漏區(qū)曝露于硅化物區(qū)82和83。沒有這些墊塊，硅化物將在門電極側(cè)邊55和56上構(gòu)成，并對硅化物區(qū)82和83提供一個傳導(dǎo)路徑，使該器件不能工作。通過減小源-漏區(qū)的寄生電阻企圖將硅化物的源-漏區(qū)結(jié)合來增加先進(jìn)的MOS技術(shù)的性物。側(cè)邊墊塊50的第2個作用是提供自對準(zhǔn)掩膜以便構(gòu)成重?fù)诫s源-漏區(qū)70和75，從而，構(gòu)成輕摻雜漏區(qū)90和95。這些輕摻雜漏區(qū)，對于通過突然減小端接的漏電位，加一個給定電壓時，減少在該器件漏極上的峰電場。峰電場中的上述減少，減少在通道中熱載流子的產(chǎn)生，因此，改善了該器件短通道可靠性和穩(wěn)定性。
與上述所列舉的關(guān)于已存技術(shù)結(jié)合側(cè)邊墊塊50是有益的理由的同時，從ESD靈敏度的觀點來看，是有害的。硅化物區(qū)82和83分路了無源電阻器70和75，其以前對于該器件ESD現(xiàn)象提供了一些保護(hù)、而在區(qū)90和95中小的LDD電阻，對它沒有足夠的補償。此外，ESD現(xiàn)象能熔化在硅化物區(qū)82和83的金屬，然后，其沿著該現(xiàn)象引起的電場電力線流動，并在源極70和漏極75之間定向，沿著電場電力線增加傳導(dǎo)。由ESD現(xiàn)象產(chǎn)生的上述不穩(wěn)定的電力泄漏，能導(dǎo)致形成連接源極70和漏極75的固定金屬絲，或通過區(qū)底25燃燒的洞。
圖2表示類似于圖1的構(gòu)造，但是用于硅化物覆蓋層中具有附加的步驟和附加的材料。除了隨后電硅化物構(gòu)成的曝露區(qū)80和82之外，氧化層100覆蓋FOX15，門35，墊塊50以及基底25的表面20。用常規(guī)的光刻和蝕刻，由氧化層100蝕刻了80的81區(qū)，從而在這些區(qū)中能夠構(gòu)成硅化物?？梢钥匆娧刂砻?0，該重?fù)诫s漏極75進(jìn)一步延伸許多，為的是增加電阻以便在漏極75之上的硅化物83和門35的側(cè)邊56之間ESD的防護(hù)。和以前一樣，輕摻雜區(qū)40的90和95部分也加上串聯(lián)電阻。通過重?fù)诫s漏極75的高傳導(dǎo)性，需要在門35和漏極硅化物83之間有相對大的距離，其需要大的距離以便得到充分的電阻用于ESD抗性。因為靠近源極硅化物82可以需要較小的ESD保護(hù)，所以所示源極硅化物82比漏極硅化物83更靠近門35。
現(xiàn)在參照圖3，所示本發(fā)明輸入或輸出晶體管第1實施例，包括在硅基底25的表面20上形成的FOX行15，和如上所述使用已有技術(shù)構(gòu)成的門氧化物30和門35。在門氧化物30和該FOX15之間構(gòu)成相對延伸的輕摻雜漏極區(qū)40。在FOX15，表面20，門氧化物30以及門35的頂上形成一個覆蓋介電氧化物層45，又是使用已有技術(shù)。然后，掩膜氧化物后，并有選擇地蝕刻，曝露硅化物表面20的區(qū)80和81。氧化物45的選擇蝕刻，允許形成層102和103，其由門35和門30側(cè)向延伸比由已有技術(shù)各向異性蝕刻給出的圖1氧化物墊塊50更遠(yuǎn)。
為了方便和經(jīng)濟起見，通過第1圖案形成將一種掩膜覆蓋希望無損傷留下的氧化物區(qū)45，進(jìn)行本發(fā)明的有選擇地蝕刻，無損傷留下的氧化物區(qū)，例如，形成氧化物層102和103區(qū)，而除卻氧化物45的曝露區(qū)，例如，硅化物區(qū)80和81。然后，進(jìn)行標(biāo)準(zhǔn)干墊塊氧化物塊氧化物蝕刻，結(jié)果在不需要ESD保護(hù)的電路的別處構(gòu)成標(biāo)準(zhǔn)側(cè)邊墊塊，例如，對于輸入/輸出器件模具的內(nèi)部。值得注意，在氧化層45的地方能夠使用其它電絕緣材料，而這些材料可能提供選擇蝕刻。
然后，在基底25中經(jīng)由通過選擇蝕刻曝露的區(qū)80和81，產(chǎn)生最好由離子注入形成的重?fù)诫s區(qū)。以此種方式，構(gòu)成了源極70和漏極75。然后，將該基底退火來制止由離子注入引起晶本基底25的可能危害，然后，在曝露區(qū)80和81上形成硅化物。如前所述，硅化物區(qū)82連接源極70而硅化物區(qū)83連接漏極75。
能夠看見在門氧化物30和硅化物區(qū)82之間的氧化物層102的長度用來控制輕摻雜區(qū)40的部分105的長度，其功能是在角86和源極70之上硅化物區(qū)82之間作為一個串聯(lián)電阻。類似地，能夠看見在側(cè)邊56和硅化物區(qū)83之間氧化層103的長度用來控制輕摻雜區(qū)40的部分110的長度，其功能是在角87和漏極之上硅化物區(qū)83之間作為一個串聯(lián)電阻。由部分105和110提供的整個電阻、通過側(cè)邊氧化物45的掩膜尺寸是可調(diào)的。對雙向晶體管，可以將上述實施例的對稱輕摻雜區(qū)105和110最佳化，且可以具有通道長度0.3微米到6微米。如下所述，輕摻雜區(qū)105和110的精確長度能適合提供最佳的ESB保護(hù)結(jié)構(gòu)。
輕摻雜區(qū)105和110的顯著范圍用作阻止由ESD電流彌散路徑引起的ESD危害。沒有這些輕摻雜區(qū)105和110，在源極70，門35和漏極75任意連接之間最短的電路徑是沿著表面20。高傳導(dǎo)性硅化物表面區(qū)82和83也趨向于沿著表面20集中電流。當(dāng)ESD現(xiàn)象期間更大的集中電流將趨向于增加由該現(xiàn)象引起的危害。輕摻雜區(qū)105和110趨向于將電流彌散離開表面20，從而增加了ESD容許度。
值得注意，基底25可以是N型硅，該源極70和漏極75可以摻雜p+，并且輕摻雜漏極40摻雜以同樣電荷離子以替代構(gòu)成p道晶體管(PMOS)。不見得，將構(gòu)成N-道和p-道互補器件(CMOS)。然后，將給出常規(guī)的CMOS處理流程。輕摻雜拉入40和重?fù)诫s區(qū)70和75，在以上概括的形成步驟中，能夠更早地?fù)诫s，替代或增加到以上描述的自對準(zhǔn)摻雜中。
將圖3與圖1比較表明本發(fā)明的一些優(yōu)點。本發(fā)明的輕摻雜區(qū)105和110比已有技術(shù)區(qū)90和95能夠延伸的更遠(yuǎn)，正如本發(fā)明的側(cè)邊氧化物層102和103比已有技術(shù)的墊塊50能夠延伸的更遠(yuǎn)一樣。由于在已有技術(shù)中使用各向異性蝕刻，將已有技術(shù)的墊塊50的最大側(cè)向范圍，有效地限制到小于氧化層45的厚度或由表面22算起門35的頂85的高度。輕摻雜區(qū)105的顯著范圍，構(gòu)成在源極70和門35之間，比部分90所提供的更大串聯(lián)電阻，從而對ESD提供改善的防護(hù)。
將圖3與圖2比較表明了本發(fā)明附加的優(yōu)點。輕摻雜區(qū)110，不管它比圖2區(qū)40尺寸更小，然而可以提供比由硅化物消隱所提供的漏區(qū)75之上在角87和硅化物表面80之間更大距離更高的電阻。這是由于輕摻雜區(qū)110比硅化物消隱結(jié)構(gòu)的重?fù)诫s漏極75具有更高的單位電阻。此外，與本發(fā)明比較，硅化物消隱的結(jié)構(gòu)能夠需要更多垂直的空間和更多材料，以及更多的外部水平空間和材料。硅化物消隱至少也增加一個外部處理步驟，超過本發(fā)明所需要的步驟，這是由于形成覆蓋氧化物100所致。因此，表示在圖2的硅覆蓋、盡管提供增加的ESD防護(hù)超過圖1的墊塊氧化物所提供的，但是比本發(fā)明提供較少的防護(hù)并需要更多的空間和材料。
現(xiàn)在參看圖4，在這個輸出晶體管頂視圖中能夠看到，對于由圖2的硅化物覆蓋氧化層100所形成的已有技術(shù)器件，在漏極接點115和門35之間有大的分離。如前所述，由上述技術(shù)所需要的大的分離，是由于在門35和漏極硅化物83之間大部分空間下面的漏極區(qū)40的相對高的傳導(dǎo)性所致。為了參考，也表示了源極接點120，門接點125和源硅化物區(qū)82。
為了比較，在圖5中能夠看到通過本技術(shù)所制的輸出晶體管的頂部分，在漏極接點115和門35之間具有小得多的分離。照這樣，在集成電路上能夠使用更小的輸入/輸出晶體管，同時使用本發(fā)明得到更高的ESD抗性。
圖6表示本發(fā)明的第2個實施例，其中通過選擇蝕刻也曝露了門的頂85。上述情況允許頂85的硅化物用于隨后的金屬化和與其它電路的相接，在此未示出。在圖6所示的標(biāo)號，涉及相同的部件具有和以前的圖中一樣的標(biāo)號。一般說來，圖6所示的結(jié)構(gòu)用于希望門35具有低電阻的電路，這是由于在它上形成硅化物所致。
能夠使用氧化層102和103的可控長度來改動輕摻雜區(qū)105和110的延伸，與區(qū)105和110的摻雜濃度一致，以便得到最佳化的器件性能和ESD抗性。對于典型N-道MOSFET，輕摻雜區(qū)110的長度可望大于輕摻雜區(qū)105。在避免熱載流子效應(yīng)方面，上述狀況也具有優(yōu)越性，載流子效應(yīng)能夠以類似于，但顯著地小于ESD現(xiàn)象方式損壞門的氧化物。
圖7給出本發(fā)明的另一個實施例，其中氧化層45的選擇蝕刻留下了在多晶硅門35的側(cè)邊56和漏極75之間的側(cè)邊氧化層103，其導(dǎo)致了門35和漏極75之間的輕摻雜漏極區(qū)110的顯著延伸。通過蝕刻曝露門35大部分頂85，使能夠隨后在門35上形成硅化物。在門氧化物30的側(cè)邊55和源極70之間留有標(biāo)準(zhǔn)側(cè)邊氧化物墊塊102，以阻止由源到門形成硅化物。在此實施例中，通過以常規(guī)光掩膜技術(shù)，將源70和門35對墊塊曝露的部分蝕刻實現(xiàn)了上述狀況。以已有技術(shù)常用于側(cè)邊墊塊的類似方式，用上述方法在源極邊之上形成一個側(cè)邊氧化物墊塊102。上述氧化物墊塊102減小了在源極70和門35之間，由輕摻雜源極區(qū)105所提供的電阻，用于改善了電路的性能使這些電路在源極70和門35之間不需要ESD保護(hù)。
側(cè)邊氧化物層102和103的最佳范圍，由輕摻雜源極和漏極區(qū)105和110所提供的最終串聯(lián)電阻，涉及ESD保護(hù)和性能需要之間的折衷，當(dāng)更大ESD保護(hù)典型要求更大串聯(lián)電阻，同時，改進(jìn)電路性能需要較小串聯(lián)電阻。照此，本發(fā)明也考慮了最佳化性能和減輕電路的ESD影響，通過調(diào)節(jié)選擇蝕刻側(cè)邊層的長度，得到最佳的串聯(lián)電阻。例如，對于用作輸出緩沖器的典型晶體管，靠近漏極的ESD保護(hù)是更主要的，而側(cè)邊氧化物層103能夠比層102更多的延伸，為的是增加輕摻雜漏極區(qū)110所提供的電阻，如圖5和6所示。在另一方面，雙向晶體管可以得益于相等的ESD保護(hù)，這是在門與源極和漏極兩者之間串聯(lián)時，如由圖3和6所示的輕摻雜區(qū)105和110的基本相等的范圍所示。
輸入/輸出晶體管通常具有道長度比道寬度小許多，源極和漏極之間的距離作為測量的道長度而在例如圖5多晶門35延伸的方向上測量的是道寬度。對于上述小的長寬比的理由是給出快速、高功率晶體管動作，用于與外接集成電路片電路通信，或用于克服在集成電路片內(nèi)部的負(fù)載。可以是幾百微米(與之比較道長約1微米)的上述大的道寬，通過雙極性跨接道的快反向傳導(dǎo)，可以用于吸收ESD脈沖。然而，當(dāng)本發(fā)明顯示道寬增加時，檢驗性能在快反向傳導(dǎo)發(fā)生降低電壓上有小的效應(yīng)，稱為″酸發(fā)電壓″。產(chǎn)生上述情況的理由發(fā)現(xiàn)是快反向傳導(dǎo)的作用，一旦觸發(fā)，典型地就發(fā)生沿著傳導(dǎo)開始通過的固定路徑，引起來自ESD脈沖的全部電流通過該路徑流動，而不是電流通過大的道寬流動。
現(xiàn)在參見圖8，對于在快反向傳導(dǎo)的晶體管的電流(I)對電壓(V)圖，表明在源極和漏極之間設(shè)有電流流過該器件一直到電壓達(dá)到觸發(fā)電壓(Vt)。一旦快反向傳導(dǎo)開始，電流就增加而源極和漏極之間的電壓減小。只要保持電壓在一個保持電壓VH之上，快反向電流就連續(xù)流動。增加電壓在VH之上。發(fā)生快反向傳導(dǎo)以后，電流大量增加，如通過在VH回折點以上流圖陡峭的向上傾斜所示。
為了利用快反向傳導(dǎo)來吸收ESD脈沖，沒有集中ESD脈沖和在道中燃燒一個洞，本發(fā)明由于輕摻雜區(qū)例如圖3和區(qū)110，加上一個串聯(lián)電阻。選擇上述串聯(lián)電阻是為了充分的加電壓，由于電流通過快反向開始的路徑流動，在觸發(fā)電壓(Vt)之上該路徑的電壓上升，引起鄰近路徑是在或在Vt之上，也開始快反向傳導(dǎo)。橫跨道的寬度和深度快反向傳導(dǎo)的上述散布，將來自單一的，集中的路徑快反向電流，散集成可以延伸道的寬度和深度的寬幅區(qū)。
為了避免該道的危害，在路徑的電流超過最大非毀壞電流密度(Im)之前，電流散布必須發(fā)生，通過檢驗同樣的器件能夠經(jīng)驗確定Im。為了ESD現(xiàn)象的抗性，由于電流散布快反向電流流出道的面積必須大于來自ESD現(xiàn)象的電流除以Im。換句話說，對于電流流動在道橫向面積上積分的Im，必須大于靜電放電電流。使用已知ESD參數(shù)能夠估算ESD電流，例如人體模型電壓2500伏、和在人和焊片之間固有電阻或許是1500歐姆。其它ESD故障數(shù)據(jù)，例如機械模型或?qū)τ谔厥鈶?yīng)用選擇的其它參數(shù)可以代替使用。
現(xiàn)在參照圖9，表示構(gòu)成本發(fā)明ESD防護(hù)結(jié)構(gòu)的一個半導(dǎo)體基底摻雜部分透視圖，包括源極120和漏極122，其間是重?fù)诫s和輕摻雜漏極廣延區(qū)124和安置在廣延區(qū)124與源極120之間的反向傳導(dǎo)型道126。道126有分開源極120和廣延區(qū)124的一個長度(Lc)，對于長度(Lc)橫向定向的一個寬度(W)和深度(D)。該漏極廣延區(qū)124具有和道126同樣的長度和深度，該廣延區(qū)有在漏極122和道126之間測量的廣度(Ed)。
為了確定經(jīng)由本發(fā)明輕摻雜漏極廣延區(qū)124所加需要的電阻，以保證在危害發(fā)生之前快反向電流的散布，傳導(dǎo)電流Im的固定路徑串聯(lián)電阻(Rs)，必須是以使該路徑產(chǎn)生的電壓等于或超過Ve。該串聯(lián)電阻(Rs)是當(dāng)快反向傳導(dǎo)期間(如圖8中曲線向上傾斜部分所示)在道中的電阻和漏極輕摻雜廣延區(qū)的電阻的總和。道中的電阻是等于當(dāng)快反向時道電阻率(ρc)乘以道長度(Lc)而除以道面積(Ac)。該道面積(Ac)是等于道寬度(N)乘以深度(D)，而其值基本等于廣延區(qū)124的面積(Ad)，從而兩個面積都可以簡單地稱作A。在漏極的輕摻雜廣延區(qū)中的電阻是等于由摻雜濃度和劑量所確定的輕摻雜區(qū)的電阻率(ρd)，乘以輕摻雜廣度(Ed)除以垂直于廣度(Ed)的廣延區(qū)面積(A)。限定每一條路徑電流小于Im產(chǎn)生Vt-VHR8≤ImA]]>代入串聯(lián)電阻(Rs)R8=ρcLcA+ρdEdA]]>并解Ed確定提供ESD抗性所需的輕摻雜漏極廣延區(qū)的廣度(Ed)Ed≥Vt-VH-ρcIcImImρd]]>在提供跨接道快反向傳導(dǎo)的上述散布中，發(fā)生的電壓必須保持在低于最大非破壞電壓(Vg)之下，而在其上可以破壞門氧化物。因此，可以是2500伏/1500歐姆或不同選擇的電流量的ESD電流(Iesd)乘以Rs必須小于或等于Vg-VHIesdRs≤Vg-VH或A≥Iesd(ρcLc+ρdEd)/Vg-VHVg-VH]]>參看圖10，一個輸入/輸出收發(fā)信號器件130的頂視圖，表示在收發(fā)信器件130的漏極區(qū)135和一個輸入/輸出端或焊片138之間的金屬連接133。在源極區(qū)144和Vss之間的金屬連接140，對ESD脈沖提供一條路徑，其橫穿過收發(fā)信器件130沒有損害按照本發(fā)明吸收在電源或地中。矩形的虛線表示輕摻雜漏極廣延區(qū)148的邊緣，其端部靠近多晶硅門146的邊緣。在門146之下并在廣延區(qū)148和源極區(qū)144之間是未示出的道。值得注意在上述留空隙的收發(fā)信器件的道寬(W)是4倍每個單個道的寬度150。
以上討論的最佳器件的幾何條件，能夠更方便地用表面尺寸來計算。對于上述情況，限定Imax作為每微米道寬(W)最大非破壞快反向電流，并限定RSH作為輕摻雜區(qū)124的表面電阻，跨越道ESD電流均勻散布不超過非破壞電流的要求變成W≥Iesd/Imax將每一個電流截面限止到Imax或沒有造成輕摻雜漏極廣度Ed≥(Vt-VH)-ImaxρcImaxRSH]]>提供足夠的寬度以保持跨接串聯(lián)電阻Rs的電壓降低于最大非破門電壓Vg，能夠?qū)懽鱓≥Iesd[ρc+RSHEd]/[Vg-VH]當(dāng)器件形成產(chǎn)生濃度在1×1017和5×1019離子/厘米3時或表面電阻100-5,000歐姆/厘米2，可以調(diào)節(jié)輕摻雜漏極區(qū)的摻雜。該道寬度(W)可以是在小于100大于300微米的范圍，同時該道長度(Lc)可以是一微米量級以引起快反向傳導(dǎo)。輕摻雜漏極廣延區(qū)的廣度(Ed)可以是在0.3微米和6.0微米之間，而最好是在0.2微米到2.0微米附近，且至少象道寬(Lc)那么大。
權(quán)利要求
1.一種用于集成電路片的靜電放電保護(hù)器件，包括一個半導(dǎo)體基底具有一端用于外部通信，接到安置在其上的基底上，一個安置在所說基底中的放電結(jié)構(gòu)，具有第1傳導(dǎo)型的重?fù)诫s區(qū)形成一個源極和一個漏極與安置在其間的第2傳導(dǎo)型的道，所說漏極連接到所說端而所說源極安置在所說端的遠(yuǎn)端，所說結(jié)構(gòu)其特征在于在一個觸發(fā)電壓之上沿著所說源極和所說漏極之間的路徑開始快反向傳導(dǎo)，在保持電壓之上，持續(xù)了所說快反向傳導(dǎo)且沿著所說路徑有最大非破壞電流密度，所說第1傳導(dǎo)型輕摻雜區(qū)形成一個漏極廣延區(qū)將所說的漏極和所說的道分開，且所說路徑具有串聯(lián)電阻，結(jié)果沿著所說路徑所說最大非破壞電流密度流，在沿著所說路徑所說源極和所說漏極之間產(chǎn)生電壓，超過所說觸發(fā)電壓在所說源極和所說漏極之間的一個相鄰路徑中開始快反向傳導(dǎo)。
2.按照權(quán)利要求1所述的器件，其中在由所說路徑橫過的所說道面積上積分所說最大非破壞電流密度，是大于通過所說端由靜電放電現(xiàn)象產(chǎn)生的電流。
3.按照權(quán)利要求1所述的器件，其中當(dāng)所說快反向傳導(dǎo)時，所說道有一個道電阻率(ρc)和有一個分開所說源極和所說漏極廣延區(qū)的長度(Lc)，所說漏極廣延區(qū)有一個電阻率(ρd)和一個將所說漏極和所說道分開的廣度(Ed)，并且Ed≥[Vt-VH-ImρcLc]/Imρd其中Vt是所說觸發(fā)電壓，VH是所說保持電壓和Im是所說最大電流密度。
4.按照權(quán)利要求1所述的器件，其中更包括由門氧化物分開所說道的門，在所說最大非破壞門氧化物電壓和所說保持電壓之間的差大于所說源極和所說漏極之間的電壓差沿所說路徑的靜電放電電流乘以沿所說路徑電阻并除以所說觸發(fā)電壓和所說保持電壓之間差。
5.按照權(quán)利要求1所述的器件，其中所說道具有一般垂直關(guān)系的長、寬和深，所說長分開，所說源極和所說漏極廣延區(qū)，而所說深包括了由所說基底表面測量的所說快反向電流的流動，所說寬比所說長和所說深大幾倍，而由靜電放電現(xiàn)象產(chǎn)生的電流是小于在所說寬度和所說深度之上積分的所說最大非破壞電流密度。
6.按照權(quán)利要求1所述的器件，其中所說結(jié)構(gòu)包括一個輸入/輸出收發(fā)信器件。
7.按照權(quán)利要求1所述的器件，其中所說結(jié)構(gòu)包括一個輸出緩沖器。
8.按照權(quán)利要求1所述的器件，其中所說結(jié)構(gòu)包括一個輸入緩沖器。
9.按照權(quán)利要求1所述的器件，其中更包括由門氧化物和所說的道分開的門，所說漏極廣延區(qū)，具有它所說漏極和所說道之間一個廣度，其大于所說門由所說道算起的頂部高度。
10.按照權(quán)利要求1所述的器件，其中所說漏極廣延區(qū)具有在所說漏極和所說道之間一個廣度，至少大到如同在所說源極和所說漏極廣延區(qū)之間所說道的長度。
11.按照權(quán)利要求1所述的器件，其中所說漏極廣延區(qū)具有在所說漏極和所說道之間一個廣度，其大于3/10微米，小于6微米。
12.按照權(quán)利要求1所述的器件，其中所說漏極廣延區(qū)具有摻雜濃度在1017離子/厘米3和5×1019離子/厘米3之間范圍。
13.一種靜電放電容許器件用于在集成電路片和外接該片的電路之間通信，包括一個半導(dǎo)體集成電路片具有一個焊片安置其上的表面，一個晶體管具有由一個道區(qū)分開的重?fù)诫s表面下的源極和漏極區(qū)，有一個門安置在所說道區(qū)之上并通過門氧化物層與所說的表面分開，所說漏極區(qū)連接所說焊片，一個輕摻雜漏極廣延區(qū)安置在所說道和所說漏極區(qū)之間，一個在所說源區(qū)和所說漏極區(qū)之間的路徑，其特征在于一個觸發(fā)電壓開始跨接所說道的快反向傳導(dǎo)，一個保持電壓持續(xù)所說快反向傳導(dǎo)和一個最大非破壞電流密度，所說漏極廣延區(qū)具有所說路徑的串聯(lián)電阻結(jié)果所說最大非破壞電流密度沿所說路徑流動將所說路徑電壓提升到所說觸發(fā)電壓之上，由此在鄰近路徑中開始快反向傳導(dǎo)。
14.按照權(quán)利要求13所述器件，其中所說道具有沿著所說路徑定向的長度和橫過所說路徑定向的寬度，所說寬度大于所說長度幾倍，結(jié)果跨接所說寬度均勻分布的靜電放電電流具有電流密度小于所說最大非破壞電流密度。
15.按照權(quán)利要求14所述的器件，其中所說漏極廣延區(qū)具有沿著所說路徑定向的廣度(Ea)Ed≥[Vt-VH-Imaxρc]ImaxRd其中Vc是所說觸發(fā)電壓，VH是所說保持電壓，Imax是每單位寬度的最大電流并等于最大非破壞電流密度乘以所說道深度，ρc是當(dāng)所說快反向傳導(dǎo)時所說道的電阻率，以及Rd是所說漏極廣延區(qū)的表面電阻。
16.按照權(quán)利要求14所述的器件，其中所說門氧化物層具有最大非破壞電壓(Vg)，且W≥Iesd[ρc+RdEd]/[Vg-VH]此處W是所說道的所說寬度，Iesd是所說靜電放電電流，ρc是當(dāng)所說快反向傳導(dǎo)時所說道的電阻率，Rd是所說漏極廣延區(qū)的表面電阻，Ed是沿所說路徑所說漏極廣延區(qū)的廣度以及VH是所說保持電壓。
17.按照權(quán)利要求13所述的器件，其中更包括連接所說門和所說漏極廣延區(qū)的側(cè)邊氧化物層，所說側(cè)邊氧化物層沿所說表面由所說門氧化物延伸一定距離大于所說門從所說表面算起的頂部高度。
18.按照權(quán)利要求13所述的器件，其中所說漏極廣延區(qū)具有沿著所說路徑的一個廣度大于0.4微米，小于3.0微米。
19.按照權(quán)利要求13所述的器件，其中所說漏極廣延區(qū)有一個表面電阻在100和5,000歐姆/100平方尺之間范圍。
20.一種輸入/輸出器件用于在集成電路片和外接該片的電路之間傳送信號，包括一個半導(dǎo)體基底具有一個表面和鄰近所說表面的一個焊片用于所說基底電路和外接所說基底電路之間的通信，一個所說基底活動區(qū)靠近所說表面具有摻雜部分形成由第2傳導(dǎo)型的道分開的，第1傳導(dǎo)型的源極和漏極，所說漏極連接到所說焊片上，一個門具有安置在靠近所說的道，并由門氧化物層與所說表面分開的底部，所說的門有一個頂末端到所說表面，一個漏極側(cè)邊氧化物層安置在所說表面上靠近所說門氧化物層和所說漏極，并沿著所說表面離開所說門延伸一定距離，其是大于所說門由所說表面算起所說頂部的高度，一個所說漏極的輕摻雜廣延區(qū)沿著所說距離連接所說漏極側(cè)邊氧化物層和所說道。
21.按照權(quán)利要求20所述的器件，其中更包括一個源極側(cè)邊氧化物層安置在所說表面靠近所說門氧化物層和所說源極，并沿著所說表面離開所說門延伸一拃寬，其是大于所說門從所說表面算起所說頂部高度，以及一個所說源極的輕摻雜部分，沿著所說寬度和所說一拃寬，靠近所說源極側(cè)邊氧化物層和所說道。
22.按照權(quán)利要求20所述器件，其中所說道具有最大非破壞電流密度，所說漏極的所說輕摻部分沿著所說道的寬度和深度，散布快反向電流，并且所說寬度乘以所說深度得到的面積大于靜電電流脈沖除以所說最大非破壞電流密度。
23.按照權(quán)利要求20所述器件，其中沿著所說源極和所說漏極之間的路徑，在觸發(fā)電壓之上開始快反向傳導(dǎo)，在所說保持電壓之上，持續(xù)了所說快反向傳導(dǎo)，且沿所說路徑有最大非破壞電流密度，分離所說漏極和所說道的所說漏極廣延區(qū)具有所說路徑的串聯(lián)電阻，結(jié)果沿著所說路徑所說最大非破壞電流密度的流動在所說路徑上產(chǎn)生一個電壓超過所說觸發(fā)電壓，而在所說源極和所說漏極之間的相鄰路徑中開始快反向傳導(dǎo)。
24.按照權(quán)利要求23所述的器件，其中所說門氧化物層具有最大非破壞電壓，其大于所說觸發(fā)電壓。
全文摘要
一種在輸入/輸出晶體管中，提供靜電放電(ESD)保護(hù)的裝置。安置在靠近門(35)和基底(25)的表面是一個輕摻雜區(qū)(105)。選擇蝕刻側(cè)邊氧化物層(45)以便由門側(cè)向延伸一個顯著的量。將重?fù)诫s源極(70)和漏極(75)植入漏極所在的基底中，通過側(cè)邊氧化物的顯著延伸，有可能將源極與門分開。
文檔編號H01L27/088GK1136367SQ95190969
公開日1996年11月20日 申請日期1995年1月12日 優(yōu)先權(quán)日1994年1月12日
發(fā)明者托德·A·蘭達(dá)茲, 布拉德利·J·拉森, 喬費·S·戈吉爾 申請人:愛特梅爾股份有限公司