專利名稱：半導(dǎo)體存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件及其制造方法，更確切地說是一種裝備有形成在單元晶體管上下方的電容器的DRAM存儲(chǔ)器件及其制造方法。
近來，已進(jìn)行了很多研究來改善256M位及256M位以上的DRAM器件的疊層電容器單元和溝槽電容器單元的結(jié)構(gòu)。盡管制造工藝極為復(fù)雜，在運(yùn)行電壓為1.5V而單元尺寸為0.5μm2的DRAM單元中仍然很難確保足夠的單元電容量。
而且，為了得到具有足夠?qū)?zhǔn)裕度的布局，必須制作特征尺寸小于現(xiàn)今最小特征尺寸的單元，或必須制作其高度大于現(xiàn)今高度的存儲(chǔ)電極。由于現(xiàn)有光刻工藝的限制，前者幾乎不可能，而后者會(huì)引起多種制造中的問題。
此外，隨著構(gòu)成金屬-氧化物-半導(dǎo)體(MOS)器件的源和漏的雜質(zhì)濃度的增高，結(jié)的漏電流逐漸變大，從而引起數(shù)據(jù)存儲(chǔ)問題。


圖1A-1E的剖面圖示出了用來解決上述問題的帶有埋置電容器DRAM的制造方法(見IDEM，1992年，PP803-806，Toshiyuki Nishihara等人的“用于256M位和1G位DRAM的裝有粘貼式SOI的埋置電容器DRAM單元”)此處，在硅襯底500上制作了一個(gè)用來形成單元分隔隔離膜的溝槽，其上沉積SiO2膜并對(duì)其進(jìn)行腐蝕，從而形成單元分隔隔離膜502。接著形成多晶硅/SiO2柱504以制作連接于襯底的存儲(chǔ)電極。同時(shí)在周圍區(qū)域即未形成存儲(chǔ)電極的區(qū)域中，制作虛設(shè)圖形505以補(bǔ)償柱504的高度(圖1A)。
接著，在其上形成了柱和虛設(shè)圖形的整個(gè)得到的結(jié)構(gòu)上沉積多晶硅。然后對(duì)多晶硅進(jìn)行回腐蝕，從而在柱的側(cè)壁上形成隔層506(圖1B)。
在用光抗蝕劑圖形508覆蓋該周圍區(qū)域之后，用HF溶液清除掉各個(gè)柱上的SiO2部分。結(jié)果就形成1.6μm高的存儲(chǔ)電極510(圖1C)。
然后制作介電膜512和平板電極514。接著沉積多晶硅緩沖層516并對(duì)其進(jìn)行回腐蝕，從而整平其表面。然后把支持片518粘貼在緩沖層516上(圖1D)。
最后對(duì)硅襯底的背面進(jìn)行拋光，從而在各個(gè)單元分隔隔離膜502之間形成80nm的一個(gè)有源區(qū)520(圖1E)。
根據(jù)上述公開，為了改善后續(xù)工序中形成的字線和位線的平整度，把單元電容器制作在有源區(qū)的下方并將其完全掩埋起來。此外，稍許提高了制作存儲(chǔ)電極的裕度。然而此法有某些缺點(diǎn)。
首先，對(duì)于圓柱形存儲(chǔ)電極，為了以有限的單元尺寸來確保足夠的單元電容量，存儲(chǔ)電極的高度必須大于1.5μm。
其次，由于需要虛設(shè)圖形，工藝變得較困難。
第三，由于用于連接存儲(chǔ)電極和有源區(qū)的接觸孔以及用于連接位線和有源區(qū)的接觸孔被一起制作在有限的有源區(qū)內(nèi)，就減小了接觸孔尺寸和溝道的長度。結(jié)果，就增高了接觸電阻且出現(xiàn)短溝道特性，這在器件運(yùn)行中可能引起嚴(yán)重問題。
第四，倘若反復(fù)進(jìn)行充電/放電的存儲(chǔ)電極制作在晶體管的上方，則晶體管的運(yùn)行特性會(huì)由于充電/放電而不穩(wěn)定。因此，希望存儲(chǔ)電極不要制作在要制作晶體管的地方。至于Nishihara等人的發(fā)明，當(dāng)采用折迭位線結(jié)構(gòu)(位線制作在有源區(qū)的縱向而字線制作在有源區(qū)的橫向)來穩(wěn)定晶體管的運(yùn)行特性時(shí)，在字線方向的單元尺寸變?yōu)?.3μm-0.4μm，單元電容器所占據(jù)的面積就變得特別小，使得很難確保足夠的單元電容量。因而，為確保足夠的單元電容量，就要求更復(fù)雜的工藝，否則就必須增加存儲(chǔ)電極的高度。
本發(fā)明的第一個(gè)目的是提供一種帶有形成在單元晶體管上下方的電容器的半導(dǎo)體存儲(chǔ)器件以克服常規(guī)技術(shù)的缺點(diǎn)。
本發(fā)明的第二個(gè)目的是提供一種帶有形成在單元晶體管下方的電容器的半導(dǎo)體存儲(chǔ)器件，其中可獲得至少二倍于常規(guī)單元電容量的單元電容量。
本發(fā)明的第三個(gè)目的是提供一種制造上述半導(dǎo)體器件的方法。
為了實(shí)現(xiàn)本發(fā)明的第一和第二目的，提供了一種裝備有形成在單元晶體管上下方的電容器的半導(dǎo)體存儲(chǔ)器件，它包含形成在第一層的第一和第二晶體管;一個(gè)連接于第一晶體管并形成在第一層下方的下存儲(chǔ)電極;以及一個(gè)連接于第二晶體管并形成在第一層上方的上存儲(chǔ)電極。
作為一個(gè)實(shí)施例，這些晶體管具有硅在絕緣體之上(SOI)的結(jié)構(gòu)，且各存儲(chǔ)電極都經(jīng)由形成在各晶體管源區(qū)側(cè)壁上的隔層而與各個(gè)晶體管連接。
上存儲(chǔ)電極和下存儲(chǔ)電極部分地重疊。在各存儲(chǔ)電極和各晶體管之間形成有一個(gè)切口。
為了實(shí)現(xiàn)本發(fā)明的第一和第二目的，提供了一種帶有形成在單元晶體管上下方的電容器的半導(dǎo)體器件，它包含分立地形成的第一和第二有源區(qū);一個(gè)其源區(qū)形成在第一有源區(qū)邊緣部分的第一晶體管和一個(gè)其源區(qū)形成在第二有源區(qū)邊緣部分的第二晶體管;一個(gè)形成在第一晶體管源區(qū)側(cè)壁上的第一隔層和一個(gè)形成在第二晶體管源區(qū)側(cè)壁上的第二隔層;以及一個(gè)連接于第一隔層的下存儲(chǔ)電極和一個(gè)連接于第二隔層的上存儲(chǔ)電極。
作為一個(gè)實(shí)施例，晶體管具有硅在其上的絕緣體(SOI)，且在各存儲(chǔ)電極和各晶體管之間形成有一個(gè)切口。
此外，存儲(chǔ)電極經(jīng)由焊接區(qū)與隔層連接，而連接于構(gòu)成晶體管的漏區(qū)的位線位于各有源區(qū)之間。此處，這些位線經(jīng)由焊接區(qū)連接到漏區(qū)。作為另一個(gè)實(shí)施例，連接于晶體管漏區(qū)的位線被置于有源區(qū)之間。此外，位線經(jīng)由焊接區(qū)而連接到晶體管的漏區(qū)。
為了實(shí)現(xiàn)本發(fā)明的第三個(gè)目的，提供了一種制造帶有形成在單元晶體管上下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，它包含下列步驟(a)在第一襯底上形成一個(gè)隔離膜圖形，用此隔離膜圖形作為腐蝕掩模對(duì)第一襯底進(jìn)行腐蝕，并形成彼此分隔并突出的第一和第二有源區(qū);(b)在各有源區(qū)的側(cè)壁上形成一個(gè)隔層;(c)除了要制作晶體管源區(qū)的那部分側(cè)壁上形成的隔層以外，清除掉其余部分的隔層，從而形成一個(gè)與第一有源區(qū)接觸的第一隔層和一個(gè)與第二有源區(qū)接觸的第二隔層;(d)在整個(gè)得到的結(jié)構(gòu)上沉積一種絕緣材料并對(duì)絕緣材料進(jìn)行回腐蝕，從而用該絕緣材料只填充有源區(qū)之間的空隙;(e)在如此得到的結(jié)構(gòu)上形成第一電容器，它由一個(gè)連接于第一隔層的第一存儲(chǔ)電極、一個(gè)第一介電膜和一個(gè)第一平板電極所組成;(f)整平第一平板電極的表面;(g)在第一平板電極上形成一個(gè)隔離膜，并將第二襯底與得到的結(jié)構(gòu)粘貼在一起(h)把第一襯底倒轉(zhuǎn)過來，對(duì)第一襯底進(jìn)行回腐蝕，使隔層和有源區(qū)能暴露出來;(i)分別在第一和第二有源區(qū)形成第一和第二晶體管;以及(j)在得到的結(jié)構(gòu)上形成一個(gè)第二電容器，它由一個(gè)連接于第二隔層的第二存儲(chǔ)電極、一個(gè)介電膜和一個(gè)第二平板電極所組成。
作為一個(gè)實(shí)施例，在步驟(i)中包括了一個(gè)分別形成連接于第二隔層的第一焊接區(qū)和連接于晶體管漏區(qū)的第二焊接區(qū)的步驟，以及形成連接于第二焊接區(qū)并位于有源區(qū)之間的位線的步驟。
作為另一個(gè)實(shí)施例，在步驟(i)中還包括一個(gè)只形成與第二隔層連接的第一焊接區(qū)的步驟。
作為另一個(gè)實(shí)施例，在步驟(d)和步驟(i)中包括一個(gè)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)隔離層的步驟。此處，此隔離層在形成存儲(chǔ)電極之后被完全清除。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件及其制造方法，同晶體管連接的單元電容器制作在一個(gè)有源區(qū)的上方和下方，從而增大了芯片中每個(gè)單位單元中的電容器所占據(jù)的面積。于是就增大了單元電容量。
參照附圖對(duì)本發(fā)明的最佳實(shí)施例進(jìn)行詳細(xì)描述，將使本發(fā)明的上述目的和其它優(yōu)點(diǎn)變得更為明顯，在這些附圖中圖1A到圖1E是一些剖面圖，示出了基于常規(guī)方法的帶有埋置電容器的DRAM的制造方法;
圖2A-2C的剖面圖示出了根據(jù)本發(fā)明第一實(shí)施例制造的帶有形成在單元晶體管上下方的電容器的DRAM;
圖3A-3G是一些布局圖，示出了根據(jù)其制造工藝順序制造圖2A-2C的DRAM的方法;
圖4A-4G是分別沿圖3A-3G中Ⅳ-Ⅳ線的剖面圖;
圖5A-5G是分別沿圖3A-3G中Ⅴ-Ⅴ線的剖面圖;
圖6A-6G是分別沿圖3A-3G中Ⅵ-Ⅵ線的剖面圖;
圖7是布局圖，示出了根據(jù)本發(fā)明的第二實(shí)施例制造帶有形成在單元晶體管上下方的電容器的DRAM的方法;
圖8是布局圖，示出了根據(jù)本發(fā)明第三實(shí)施例制造帶有形成在單元晶體管上下方的電容器的DRAM的方法;
圖9是布局圖，示出了根據(jù)本發(fā)明第四實(shí)施例制造帶有形成在單元晶體管上下方的電容器的DRAM的方法;以及圖10A-10C是分別沿圖9中AA、BB和CC線的剖面圖。
圖2A-圖2C一些剖面圖，示出了根據(jù)本發(fā)明實(shí)施例1制造的帶有形成在單元晶體管上下方的電容器的一種DRAM。
根據(jù)本發(fā)明實(shí)施例1制造的DRAM器件包括一個(gè)形成在第一有源區(qū)37中并包含一個(gè)第一源區(qū)40、一個(gè)第一漏區(qū)41和一個(gè)第一柵電極45的第一晶體管;一個(gè)形成在與第一有源區(qū)37處于同一材料層的第二有源區(qū)38中的第二晶體管，它由一個(gè)第二源區(qū)42、一個(gè)第二漏區(qū)43和一個(gè)第二柵電極46組成;一個(gè)連接于第一源區(qū)40側(cè)壁的第一隔層21;一個(gè)連接于第二源區(qū)42側(cè)壁的第二隔層23;一個(gè)形成在第一有源區(qū)37之下的第一有源隔離膜圖形13;一個(gè)形成在第二有源區(qū)38之下的第二有源隔離膜圖形15;一個(gè)與第一隔層21相連并形成在有源隔離膜圖形13和15之下的第一存儲(chǔ)電極200;一個(gè)形成在第一存儲(chǔ)電極200表面上的第一介電膜210;一個(gè)形成在第一介電膜210上帶有經(jīng)整平的底表面的第一平板電極220;一個(gè)形成在第一平板電極220底表面處的隔離膜34;一個(gè)與隔離膜34底表面粘貼在一起的第二襯底36;一個(gè)連接于第一漏區(qū)41并形成在晶體管上方的第一焊接區(qū)53;一個(gè)連接于第二漏區(qū)43并形成在與第一焊接區(qū)53相同層面處的第二焊接區(qū)54;一個(gè)連接于第二源區(qū)42并形成在與第一焊接區(qū)53相同層面處的第三焊接區(qū)55;一個(gè)與第一焊接區(qū)53相連并形成在第一焊接區(qū)53上方的第一位線62;一個(gè)與第二焊接區(qū)54相連并形成在與第一位線62相同層面處的第二位線63;一個(gè)連接于第三焊接區(qū)55并形成在位線62和63上方的第二存儲(chǔ)電極300;一個(gè)形成在第二存儲(chǔ)電極300表面上的第二介電膜310;以及一個(gè)形成在第二介電膜310上的第二平板電極320。
此處，參考號(hào)44表示一個(gè)柵隔離膜，參考號(hào)52表示用來使柵電極同其它導(dǎo)電層隔離開來的隔離膜，參考號(hào)22表示用來隔離有源區(qū)37和38的隔離區(qū)，參考號(hào)58和64各表示一個(gè)層間隔離膜，參考號(hào)24和66各表示一個(gè)腐蝕阻擋膜，參考號(hào)70表示器件保護(hù)膜。
參照?qǐng)D2C，單元電容器分別制作在形成于同一材料層的第一和第二晶體管的上方和下方。形成在晶體管上下方的電容器部分地重疊。
參照?qǐng)D2A和圖2B，各單元的存儲(chǔ)電極200和300經(jīng)由形成在源區(qū)側(cè)壁上的隔層21和23連接到各單元的晶體管，并在各存儲(chǔ)電極的最底面處形成一個(gè)切口400。
本發(fā)明的帶有上下層面電容器的存儲(chǔ)器件具有如下的優(yōu)點(diǎn)。
首先，單元電容器形成在晶體管的上方和下方，從而獲得二倍于常規(guī)DRAM的單元電容器面積。結(jié)果就能夠容易地增大單元電容量。
其次，存儲(chǔ)電極經(jīng)由形成在源區(qū)側(cè)壁上的隔層而連接到源區(qū)。因此，在有源區(qū)中不需要用來連接單元晶體管源區(qū)和存儲(chǔ)電極的接觸孔區(qū)。結(jié)果就可進(jìn)一步確保相應(yīng)的溝道長度。
第三，在各存儲(chǔ)電極最底表面處形成了一個(gè)切口。因此，面對(duì)單元晶體管的是電壓固定在不變數(shù)值上的平板電極而不是反復(fù)地充電和放電的存儲(chǔ)電極。結(jié)果，可防止單元晶體管的特性由于存儲(chǔ)電極的充電/放電作用而引起的不穩(wěn)定。
以下參照?qǐng)D3A-3G、4A-4G、5A-5G和6A-6G來解釋本發(fā)明實(shí)施例1的存儲(chǔ)器件的制作方法。此處，圖3A-3G是一些布局圖，示出了根據(jù)制造工藝順序來制造帶有實(shí)施例1的上下層面電容器的DRAM的方法，而圖4A-4G、5A-5G和6A-6G是分別沿圖3A-3G中Ⅳ-Ⅳ、Ⅴ-Ⅴ和Ⅵ-Ⅵ線的剖面圖。
參照?qǐng)D3A、4A、5A和6A，形成一個(gè)第一有源隔離膜圖形13、一個(gè)第二有源隔離膜圖形15、一個(gè)第一隔層18和一個(gè)第二隔層19的工藝順序包括下列步驟(a)在第一襯底10上相繼形成一個(gè)第一隔離膜12和一個(gè)第二隔離膜14的步驟;(b)采用掩模圖形100和102(虛線所示)來形成第一和第二有源區(qū)，并以第一和第二隔離膜12和14作為腐蝕目標(biāo)來執(zhí)行光刻工藝，從而形成包括第一和第二隔離膜12和14的第一和第二有源隔離膜圖形13和15;(c)利用有源隔離膜圖形作為腐蝕掩模進(jìn)行腐蝕，從而在第一襯底上形成一個(gè)溝槽;(d)在第一襯底暴露的表面上形成一個(gè)熱氧化膜16;(e)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第一材料層，并對(duì)第一材料層進(jìn)行各向異性腐蝕，從而在有源隔離膜圖形13和15以及溝槽17的側(cè)壁上形成一個(gè)包括第一材料層的虛設(shè)隔層;(f)利用制作第一和第二虛設(shè)隔層18和19的掩模圖形104和106(實(shí)線所示)來形成一個(gè)腐蝕阻擋膜圖形20，只留下與將要制作晶體管源區(qū)的區(qū)域接觸的虛設(shè)隔層;以及(g)利用腐蝕阻擋膜圖形20作為腐蝕掩模、以虛設(shè)隔層作為腐蝕目標(biāo)，執(zhí)行腐蝕工藝，從而在第一有源隔離膜圖形13的側(cè)壁上留下一個(gè)第一虛設(shè)隔層18(掩模圖形104中條紋線所示)，并在第二有源隔離膜圖形15的側(cè)壁上留下一個(gè)第二虛設(shè)隔層19(掩模圖形106中條紋線所示)。
此處，第一隔離膜12是用沉積一個(gè)厚度約為2000 的絕緣材料(例如高溫氧化物(HTO))的方法來形成的。第二隔離膜14是用沉積一個(gè)厚度約為500 的絕緣材料(例如氮化硅(SiN))的方法來形成的。溝槽17的深度約為2000 。熱氧化膜16制作成厚度約為200 。第一材料層由不摻雜的多晶硅構(gòu)成。虛設(shè)隔層制作成厚度約為500 。腐蝕阻擋膜圖形20可由光敏膜組成。此外，步驟(e)中執(zhí)行的各向異性腐蝕采用了一種諸如化學(xué)干法刻蝕(CDE)或等離子刻蝕之類的腐蝕方法。
除了圖3A所示的形狀，掩模圖形104和106可交替地圖形化，為圖7所示的掩模圖形170和172或圖8中的180。根據(jù)圖3A的掩模圖形104和106，第一和第二虛設(shè)隔層只形成在第一和第二有源隔離膜圖形的一個(gè)表面上。然而，根據(jù)圖7和圖8所示的掩模圖形，第一和第二隔離層可以形成在二個(gè)或三個(gè)表面上。結(jié)果就可擴(kuò)大存儲(chǔ)電極的接觸面積。于是降低了存儲(chǔ)電極和源區(qū)之間的接觸電阻并改進(jìn)了存儲(chǔ)單元的特性。
不摻雜的多晶硅被用作組成第一材料層的材料。若采用導(dǎo)電材料例如摻雜的多晶硅，則摻于多晶硅中的雜質(zhì)就擴(kuò)散到第一襯底10中。于是雜質(zhì)會(huì)摻入到不要形成源區(qū)和漏區(qū)的區(qū)域中，從而引起問題。
可以用對(duì)構(gòu)成第一隔離膜的材料和器件分隔膜(在下面工序中描述)具有極好腐蝕選擇性的材料來代替不摻雜的多晶硅。
圖3B、4B、5B和6B示出了形成器件分隔膜22、第一存儲(chǔ)電極材料層、以及將第一存儲(chǔ)電極連接到第一隔層21的接觸孔31的步驟。此工藝順序包括下列步驟(a)清除腐蝕保護(hù)膜圖形(圖4A中參考號(hào)20);(b)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第三隔離膜;(c)對(duì)第三隔離膜進(jìn)行回腐蝕以便只在溝槽的內(nèi)部留下第三隔離膜，從而形成器件分隔膜22;(d)清除步驟(c)所暴露的第一和第二虛設(shè)隔層;(e)清除熱氧化膜(圖4A的參考號(hào)16);(f)在整個(gè)得到的結(jié)構(gòu)上沉積一個(gè)第一導(dǎo)電材料層，并將器件分隔膜22的表面用作停止點(diǎn)進(jìn)行回腐蝕，從而形成由第一導(dǎo)電材料層組成的第一和第二隔層21和23;(g)在整個(gè)得到的結(jié)構(gòu)上相繼形成一個(gè)第四隔離膜24、一個(gè)第五隔離膜26、一個(gè)第二導(dǎo)電材料層28和一個(gè)第六隔離膜30;(h)采用掩模圖形110在用第四、第五、第六隔層膜24、26和30以及第二導(dǎo)電材料層28作為腐蝕目標(biāo)的區(qū)域進(jìn)行腐蝕工藝，從而形成用來把第一存儲(chǔ)電極連接到第一隔層21的接觸孔31;以及(i)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第三導(dǎo)電材料層32。
此處，采用了由化學(xué)氣相沉積(CVD)法形成的氧化膜作為第三隔離膜。利用構(gòu)成有源隔離膜圖形13和15的第二隔離膜作為停止點(diǎn)，執(zhí)行了采用化學(xué)機(jī)械拋光(CMP)法的回腐蝕工藝。步驟(d)利用化學(xué)干法刻蝕(CDE)法或等離子刻蝕法來執(zhí)行。構(gòu)成隔層21和23的第一導(dǎo)電材料層是采用沉積一導(dǎo)電材料(例如摻雜的多晶硅)的方法來形成的。第四隔離膜24采用沉積一個(gè)厚度約為200 的絕緣材料(例如氮化硅(SiN))的方法來形成。第五隔離膜26采用由CVD法沉積一層厚度約為1000 的氧化膜的方法來形成。第二導(dǎo)電材料層28采用沉積一個(gè)厚度約為3000 的導(dǎo)電材料(例如摻雜的多晶硅)的方法來形成。第六隔離膜30采用由CVD法沉積一層厚度約為1000 的氧化膜的方法來形成。此外，第三導(dǎo)電材料層32采用沉積一個(gè)厚度約為3000 -5000 的導(dǎo)電材料(例如摻雜的多晶硅)的方法來形成。
第五隔離膜26被制作來形成存儲(chǔ)電極最底部表面處的切口(稍后解釋)，而第四隔離膜24被制作來保護(hù)下材料層(例如器件分隔膜22或有源隔離膜圖形13和15)，以免在形成切口過程中遭受損傷。第三導(dǎo)電材料層32經(jīng)由接觸孔與第一隔層21相連。
參照?qǐng)D3C、4C、5C和6C，形成第一存儲(chǔ)電極200的工藝順序包括下列步驟(a)在由采用掩模圖形120而得到的結(jié)構(gòu)上制作一個(gè)用來形成第一存儲(chǔ)電極的光敏膜圖形33;以及(b)利用光敏膜圖形33作為腐蝕掩模進(jìn)行腐蝕，從而形成第一存儲(chǔ)電極200。
此處，光敏膜圖形33以單元為單位來確定，其中心圍繞著第一晶體管的源區(qū)(待要形成在與第一隔層21相連的第一襯底上)。此外，用光敏膜33作為腐蝕掩模對(duì)第二導(dǎo)電層(圖4A的參考號(hào)28)和第三導(dǎo)電層(圖4B的參考號(hào)32)進(jìn)行腐蝕，而整個(gè)第五隔離膜(圖4A的參考號(hào)26)和第六隔離膜(圖4A的參考號(hào)30)在步驟(b)的腐蝕工藝中被腐蝕。
參照?qǐng)D4C和圖6C，借助于消去第五隔離膜，在第一存儲(chǔ)電極200的最底部表面處形成一個(gè)切口(uc)。此處，第四隔離膜24防止下材料層在消除第五隔離膜過程中遭受損傷。
參照?qǐng)D3D、4D、5D和6D，形成第一電容器200、210和220、第二襯底36、第一晶體管40、41和45以及第二晶體管42、43和46的工藝順序包括下列步驟(a)消除光敏膜圖形(圖4C的參考號(hào)33)并在整個(gè)第一存儲(chǔ)電極200上形成一個(gè)第一介電膜210;(b)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第四導(dǎo)電材料層并對(duì)得到的結(jié)構(gòu)進(jìn)行回腐蝕，從而形成帶有經(jīng)過整平的表面的第一平板電極220;(c)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第七隔離膜34;(d)將一個(gè)第二襯底36粘貼到所得的結(jié)構(gòu)上;(e)將得到結(jié)構(gòu)翻轉(zhuǎn)過來使第二襯底36朝向底部;(f)利用器件分隔膜22的表面作為停止點(diǎn)而第一襯底10作為腐蝕目標(biāo)進(jìn)行回腐蝕，并在第一和第二有源隔離膜13和15上分別形成由第一襯底組成的第一和第二有源區(qū)37和38;(g)在第一和第二有源區(qū)37和38的表面上形成一個(gè)柵氧化膜44;(h)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第五導(dǎo)電材料層和一個(gè)第八隔離膜48，并利用掩模圖形130和132進(jìn)行腐蝕，從而形成一個(gè)橫過第一有源區(qū)37的第一柵電極45和一個(gè)橫過第二有源區(qū)38的第二柵電極46;(i)對(duì)整個(gè)得到的結(jié)構(gòu)進(jìn)行摻雜，形成構(gòu)成第一晶體管的第一源區(qū)40和第一漏區(qū)41以及構(gòu)成第二晶體管的第二源區(qū)42和第二漏區(qū)43;以及(j)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第九隔離膜50。
此處，第一平板電極220采用沉積一個(gè)厚度約為2000埃的導(dǎo)電材料(例如摻雜的多晶硅)的方法來形成。氧化膜被用作構(gòu)成第七隔離膜34的材料。步驟(e)中執(zhí)行的回腐蝕工藝采用了一種拋光方法例如CMP。構(gòu)成第一和第二柵電極45和46的第五導(dǎo)電材料由導(dǎo)電材料(例如摻雜的多晶硅)組成。第一源區(qū)40和第一漏區(qū)41與第一柵電極45自對(duì)準(zhǔn)。第二源區(qū)42和第二漏區(qū)43與第二柵電極46自對(duì)準(zhǔn)，它們的底部表面同有源隔離膜圖形13和15的表面相接觸。第八和第九隔離膜48和50由不摻雜的純氧化膜組成。
參照?qǐng)D3E、4E、5E和6E，形成第一焊接區(qū)53、第二焊接區(qū)54、第三焊接區(qū)55、第一接觸孔56和第二接觸孔57的工藝順序包括下列步驟(a)在第九隔離膜(圖4D的參考號(hào)50)上執(zhí)行各向異性腐蝕工藝，從而形成一個(gè)用來將第一和第二柵電極45和46與其它導(dǎo)電層隔離的保護(hù)膜52，并形成一個(gè)用來將第一位線、第二位線和第二存儲(chǔ)電極分別連接到第一漏區(qū)41、第二漏區(qū)43和第二源區(qū)42的接觸孔;(b)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第六導(dǎo)電材料層，并利用掩模圖形140、142和144、采用第六導(dǎo)電材料層作為腐蝕目標(biāo)而執(zhí)行光刻工藝，以形成連接于第一漏區(qū)41的第一焊接區(qū)53、連接于第二漏區(qū)43的第二焊接區(qū)54、以及連接于第二源區(qū)42的第三焊接區(qū)55;(c)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第十隔離膜58并將其整平;以及(d)利用第十隔離膜作為腐蝕目標(biāo)并采用掩模圖形146和148進(jìn)行光刻工藝，從面形成一個(gè)用來部分暴露出第一焊接區(qū)53的第一接觸孔56和一個(gè)用來部分暴露出第二焊接區(qū)54的第二接觸孔57。
此處，構(gòu)成焊接區(qū)53、54和55的第六導(dǎo)電材料層采用沉積一個(gè)厚度約為1000埃的摻雜多晶硅的方法來形成。第十隔離膜58采用由CVD法沉積一個(gè)厚度約為2000-3000 的絕緣材料(例如氧化膜)的方法來形成。
為了利用降低接觸孔56和57的高寬比(接觸孔的高度對(duì)寬度)的方法來減小當(dāng)晶體管連接到位線和第二存儲(chǔ)電極(將在后續(xù)工序中制作)時(shí)的接觸失敗，分別制作了焊接區(qū)53、54和55。
參照?qǐng)D3F、4F、5F和6F，形成第一位線62和第二位線63的工藝順序包括下列步驟;(a)在其中制作了第一和第二接觸孔56和57的整個(gè)得到的結(jié)構(gòu)上形成一第七導(dǎo)電材料層;以及(b)利用第七導(dǎo)電材料層作為腐蝕目標(biāo)、采用掩模圖形150和152來執(zhí)行腐蝕工藝，從而形成經(jīng)由第一焊接區(qū)53連接于第一漏區(qū)41的第一位線62和經(jīng)由第二焊接區(qū)54連接于第二漏區(qū)43的第二位線63。
此處，第七導(dǎo)電材料層由導(dǎo)電材料(例如摻雜的多晶硅)形成。第一和第二位線62和63形成在有源區(qū)37和38之間(圖3F)。
參照?qǐng)D3G、4G、5G和6G，形成第二電容器300、310和320的工藝順序包括下列步驟(a)在其中制作了第一和第二位線62和63的整個(gè)所得結(jié)構(gòu)上形成一個(gè)帶有經(jīng)過整平的表面的第11隔離膜64;(b)在第11隔離膜64上相繼形成第12隔離膜66、第13隔離膜、第八導(dǎo)電材料層和第14隔離膜;(c)采用掩模圖形160并利用形成在第三焊接區(qū)55上的材料層作為腐蝕目標(biāo)執(zhí)行腐蝕工藝，從而形成用來暴露出第三焊接區(qū)55的一個(gè)第三接觸孔;(d)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第九導(dǎo)電材料層，并利用形成在第12隔離膜66上的材料層作為腐蝕目標(biāo)、采用掩模圖形162執(zhí)行腐蝕工藝，從而形成一個(gè)第二存儲(chǔ)電極300;(e)在第二存儲(chǔ)電極300的表面上形成一個(gè)第二介電膜310;(f)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第十導(dǎo)電材料層以便形成一個(gè)第二平板電極320，并整平第二平板電極320的表面;以及(g)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第15隔離膜70。
此處，第11隔離膜64采用沉積一個(gè)厚度約為2000 -3000 的絕緣材料(例如氧化膜)的方法來形成。第12隔離膜66用沉積厚度約為300 -500 的氮化硅(SiN)的方法來形成。第13和第14隔離膜用由CVD法沉積一個(gè)絕緣材料(例如氧化膜)的方法來形成。第八和第九導(dǎo)電材料層用沉積一個(gè)導(dǎo)電材料(例如摻雜的多晶硅)的方法來形成。第10導(dǎo)電材料層用沉積一個(gè)厚度約為2000 的導(dǎo)電材料例如摻雜多晶硅的方法來形成。第15隔離膜70由絕緣材料(例如氧化膜)組成。
參照?qǐng)D5G，第二存儲(chǔ)電極300經(jīng)由第三焊接區(qū)55連接到第二源區(qū)42，并和第一存儲(chǔ)電極200一樣，在第二存儲(chǔ)電極300的最底部表面處形成了一個(gè)切口400。此處，第12隔離膜66防止第13隔離膜下方的下部材料層遭受消除第13隔離膜工藝的損傷。
參照?qǐng)D3G，用來形成第二存儲(chǔ)電極的掩模圖形162部分地與用來形成第一存儲(chǔ)電極的掩模圖形(圖3C的參考號(hào)120)重疊。
本發(fā)明實(shí)施例1有明顯的優(yōu)點(diǎn)。
首先，單元電容器分別制作在單元晶體管的上方和下方。這樣就可得到至少二倍于常規(guī)方法中只在單元晶體管的上方或者下方形成單元電容的單元電容量。
其次，由于存儲(chǔ)電極和源區(qū)利用形成在源區(qū)側(cè)壁上的隔層來連接，和存儲(chǔ)電極經(jīng)由接觸孔而與源區(qū)連接的常規(guī)方法相比，柵電極覆蓋了更大的有源區(qū)。結(jié)果就降低了晶體管短溝道效應(yīng)。
第三，由于在各存儲(chǔ)電極的最底部表面處制作了一個(gè)切口，這就使存儲(chǔ)電極不經(jīng)受反復(fù)的充電和放電，而是一個(gè)面對(duì)單元晶體管的電壓固定的平板電極經(jīng)受此反復(fù)的充、放電。于是可防止單元晶體管特性由于存儲(chǔ)電極的充電/放電作用而變得不穩(wěn)定。
圖7和圖8是布局圖，示出了相當(dāng)于本發(fā)明實(shí)施例2和3的帶有埋置電容器的DRAM的制造方法。為圖3A所示，第一和第二隔層不僅可制作在有源隔離膜圖形的一個(gè)表面上，也可以制作在二個(gè)(圖7的斜線部分)或三個(gè)(圖8的斜線部分)表面上。在圖7和圖8中，與圖3A相同的參考號(hào)表示相同的掩模圖形。
根據(jù)實(shí)施例2和3，由于可以擴(kuò)大與第一和第二存儲(chǔ)電極的第一和第二隔層相連的面積，比之實(shí)施例1，第一和第二存儲(chǔ)電極同第一和第二源區(qū)之間的接觸特性就得到了改善。
圖9的布局示出了制造本發(fā)明實(shí)施例4的帶有埋置電容器的DRAM的方法。此法直接將第一和第二位線連接到晶體管的漏區(qū)而不使用焊接區(qū)。此處，參考號(hào)190表示用來制作連接第三焊接區(qū)和第二源區(qū)的接觸孔的掩模圖形，參考號(hào)192表示用來制作第三焊接區(qū)的掩模圖形。此處，與圖3E-3G相同的參考號(hào)表示相同的掩模圖形。
圖10A-10C是分別沿圖9中AA、BB和CC線的剖面圖。
參照?qǐng)D10A-10C，在圖3D、4D、5D和6D制作第九隔離膜50的工序之后，此工序包括下列步驟(a)利用制作連接第三焊接區(qū)和第二源區(qū)的接觸孔的掩模圖形190，并將第二源區(qū)42周圍的第九隔離膜作為腐蝕目標(biāo)執(zhí)行腐蝕工藝，從而暴露出第二源區(qū);(b)在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)第六導(dǎo)電材料層，并將第六導(dǎo)電材料層作為腐蝕目標(biāo)，采用制作第三焊接區(qū)的掩模圖形執(zhí)行腐蝕工藝，從而形成一個(gè)用來連接第二存儲(chǔ)電極300的第二源區(qū)42的第三焊接區(qū)55;以及(c)消除沉積在第一和第二漏區(qū)41和43上的材料，從而形成一個(gè)將第一和第二位線62和63分別與第一和第二漏區(qū)41b和43相連接的接觸孔。后續(xù)的工藝步驟同實(shí)施例1相同。
此處，圖10A-10C的相似元件用與圖3A-3G到6A-6G相同的參考號(hào)表示。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器件及其制造方法，可以獲得至少二倍于常規(guī)方法的單元電容量。此外，單元晶體管的特性得到了穩(wěn)定并可減小短溝道效應(yīng)。結(jié)果可以制造下一代的DRAM芯片。
本技術(shù)領(lǐng)域熟練人員不言自明，上面的描述僅僅是所公開的器件的一個(gè)最佳實(shí)施例，在本發(fā)明中可做出各種改變和修正而不超越其構(gòu)思和范圍。
權(quán)利要求
1.一種帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件，它包括形成在第一層面內(nèi)的第一和第二晶體管；一個(gè)與上述第一晶體管相連且形成在上述第一層面下方的下存儲(chǔ)電極；以及一個(gè)與上述第二晶體管相連且形成在上述第一層面上方的上存儲(chǔ)電極。
2.根據(jù)權(quán)利要求1的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件，其中所述的晶體管具有硅在絕緣體之上(SOI)的結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件，其中所述的各存儲(chǔ)電極經(jīng)由形成在其源區(qū)側(cè)壁上的隔層分別連接到上述各晶體管。
4.根據(jù)權(quán)利要求1的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件，其中所述的上存儲(chǔ)電極和下存儲(chǔ)電極彼此交叉并部分重疊。
5.根據(jù)權(quán)利要求1的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件，其中在上述存儲(chǔ)電極和上述晶體管之間形成了一個(gè)切口。
6.一種帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，它包含分立形成的第一和第二有源區(qū);一個(gè)其源區(qū)形成在上述第一有源區(qū)邊緣部分的第一晶體管以及一個(gè)其源區(qū)形成在上述第二有源區(qū)邊緣部分的第二晶體管;一個(gè)形成在上述第一晶體管源區(qū)側(cè)壁上的第一隔層以及一個(gè)形成在上述第二晶體管源區(qū)側(cè)壁上的第二隔層;以及一個(gè)與上述第一隔層相連的下存儲(chǔ)電極以及一個(gè)與上述第二隔層相連的上存儲(chǔ)電極。
7.根據(jù)權(quán)利要求6的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，其中所述的晶體管具有硅在絕緣體之上(SOI)的結(jié)構(gòu)。
8.根據(jù)權(quán)利要求7的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，其中在上述存儲(chǔ)電極和晶體管之間制作了一個(gè)切口。
9.根據(jù)權(quán)利要求8的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，其中所述的存儲(chǔ)電極經(jīng)由焊接區(qū)連接到上述隔層。
10.根據(jù)權(quán)利要求9的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，其中與上述晶體管漏區(qū)相連的位線位于上述各有源區(qū)之間。
11.根據(jù)權(quán)利要求10的帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體器件，其中所述的位線經(jīng)由焊接區(qū)連接到上述晶體管的漏區(qū)。
12.一種制造帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，包含下列步驟(a)在第一襯底上形成一個(gè)隔離膜圖形，用上述隔離膜圖形作為腐蝕掩模對(duì)上述第一襯底進(jìn)行腐蝕，形成彼此分隔并突出的第一和第二有源區(qū);(b)在上述有源區(qū)的側(cè)壁上形成隔層;(c)清除掉除去形成在待要制作晶體管源區(qū)的區(qū)域的側(cè)壁上的那部分隔層以外的一部分隔層，從而形成一個(gè)與上述第一有源區(qū)接觸的第一隔層以及一個(gè)與上述第二有源區(qū)接觸的第二隔層;(d)在整個(gè)得到的結(jié)構(gòu)上沉積一個(gè)絕緣材料，并對(duì)上述絕緣材料進(jìn)行回腐蝕，從而用上述絕緣材料只填充上述各有源區(qū)之間的空隙;(e)在得到的結(jié)構(gòu)上形成一個(gè)由與上述第一隔層相連的第一存儲(chǔ)電極、介電膜和第一平板電極組成的第一電容器;(f)整平上述第一平板電極的一個(gè)表面;(g)在上述第一平板電極上形成一個(gè)隔離膜并將第二襯底粘貼到所得的結(jié)構(gòu);(h)將上述第一襯底翻轉(zhuǎn)過去，對(duì)上述第一襯底進(jìn)行腐蝕，使上述隔層和有源區(qū)暴露出來;(i)在上述第一和第二有源區(qū)分別形成第一和第二晶體管;以及(j)在得到的結(jié)構(gòu)上形成一個(gè)由連接于上述第二隔層的第二存儲(chǔ)電極、第二介電膜和第二平板電極組成的第二電容器。
13.根據(jù)要權(quán)利要求12的制造帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，在上述步驟(j)中還包括分別形成連接于上述第二隔層的第一和第二焊接區(qū)以及晶體管漏區(qū)的步驟。
14.根據(jù)權(quán)利要求13的制造帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，在上述形成第一和第二焊接區(qū)的步驟中還包括形成與上述第二焊接區(qū)相連并位于上述各有源區(qū)之間的位線的步驟。
15.根據(jù)權(quán)利要求12的制造帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，在上述步驟(i)中還包括形成與上述第二隔層相連的第一焊接區(qū)的步驟。
16.根據(jù)權(quán)利要求12的制造帶有形成在單元晶體管上方和下方的電容器的半導(dǎo)體存儲(chǔ)器件的方法，在上述(d)和(i)各步驟上還包含在整個(gè)得到的結(jié)構(gòu)上形成一個(gè)隔離層的步驟，上述隔離層在存儲(chǔ)電極形成之后被清除掉。
全文摘要
一種帶有形成在單元晶體管上方、下方的電容器的半導(dǎo)體存儲(chǔ)器件，它包含形成在第一層面的第一和第二晶體管、與第一晶體管相連且形成在第一層面下方的第一存儲(chǔ)電極、以及與第二晶體管相連且形成在第一層面上方的第二存儲(chǔ)電極。第一和第二存儲(chǔ)電極經(jīng)由各個(gè)源區(qū)側(cè)壁上形成的隔層連接到各源區(qū)，并在存儲(chǔ)電極和晶體管之間形成一個(gè)切口，以獲得二倍或更大的單元電容量、穩(wěn)定的單元晶體管特性以及降低了的短溝道效應(yīng)。
文檔編號(hào)H01L29/786GK1113610SQ95106068
公開日1995年12月20日 申請(qǐng)日期1995年5月12日 優(yōu)先權(quán)日1994年5月13日
發(fā)明者李柱泳 申請(qǐng)人:三星電子株式會(huì)社