專利名稱：集成電路電源腳的重新排列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路塊，這種集成電路塊中包含至少一個帶焊點的集成電路芯片、排列有多個連線腳和一個半導(dǎo)體基片，利用導(dǎo)體連線將芯片上的焊點與連線腳連接;這些連線腳包括至少一個第一電源連線腳和一個第二電源連線腳，分別接到第一電源電壓和第二電源電壓;半導(dǎo)體基片上至少有一個集成電路，并且設(shè)置有多個焊點，這些焊點包括用來分別接第一電源電壓和第二電源電壓的至少一個第一電源焊點和一個第二電源焊點。這種集成電路是眾所周知的，例如成封裝型，其中連線腳伸到密封體的外面。
按照目前的集成電路技術(shù)水平，基片上可實現(xiàn)的最小結(jié)構(gòu)尺寸為十分之一微米的數(shù)量級。然而，提高小型化程度隨之會使電路對寄生效應(yīng)更加敏感，這種效應(yīng)的一個例子是在芯片內(nèi)部電源線上產(chǎn)生感應(yīng)脈動電壓波。這種波一方面是工作的電路本身，另一方面是由焊絲和電源連線腳的電感所引起的。限制數(shù)字電路開關(guān)速度的主要因素便是產(chǎn)生了這些感應(yīng)的脈動電壓在集成電路中造成的有害影響。
在封裝的集成電路中，例如微處理器或存儲器，電源連線腳彼此之間完全相反配置，已廣泛作為一種標(biāo)準(zhǔn)?？蓞⒖础胺评旨夹g(shù)手冊IC10(PhilipsDataHandbookIC10)”，1987年、第103頁，其中給出了SRAM的連線腳分布圖，再參看“菲利浦技術(shù)手冊IC14”，1987年，第322頁，其中給出了微型控制器的連線腳分布圖。然而，由于進(jìn)一步地小型化以及鐘頻的最大值趨于提高，因而這種標(biāo)準(zhǔn)的缺點就變得更明顯了。例如，位于第一電源連線腳和第二電源連線腳之間的濾波電容需要用長導(dǎo)線連接，因為兩個相對的連線腳之間的距離很大。這些導(dǎo)線的寄生阻抗降低了濾波電容的效能。而且，這樣長的導(dǎo)線也容易成為天線來接收或發(fā)射妨礙電路工作的干擾信號。
此外，包括芯片(其上具有焊點，用來焊接與電源連線腳相連的焊絲)、焊絲和電源連線腳本身具有相當(dāng)大的面積，使電感回路具有相當(dāng)大的電感值。這就造成芯片內(nèi)部的電源線上出現(xiàn)感應(yīng)電壓尖脈沖，這種尖脈沖會干擾集成電路的工作。還有，在常見的雙列直插式集成電路中，電源連線腳和相關(guān)的焊絲的串接所具有的電通路長度可能是最長的，這就使其阻抗，尤其是感抗可能是最大的。
除雙列直插型排列以外，其它常見管腳的排列方式也具有類似的缺點。例如，微控制器的管腳排列，參見“菲利浦技術(shù)手冊IC14”，1987年、第34頁，連線腳排列在集成電路的四周。兩個電源腳設(shè)置在集成電路的兩個對邊上。從而，連接在兩個電源連線腳之間的濾波電容也形成了一個相當(dāng)大的回路。其他的連線腳排列方式可以包括將連線腳排列成兩行以上和兩列以上的網(wǎng)格狀。這種網(wǎng)格狀的排列方式可以有較高的連線腳密度，這對功耗較大的集成電路來說尤其有利。特別是在大電流且電源變化大的高功耗環(huán)境中，其工作將受到上述感應(yīng)效應(yīng)的限制。
因此，本發(fā)明的目的是提供一種對所說的寄生效應(yīng)敏感較小的集成電路。為了達(dá)到這個目的，本發(fā)明的集成電路的特征在于第一電源腳和相關(guān)的導(dǎo)體連線所合計的第一電通路的長度，以及第二電源腳和相關(guān)的導(dǎo)體連線所合計的第二電通路的長度都等于或小于其他任意一個除電源腳之外的連線腳和相關(guān)的導(dǎo)體連線所合計的電通路的長度。于是，電源腳及其相關(guān)的導(dǎo)體連線串接的電感就可能是最低的。
在一個實施例中，本發(fā)明的集成電路的特征在于，第一電源腳和第二電源腳彼此相鄰配置。由于將第一和第二電源腳彼此緊挨著配置，使上面所描述的回路面積進(jìn)一步大大縮小，從而使電感降至最小值。電源腳這樣排列的另一個優(yōu)點是，電源腳和相關(guān)的焊絲中的電流相互平行且方向相反，使得相鄰的導(dǎo)線中產(chǎn)生的電磁場基本上相互抵消，因此，這樣排列的電源腳和相關(guān)焊絲的總有效電感小于單根焊絲電感的一半。
在另一個實施例中，本發(fā)明的集成電路的特征在于，至少有兩個第一電源腳和兩個第二電源腳。由于每種電源至少有兩個電源腳和焊絲，故使每種電源通路上的電流減小至少1/2，因此，這種結(jié)構(gòu)使得半導(dǎo)體內(nèi)部的電源線，甚至更多的導(dǎo)線上，減小了干擾信號的幅度。
在本發(fā)明的進(jìn)一步的實施例中，連線腳包括一個輸出腳，用來傳送輸出信號，其特征在于所說的輸出腳與所說的電源腳之一相鄰。當(dāng)嵌入到一個數(shù)據(jù)處理系統(tǒng)中時，許多其他電路就可以互連到所說的輸出腳上。每一個其他電路及其互連都具有阻抗。因此，用來將輸出信號傳送到其他電路中的輸出腳通常比其他腳所傳送的信號強(qiáng)。通過將輸出腳設(shè)置得非?？拷f的電源腳，使芯片和輸出腳之間的距離僅僅略大于芯片和電源腳之間的距離。因此，相應(yīng)的焊絲和輸出腳的電感在量值上也僅僅略大一點。此外，大電流和電流高速變化效應(yīng)對電源腳上的電源電壓也只產(chǎn)生較弱的影響。對于后者來說，通過它們成對地出現(xiàn)而被很好地抑制。將輸出連線腳設(shè)置得非?？拷娫催B線腳的更大優(yōu)點是在輸出腳上，通過短饋線，供電給用來傳送輸出信號的輸出緩沖器。這樣，在緩沖器工作時，由電流快速變化而引起的感應(yīng)電壓尖脈沖的幅度，就會小于常見的集成電路在同樣條件下產(chǎn)生的尖脈沖的幅度。
在本發(fā)明的集成電路的更進(jìn)一步的實施例中，連線腳進(jìn)一步包括多個控制腳，例如一個時鐘輸入、或啟動芯片、或允許讀出或允許寫入、或允許輸出或啟動程序、或輸出、或復(fù)位輸入、或中止輸入或允許檢測，其特征在于這些控制腳比非電源腳和非輸出腳的其他連線腳更靠近預(yù)定的電源腳。通過在非?？拷蓪Φ碾娫催B線腳的地方設(shè)置控制連線腳，如時鐘連線腳和啟動腳，形成一個連線腳的中心部分。幾乎所有集成電路都存在著形成的所說中心部分的連線腳。因此，芯片的設(shè)計者可以取這樣的一個中心部分作為創(chuàng)作電路的起點，即這個中心部分受到的感應(yīng)干擾的敏感度低，而且產(chǎn)生感應(yīng)電壓尖脈沖要少得多。根據(jù)本發(fā)明設(shè)計的電路的擴(kuò)展可以容易地加以實現(xiàn)。對大多數(shù)連線腳的設(shè)置來說，因而，布局的主要部分是預(yù)定的。對于存儲器來說這種設(shè)計方式尤其具有重大的優(yōu)點，即就存儲單元而論，僅僅地址空間的尺寸可能不同，而元件布局上卻不會不同。
利用本發(fā)明對CMOS存儲器進(jìn)行實驗的結(jié)果表明，由于開關(guān)而引起的干擾電壓的幅度要比常規(guī)饋電的存儲器小4-5倍。
下面將參照附圖來描述本發(fā)明，

圖1表示常見的雙列直插集成電路腳的排列。
圖2表示本發(fā)明的雙列直插集成電路腳的排列。
圖3表示常見集成電路腳的排列，管腳配置在四周。
圖4表示本發(fā)明集成電路腳的排列，管腳配置在四周。
圖1表示出了一種常見的雙列直插集成電路腳的排列。圖示的是一個SRAM集成電路，其中包括封裝在封裝件112中的集成電路芯片100，為了清楚起見，只畫出了封裝件的一部分。芯片100上具有焊點如114和116，它們靠近芯片100的邊緣。所示的焊點通過導(dǎo)體連線，例如象122和124那樣的焊絲連接到腳1-24上，腳1-24伸到封裝件112的外面。腳1-24和焊絲，如122和124使芯片100連接到外界。通過電源腳24和焊絲124給芯片100提供電壓源Vcc，通過電源腳12和焊絲122給芯片100提供電壓源GND。根據(jù)普遍采用的標(biāo)準(zhǔn)，電源腳12和24設(shè)置在彼此正好相反的位置上。連線腳9-11和13-17是輸入/輸出腳，用來傳送數(shù)據(jù)。連線腳1-8、19、22和23是地址腳。連線腳18、20和21作為控制腳，分別為片選信號、允許輸出信號和允許寫入信號，用來控制芯片100。
正如圖中所看到的那樣，焊點(其中包括焊點114和116)的位置與四周連線腳1-24的位置相對應(yīng)。因而，在這種排列方式中，由電源連線腳12和焊絲122以及由電源連線腳24和焊絲124所組成的電通路長度，在所有連線腳與其相關(guān)焊絲的串接中可能是最長的。
另一方面，由于電源腳12和24彼此正好相反配置，因此，所說的腳12和24之間的距離在所有任意一對連線腳之間的距離中，可能是最長的。
這種結(jié)構(gòu)具有許多缺點。首先，由于電源腳12和焊絲122串接的電通路長度以及由電源腳24和焊絲124串接的電通路長度是最長的，因而，串接的電感就都最大。集成電路工作時，快速大變化的電流為所說的電源腳12和24及其相關(guān)的焊絲122和124所傳導(dǎo)，于是，因電流變化和電感都大，從而在電源腳12和24以及相關(guān)的焊絲122和124上就很容易感生電壓尖脈沖。然后，這種尖脈沖就會傳到芯片內(nèi)部的電源線上。由于上面所說的電通路的長度較長，所以在電源腳和焊絲上感生的電壓尖脈沖的大小就可能與芯片內(nèi)部的電源線(未示出)上所出現(xiàn)的電壓尖脈沖的大小具有同樣的數(shù)量級。
為了減小電壓尖脈沖的幅度和所說的電壓尖脈沖對其他承載信息的信號的影響，在電源腳12和14之間連接一個濾波電容126。常見結(jié)構(gòu)的另一個缺點是該電容126引起的。由于電源腳12和24的位置彼此是相反的，因而必須用相當(dāng)長的導(dǎo)線將濾波電容126接在其間。這就意味著存在一個導(dǎo)體回路，該回路包括電容126的連線、電源腳12和24以及焊絲122和124，其相當(dāng)大的面積還得考慮其他感應(yīng)效果干擾著集成電路，或者集成電路附近的其他電路(未示出)的工作。而且，長導(dǎo)線的阻抗還會引起滯后效應(yīng)，從而降低電容126的效能。
隨著集成電路小型化的進(jìn)展以及最大鐘頻趨于進(jìn)一步提高，因而常規(guī)管腳系統(tǒng)的缺點盡至變得更突出了。由于尺寸總是不斷縮小且鐘頻不斷提高，因此，感生的電壓尖脈沖更容易對芯片本身產(chǎn)生有害的影響。所以，除非電源上的電流變化適合于常規(guī)管腳集成電路的限度，這特別意味著最大鐘頻相當(dāng)?shù)?，從而其工作速度低，否則，集成電路無論如何也不能可靠地工作。
圖2表示集成電路的管腳按本發(fā)明的方式設(shè)置的一個例子。圖示的是一個SRAM集成電路，其中包括封裝在封裝件312中的集成電路芯片300，為清楚起見，只畫出其中的一部分。芯片300上具有焊點如314和316，這些焊點靠近芯片300的邊緣。利用焊絲如322和324將焊點連接到連線腳1-24上，連線腳1-24伸到封裝件312的外面。通過電源腳6和8給芯片300饋送電壓源Vcc，而通過電源腳7和19給芯片300饋送電壓源GND。與前圖所示的腳的排列方式相比，現(xiàn)在的電源腳6和7(以及18和19)設(shè)置在這樣的位置，使得由每個電源腳及其相關(guān)的焊絲的合計相應(yīng)的電通路長度達(dá)到最小值。為此，一邊的電源腳6和7與另一邊的電源腳18和19分別設(shè)置在各個相應(yīng)的連線腳序列的中央。通過使所說的電通路長度達(dá)到最小值，而使得電源腳及其相關(guān)焊絲串接的總電感值比對應(yīng)于前圖中按常見方式排列連線腳時相應(yīng)的電源連線腳及其焊絲的總電感值來說減小得相當(dāng)多。
通過將Vcc和GND那樣彼此相鄰配置電源腳，如管腳6和7(以及18和19)，使得濾波電容326(328)用很短的連接導(dǎo)線就能連接于其間。這時由兩個電源腳6和7、焊絲322和324、芯片300和電容326所組成的回路其周邊非常短而且其周邊所圍的面積非常小。用來將電容326(328)連接到電源腳上的導(dǎo)線所呈現(xiàn)的阻抗比圖1所示的情形下的阻抗要小得多，這就增強(qiáng)了電容的效能。此外，所說的回路的面積比前圖所示的情形下的面積要小得多，這就意味著回路電感要小得多。因而大大降低了它對，例如外部發(fā)生的電磁場的敏感性。如果空間允許的話，濾波電容326(例如一個安裝于表面的器件)可以在封裝件的里面連接到兩個相關(guān)的電源腳上，或者可以組合在電源腳它們本身的內(nèi)部。
使Vcc腳最靠近GND腳的這種電源腳排列方式的另一個優(yōu)點，是減小了電源腳及其相關(guān)焊絲的總有效電感。這種減小是由每個電源腳及其相關(guān)的焊絲構(gòu)成的導(dǎo)體中，傳導(dǎo)的電流方向，反向平行所造成的。在兩個相互平行的導(dǎo)體中，由反向平行的電流所產(chǎn)生的互感使得平行導(dǎo)體的有效電感小于單個導(dǎo)體電感的一半。
還有，所示的集成電路具有兩個電源腳6和18用于電壓源Vcc和兩個電源腳7和19用于電壓源GND。這時每個電源中傳導(dǎo)的電流就只是圖1所示情形的一半。這就進(jìn)一步減小了感應(yīng)電壓尖脈沖的幅度。
Vcc腳6和18以及GND腳7和19最好象圖中所看到的那樣軸對稱安排。相反，如果以鏡面對稱的方式排列電源腳，那么，當(dāng)將集成電路塊無意中轉(zhuǎn)到另一方向(圖中倒過來的方向)插入電路板中時，就可能導(dǎo)致集成電路毀壞。
正如從圖2中所看到的那樣，輸出腳5、8、17和20位于電源腳鄰近。所說的輸出腳是伸到外面的端子，而與芯片上的輸出緩沖器(未示出)的輸出端相連。使輸出腳與電源腳相鄰的排列方式具有許多優(yōu)點。第一，由輸出腳及其相關(guān)的焊絲所構(gòu)成的電通路長度與由電源連線腳及其相連的焊絲所構(gòu)成的電通路長度相等或具有同樣的數(shù)量級，因而，前者的阻抗(電感)同樣也低。第二，在芯片300的邊緣上設(shè)置輸出緩沖器。由于緩沖器的位置靠近用來連接電源端子和連接輸出腳的焊點，因此，只需用芯片上的電源短線(未示出)向緩沖器饋電。電源線短是有益的，尤其對輸出緩沖器來說更是如此，由于它們經(jīng)常開關(guān)大電流，因而在相關(guān)的電源線上可能會感生電壓尖脈沖。如果盡可能地縮短電源線，則其電感將成比例地得以降低。
片選信號的控制腳10、允許寫入信號的控制腳15以及允許輸出的控制腳22，按各相關(guān)的連線腳序列配置于各個輸出腳附近。電源腳6、7、18、19，輸出腳4、5、8、9、16、17、20、21，以及控制腳10、15、22等存儲器集成電路中經(jīng)常出現(xiàn)的連線腳系列形成一個中心部分或者控制核心。另一種集成電路類型，如微控制器因集成電路的特殊應(yīng)用可能需要安排別的控制腳布置方式。所說的電源腳、輸出腳和控制腳集中于一個中心部分，并把芯片分成核心電路和附屬電路。這樣具有許多優(yōu)點，首先，集成電路對上面已經(jīng)討論過的感應(yīng)電壓尖脈沖的敏感性較小。其次，標(biāo)準(zhǔn)連線腳的中心部分給集成電路的設(shè)計者提供了一個起點，這個起點適用于各種布局，并且各種附屬電路和由此衍生的電路都能比較容易地連接到該核心電路上。
圖2中，地址腳1、2、3、11、12、13、14、23、24位于控制腳和電源腳的外側(cè)。尤其對存儲器的設(shè)計者來說，這種核心電路和附屬電路的分法具有這樣的優(yōu)點，即不同容量的存儲器可以用不易受感應(yīng)干擾影響的同一核心電路。
圖3示出了常見的存儲器集成電路腳排列方式的一個例子，這種集成電路的管腳沿著其周邊設(shè)置。集成電路包括一個封裝在封裝件512中的集成電路芯片500，為清楚起見，只畫出了封裝件512的一部分。芯片500上設(shè)有焊點如514和516，這些焊點的位置靠近芯片500的邊緣。通過焊絲如522和524連接到連線腳如14和28上。連線腳28和14分別用來接受電壓源Vcc和GND。連線腳1、10、15和21未加連接。連線腳11-13和16-20是輸出腳，連線腳2-9、26和27是地址腳，連線腳22-24是控制腳，用來接受各種給芯片的啟動信號，這些都提供了，例如微處理器系統(tǒng)中存儲器擴(kuò)展的便利。
正如所看到的那樣，從減小感應(yīng)干擾的角度來看，電源腳14和28的位置大概不是最佳位置。首先，它們不是可能最短的連線腳，腳1和15就比它們短，但腳1和15是未加連接的。其次，電源腳位于集成電路的對邊上。用導(dǎo)線將濾波電容526連接在電源腳28和14之間，所用的導(dǎo)線從集成電路的這邊到那邊跨接相當(dāng)長的距離。已經(jīng)參照圖1的那種集成電路所描述的連線腳排列方式的缺點，同樣可加之于圖3所示的集成電路上。
圖4示出了集成電路沿周邊設(shè)置連線腳的排列方式的一個例子。圖中示出了一個在封裝件612里面的集成電路芯片600。這里，VDD電源腳14和28分別與GND電源腳15和1相鄰。而且，相鄰的VDD電源腳和GND電源腳位于相關(guān)的連線腳序列的中央，也就是說，其兩側(cè)都排列著其他連線腳，且兩側(cè)的其他連線腳的數(shù)量基本上相同。濾波電容626和628最好是在表面安裝的器件(s、m、d、)，并分別連接到電源腳14和15及電源腳1和28之間。輸出腳12、13和16、17與電源腳14和15的排列相鄰配置。輸出腳3、2和27、26與電源腳1和28的排列相鄰。連線腳22-25指定為控制腳，用于接收各種給芯片的啟動信號，連線腳5-11、20和22則定為地址腳。
盡管上面的實施例指的是存儲器，但是，同樣的連線腳排列方式也能用在其他類型的電路上，例如微控制器上。而且類似的排列方式還能用于包含一個以上的芯片的集成電路塊，其連線腳排列方式同樣體現(xiàn)本發(fā)明的目的，即通過在最靠近芯片的地方將這些電源腳配成對，并使輸出連線腳與相應(yīng)的連線腳排列中的電源腳相鄰以減小感應(yīng)電壓尖脈沖。
權(quán)利要求
1.一種集成電路塊，包括至少一個集成電路芯片，芯片上有焊點，通過導(dǎo)體連線將焊點，通過導(dǎo)體連線將焊點連接到連線腳上，連線腳中包括至少一個第一電源腳和一個第二電源腳，分別用來接受第一電壓源和第二電壓源，其特征在于，第一電源連線腳及其相關(guān)的導(dǎo)體連線合計的第一電通路長度，和第二電源連線腳及其相關(guān)的導(dǎo)體連線合計的第二電通路長度兩者都等于或短于任何其他非電源連線腳的連線腳及其與所說的其他連線腳相關(guān)的導(dǎo)體連線的合計的電通路長度。
2.一種集成電路塊，包括至少一個集成電路芯片，芯片上有焊點，通過導(dǎo)體連線將焊點連接到連線腳上，連線腳包括至少一個第一電源腳和一個第二電源腳，分別用來接受第一電壓源和第二電壓源，其特征在于，第一電源腳及其相關(guān)的導(dǎo)體連線合計的第一電通路長度，和第二電源腳及其相關(guān)的導(dǎo)體連線合計的第二電通路長度，兩者的總和等于或短于任何一對其他的兩者都不是電源腳的連線腳及其相關(guān)的導(dǎo)體連線合計的電通路長度之和。
3.按照權(quán)利要求1或2所說的集成電路塊，其特征在于，至少一個第一電源腳與一個第二電源腳相鄰排列。
4.按照權(quán)利要求1、2或3所說的集成電路塊，其特征在于，設(shè)置了至少兩個第一電源腳，或者至少兩個第二電源腳。
5.按照權(quán)利要求3所說的集成電路塊，其特征在于，設(shè)置了至少兩組電源連線腳，每組包括一個相應(yīng)的第一電源腳與一個相應(yīng)的第二電源腳相鄰排列。
6.按照權(quán)利要求5所說的集成電路塊，其特征在于，所說的這些組是有序的組，且在排列中軸對稱配置。
7.按照權(quán)利要求5或6所說的集成電路塊，其特征在于，將各自的組設(shè)置在集成電路塊的兩個相對的邊上。
8.按照權(quán)利要求1、2、3、4、5、6或7所說的集成電路塊，其中，連線腳包括一個用來傳輸一個輸出信號或輸出多個信號的一個輸出腳或多個輸出腳，其特征在于，將該輸出腳或者至少多個輸出連線腳中的大部分設(shè)置得離最靠近相關(guān)的輸出腳或多個輸出腳的電源腳比非電源連線腳或非輸出連線腳的其他連線腳離得要較近。
9.按照權(quán)利要求8所說的集成電路塊，其中，連線腳包括至少一個用來接受控制信號的控制腳，用來控制集成電路芯片中電路的工作，例如一個時鐘輸入、或啟動芯片、或允許讀出、或允許寫入、或啟動程序、或允許輸出、或復(fù)位輸入、或中止輸入、或允許檢測，其特征在于，將在或沿排列中的每個控制腳設(shè)置得離最靠近所說的控制腳的電源腳，比非電源腳或非輸出腳或非控制連線腳的任何其他連線腳離得要較近。
10.一種半導(dǎo)體基片，其中至少有一個集成電路具有多個焊點的一種排列，這些焊點包括至少一個第一電源焊點和一個第二電源焊點，分別用來接受第一電壓源和第二電壓源，其特征在于，排列中至少有一個第一電源焊點與一個第二電源焊點相鄰。
11.按照權(quán)利要求10所說的半導(dǎo)體基片，其特征在于，至少有兩個第一電源焊點或兩個第二電源焊點。
12.按照權(quán)利要求10所說的半導(dǎo)體基片，其特征在于，至少有兩組電源焊點，每組包括一個各自的第一電源焊點與一個相應(yīng)的第二電源焊點相鄰。
13.按照權(quán)利要求12所說的半導(dǎo)體基片，其特征在于，所說的組包括有序的組，在排列中軸對稱配置。
14.按照權(quán)利要求12或13所說的半導(dǎo)體基片，其特征在于，各組分別配置在基片相對的邊上。
15.按照權(quán)利要求10、11、12、13或14所說的半導(dǎo)體基片，其中，這些焊點分別包括一個用來傳輸一個輸出信號或多個信號的一個輸出焊點，其特征在于，將一個輸出焊點或者至少多個輸出焊點中的大部分焊點設(shè)置得離最靠近相關(guān)輸出焊點的電源焊點，比非電源焊點或非輸出焊點的其他焊點離得要較近。
16.按照權(quán)利要求15所說的半導(dǎo)體基片，其特征在于，集成電路包含一個輸出緩沖器，具有與輸出焊點相連的輸出端，其中，通過電源焊點和芯片上的電源線給輸出緩沖器饋電，所說的芯片上的電源線不比那些給集成電路中的其他電路饋電的芯片電源線長。
17.按照權(quán)利要求15或16所說的半導(dǎo)體基片，其中，所說的焊點包括至少一個用來接受一個用來控制集成電路工作的控制信號的控制焊點，例如一個時鐘輸入、或啟動芯片、或允許讀出、或允許寫入、或啟動程序、或允許輸出、或復(fù)位輸入、或中止輸入、或允許檢測，其特征在于，基本上將每一個控制焊點設(shè)置得離最靠近所說控制焊點的電源焊點比非電源焊點或非輸出焊點或非控制焊點的其他焊點離得要較近。
18.一種集成電路塊，包括一個第一多序列的多個連線腳;一個集成電路芯片，具有第二多序列的焊點，各焊點和相關(guān)的連線腳之間的各個互連包括相應(yīng)的焊絲;在所說的連線腳中，有一個第一電源連線腳和一個第二電源連線腳，分別用來接受第一電壓源和第二電壓源，其特征在于，每個所說的電源連線腳都基本上位于相應(yīng)的連線腳序列的中央，并互連到相關(guān)的焊點上，該焊點同樣也基本上位于相關(guān)的焊點序列的中央，所說的相關(guān)的連線腳序列和所說的相關(guān)的焊點序列彼此都沿著邊設(shè)置。
19.按照權(quán)利要求18所說的集成電路塊，包括至少一個第一序列的連線腳和一個第二序列的連線腳，集成電路芯片設(shè)置在所說的第一序列連線腳的一側(cè)與所說的第二序列的連線腳的另一側(cè)之間，包括將第一電源連線腳與第二電源連線腳相鄰設(shè)置的一個排列，基本上配置在所說的第一序列和第二序列中的至少一個序列的中央。
20.按照權(quán)利要求19所說的集成電路塊，其中，連線腳包括至少一個輸出腳，用來傳送輸出信號，其特征在于，在相關(guān)的序列中，將每個輸出腳配置得離最近的電源連線腳，比非電源連線腳或非輸出連線腳的其他連線腳要近。
21.按照權(quán)利要求20所說的集成電路塊，其中，連線腳包括至少一個用來接受控制信號的控制腳，例如一個時鐘輸入、或啟動芯片、或允許讀出、或允許寫入或啟動程序或允許輸出、或復(fù)位輸入、或中止輸入、或允許檢測，其特征在于，在相關(guān)的序列中，將每個控制腳設(shè)置于離相關(guān)序列中最近的電源腳，比非電源連線腳和非輸出連線腳及非控制腳的其他連線腳要近。
22.一種半導(dǎo)體基片，其中至少設(shè)有一個集成電路芯片，芯片上有多組焊點，這些焊點中包括有一個第一電源焊點和一個第二電源焊點，分別用來接受第一電壓源和第二電壓源，每個所說的電源焊點基本上都配置在各自所在的焊點組的中央。
23.按照權(quán)利要求22所說的半導(dǎo)體基片，其中具有一個第一焊點組和一個第二焊點組，彼此平行設(shè)置，第一電源焊點基本上配置在第一焊點組的中央，第二電源焊點基本上配置在第二焊點組的中央。
24.一種半導(dǎo)體基片，具有一個第一焊點組和一個第二焊點組，所說的焊點組設(shè)置成彼此平行，其中，用來接受第一電壓源的每個第一電源焊點設(shè)置成與用來接受第二電壓源的每個第二電源焊點相鄰，第一電源焊點與第二電源焊點相鄰的排列基本上位于至少一個所說焊點組的中央。
25.按照權(quán)利要求22、23或24所說的半導(dǎo)體基片，其中，焊點包括另外的多個輸出焊點，用來傳送輸出信號，其特征在于，將同一組中至少另外的多個輸出焊點的大部分設(shè)置于離同一組中最近的電源焊點比非電源焊點或非輸出焊點的其他焊點要近。
26.桉照權(quán)利要求25所說的半導(dǎo)體基片，其中，焊點還包括用來接受控制信號的其他多個控制焊點，如一個時鐘輸入、或啟動芯片、或允許讀出、或允許寫入、或啟動程序、或允許輸出、或復(fù)位輸入、或中止輸入、或允許檢測，其特征在于，將同一組中的至少其他多個焊點中的大部分設(shè)置得離同一組中最近的電源焊點，比非電源焊點或非輸出焊點或非控制焊點的別的焊點要較近。
27.按照權(quán)利要求9或21所說的集成電路塊，其中，集成電路芯片包括集成的存儲電路。
28.按照權(quán)利要求17所說的集成電路塊，其中，集成電路包括集成的存儲電路。
全文摘要
集成電路設(shè)有電源腳伸到芯片封裝件的外面。選擇電源腳的位置使得相關(guān)的焊絲的長度達(dá)到最小值。而且，電源腳相互之間相鄰配置以便減小相關(guān)焊絲的有效電感。與芯片上的緩沖器相連的輸出腳設(shè)置在電源腳附近，以便減小緩沖器的電源線的長度，使寄生的電感效應(yīng)進(jìn)一步減小。在輸出腳的外側(cè)設(shè)置控制腳。因此，給例如具有各種不同布局的存儲器集成電路提供了一種很好的標(biāo)準(zhǔn)連線腳保護(hù)核心。
文檔編號H01L23/48GK1045486SQ9010146
公開日1990年9月19日 申請日期1990年2月12日 優(yōu)先權(quán)日1989年2月14日
發(fā)明者羅埃洛夫·赫爾曼·威廉·索爾特斯 申請人:菲利浦光燈制造公司