專利名稱:在硅襯底上形成隔離硅區(qū)和場(chǎng)效應(yīng)器件的工藝過程的制作方法
本發(fā)明涉及MOS集成電路領(lǐng)域，尤其涉及在一塊硅襯底上形成隔離硅區(qū)的有關(guān)問題。
在金屬-氧化物-半導(dǎo)體(MOS)集成電路制造過程中，常常要采取步驟把一個(gè)器件同另一個(gè)器件從電氣上隔離開，這樣以消除或減小器件之間的寄生通路。例如，若把場(chǎng)效應(yīng)晶體管不加隔離的制造在一塊硅襯底上，這樣，兩個(gè)不同晶體管的源區(qū)或漏區(qū)就可能成為不需要的第三只晶體管。復(fù)蓋在表面的相互連接，象安排在一個(gè)晶體管的源和另一晶體管的漏之間的鋁線，起了柵極的作用而可能引起傳導(dǎo)寄生。
在互補(bǔ)MOS(CMOS)集成電路中，寄生通路的問題甚至更大。這里，襯底，互補(bǔ)晶體管的n+區(qū)或p+區(qū)，以及用于形成一種導(dǎo)電型晶體管的井都可能相互一起形成一個(gè)不需要的晶體管，在這些不同區(qū)域之間的晶體管的作用可能導(dǎo)致產(chǎn)生一個(gè)破壞集成電路的寄生通路，這問題有時(shí)稱作“l(fā)atchup”。(閂鎖)
現(xiàn)在有幾種加工技術(shù)用來減少寄生傳導(dǎo)，通常在相鄰晶體管之間用場(chǎng)氧化物區(qū)來把一個(gè)晶體管的源同另一個(gè)晶體管的漏隔離開，這些較厚的氧化物區(qū)在相鄰的晶體管之間提供了一個(gè)導(dǎo)電性差的通路(或更長(zhǎng)的通路)，而且復(fù)蓋在上面的線離襯底的距離更大了，這樣就降低了它們作為不需要的柵極的效率。對(duì)于CMOS電路，典型的從n+到p+的場(chǎng)氧化物是6微米寬，這樣它耗掉的襯底面積，同制造這場(chǎng)效應(yīng)管所需要的面積相比是相當(dāng)大的，在另一些情況下，在襯底上形成一些溝，并用一種絕緣材料把這溝填滿。盡管這項(xiàng)技術(shù)是有效的，分開的距離甚至小到1微米，但它需要更為復(fù)雜的工藝過程。
在CMOS器路中也用其他技術(shù)來防止閂鎖，例如，在一塊高度摻雜的襯底上生長(zhǎng)出一外延層，再在這外延層上形成這些電路。在另一些電路中，在一個(gè)絕緣體上方，象在SOS(硅在蘭寶石上一即蘭寶石襯底)工藝中一樣形成一層薄層。
現(xiàn)在這項(xiàng)發(fā)明提供一種與上述老技術(shù)不同的技術(shù)，根據(jù)此項(xiàng)發(fā)明，利用襯底的晶狀結(jié)構(gòu)，作為生長(zhǎng)晶種在絕緣區(qū)上形成一種類似外延層的硅層。
用來由晶種形成類外延層的其他工藝過程都是熟知的，一般說來，這些老的工藝過程用一個(gè)晶種，而且不是在晶種窗上制造器件，襯底從電氣上也不加入最后的電路，就申請(qǐng)人所知，以往的工藝中最近的技術(shù)是(1)Electronic Week，(電子周刊)1984年8月6日，第31頁“Britain Getting Its Act Together in SoI Technology In Bid To Get Jump OU u.S And Japanese chip Makers;(2)Electronic Week，(電子周刊)1984年8月6日，第32-33頁，“cam-bride Lab Heats Wafers Top and Bottom”;(3)LED82，16、4，第433頁-436頁“Characterization of Laser-Sol Double Si Active Layers By Fabricating Device Structures”;(4)IEDM82，16、1第420-423頁，“MOS Trausistors in Bean-Recrystallized Polysilicon”;(5)J.Elect-rochem.Soc.
(電化學(xué)協(xié)會(huì)會(huì)報(bào))1981年9月，第1981頁-1986頁(128卷，第9期)“Single Crystal SilicoN-ON-Oxide By A Scanning CW Laser Induced Lateral Seeding Process”;34、5，第808-811頁，“Device Performances of A submicron SoI Technology”;以及(7)Journal of Crystal Growth 63，63，(晶體生長(zhǎng)雜志)，1983年，第453-483頁“Graphite-Strip-Heater-Zone-Melting Recry-stallization of si Films”。
敘述了一種在一塊硅襯底上制造場(chǎng)效應(yīng)器件的改進(jìn)工藝過程，按這種工藝，用絕緣區(qū)來把這些器件彼此隔離開來。在襯底上形成了這些絕緣區(qū)，它們確定了這些區(qū)域之間開口的大小;這些區(qū)域?yàn)橐r底提供了晶種窗。在這些絕緣區(qū)的上方形成一層硅(如，多晶硅或非晶硅硅)，這層硅伸展到窗里面去，這層硅需經(jīng)處理以使該襯底的結(jié)晶結(jié)構(gòu)經(jīng)過晶種窗長(zhǎng)入這層硅里，硅層的這個(gè)重新結(jié)晶過程是經(jīng)過這些窗口引入晶種的，重新結(jié)晶過的這層硅形成一個(gè)主晶層，在它里面或它上面制造場(chǎng)效應(yīng)器件，而這些器件的溝道直接形成在晶種筒的上方。
圖1是一部分硅襯底的橫截面正視圖，這一部分包括一個(gè)型井，一個(gè)二氧化硅層和氮化硅掩膜;
圖2示出的是圖1的襯底在氧化并去掉了氮化硅掩膜后的情況;
圖3示出的是圖2的襯底磨平后的情況;
圖4示出的是圖3的襯底，在它上面形成一層硅層后的情況;
圖5示出的是圖4的襯底，在襯底的結(jié)晶結(jié)構(gòu)傳入上面硅層后的情況;
圖6示出的是圖5的襯底在進(jìn)行摻雜用以調(diào)整器件的閥值電壓時(shí)的情況;
圖7示出的是圖6的襯底在另一掩膜步驟后的情況;
圖8示出的是圖7的襯底在加工處理了硅層以隔離兩相鄰晶體管區(qū)后的情況;
圖9示出的是圖8的襯底，在上面硅層中制造了CMOS晶體管后的情況;
圖10是一個(gè)襯底的橫截面正視圖，它示出了本發(fā)明的另一種具體實(shí)現(xiàn)，這對(duì)制造CMOS反相器是特別有用的。
本發(fā)明敘述在一塊硅襯底上形成隔離區(qū)和場(chǎng)效應(yīng)器件的一種工藝過程。下面的說明提出了許多具體細(xì)節(jié)，以便本發(fā)明能被徹底了解。顯然，對(duì)熟悉本專業(yè)的人來說，沒有這些具體細(xì)節(jié)，也能實(shí)現(xiàn)這個(gè)工藝過程。而在另一些場(chǎng)合，大家所熟悉的那些工藝步驟就沒有詳細(xì)敘述，以便不會(huì)不必要地掩蓋本發(fā)明。
圖1-9舉例說明了如何用本發(fā)明教給的方法制造互補(bǔ)MOS場(chǎng)效應(yīng)器件(特別是場(chǎng)效應(yīng)晶體管)。制造過程從一塊通常的P型單晶硅襯底開始，它在圖1中用10表示。用大家熟知的工藝過程，在襯底上產(chǎn)生一個(gè)供P溝道器件用的型井34。這個(gè)井可用n、磷或其他n型雜質(zhì)摻雜。在襯底10的上表面沉積了一個(gè)象二氧化硅層這樣的保護(hù)層12。用普通的掩膜和刻蝕工藝步驟形成氮化硅部分13。這些氮化硅部分彼此隔離，如圖所示的那樣，其中一個(gè)在井34的上方。這些氮化硅的寬度對(duì)于本發(fā)明并不關(guān)鍵;例如，它們可在1微米的量級(jí)或更小。
圖1的襯底再經(jīng)過一個(gè)高溫氧化步驟，如通常所用的那樣，以形成圖2所示的場(chǎng)氧化物區(qū)14。(這一步驟也可用“打入”步驟形成井34)這個(gè)場(chǎng)氧化物區(qū)14的厚度，比方說可為6000A°。
盡管沒有必要，但人們還是喜歡把圖2的結(jié)構(gòu)平面化，也就是說，利用一些步驟形成圖3所示的平坦表面15，可以利用已知的加工工藝來實(shí)現(xiàn)這種平面化。要形成一個(gè)平面層，可在圖2結(jié)構(gòu)的上方形成一個(gè)聚異丁烯酸甲酯(硬有機(jī)玻璃)復(fù)蓋層或者一個(gè)層。然后再對(duì)這平面進(jìn)行反應(yīng)性的離子刻蝕，它在這層和場(chǎng)氧化物區(qū)14之間的選擇為1-1。圖2的場(chǎng)氧化物區(qū)的厚度減小了，它作為場(chǎng)氧化物區(qū)14a示于圖3。
現(xiàn)在用氟氫酸洗把場(chǎng)氧化物區(qū)14a之間的硅襯底暴露出來，跟著再在這襯底上方沉積一層多晶硅或非晶硅層20。這硅層既蓋著硅襯底露出的區(qū)域又蓋著場(chǎng)氧化物區(qū)14a。如圖4所示的那樣，上部的硅層20在窗口或開口24處同襯底10相接觸。也就是說，區(qū)域14a確定了到襯底10的開口。在這上部硅層20上方形成一層二氧化硅層或二氧化硅/氮化硅復(fù)合層22。這上部硅層20和復(fù)蓋層22可以利用熟知的化學(xué)蒸發(fā)沉積步驟來產(chǎn)生。在現(xiàn)在優(yōu)院選用的具體實(shí)現(xiàn)中，層20大約5000A°厚，復(fù)蓋層厚可以為1000A°。
現(xiàn)在使上部硅層20重新結(jié)晶，這使層20采取襯底的結(jié)晶結(jié)構(gòu)，也就是說，若襯底的晶向?yàn)?100)，則層20的多晶硅或非晶硅也采取這結(jié)構(gòu)的晶向(100)。通過用掃描激光(如連續(xù)波氬氣激光)掃描電子束或石墨帶加熱器把圖4的結(jié)構(gòu)加熱就可實(shí)現(xiàn)這重新結(jié)晶過程。圖4中重新結(jié)晶過的層20作為層20a示于圖5上。圖4的開口24起晶種窗的作用，使襯底的結(jié)晶結(jié)構(gòu)可以通過這晶種窗傳入或長(zhǎng)入層20。直接在晶種上方的層20的硅，圖5中用箭頭27表示，它的單晶結(jié)構(gòu)質(zhì)量最高，因?yàn)樗苯釉诠枰r底上方，但是，襯底的結(jié)晶結(jié)構(gòu)橫向傳進(jìn)氧化物區(qū)14a上方的硅層，到圖5中箭頭28標(biāo)出的區(qū)域。這橫向重新結(jié)晶將發(fā)生在超出晶種窗邊緣幾微米的一段距離上，雖然最后形成的晶體結(jié)構(gòu)的質(zhì)量可能不如晶種窗上方的那么好。因此，層20a就其性質(zhì)而言是一個(gè)外延硅層，其晶體生長(zhǎng)是由予先確定的由場(chǎng)氧化物區(qū)分開的晶種窗產(chǎn)生的。正是在這硅層20a上，或者在其里面制造了場(chǎng)效應(yīng)器件。
在重新結(jié)晶過程中，也可使用各種其他方法來加熱襯底的背部。例如，可用一個(gè)熱夾具來保持晶片結(jié)晶時(shí)的溫升，也可用專門的石英爐。
再形成一個(gè)帶有開口32的掩膜30，此開口在所選的晶種窗上方由掩膜層30確定?，F(xiàn)在通過層20a把一種象磷或這樣的雜質(zhì)引進(jìn)去。這雜質(zhì)可以擴(kuò)散進(jìn)層20a，此處，先把層22在開口32處刻掉，或者這雜質(zhì)也可通過層21用離子注入。雜質(zhì)如所熟知的那樣用來調(diào)整該n溝道器件的閥值電壓。用另一個(gè)掩膜步驟來形成開口(在圖6層30中用虛線表示)以對(duì)P溝道器件進(jìn)行閥值電壓調(diào)整。
下面幾個(gè)工藝步驟是用來確定分開的區(qū)域，或用來構(gòu)成再結(jié)晶過的硅層20的圖案。圖6的層22可用于構(gòu)成這種圖案，如果這一層被去掉了，可用另一個(gè)二氧化硅或氮化硅層35，如圖7所示。(現(xiàn)在優(yōu)先使用氮化硅)。掩膜元件36用來確定通過層35的開口37。用局部氧化以形成圖8的氧化區(qū)38?？梢岳梅磻?yīng)離子刻蝕或局部氧化的組合來去掉開口37處的層20a，或者也可只用刻蝕來去掉它。
最后產(chǎn)生的結(jié)構(gòu)示于圖8，其中重新結(jié)晶過的這些硅區(qū)20b，彼此由氧化物38分開。注意，硅區(qū)20b在氧化物區(qū)14a的上方，彼此是電氣絕緣的，而且在這些區(qū)20b之間經(jīng)過硅襯底的通路(通過晶種窗)是相當(dāng)長(zhǎng)的。在如圖8所示的區(qū)20b上可以生長(zhǎng)一個(gè)高質(zhì)量的柵氧化物40。假如采用刻蝕，這些區(qū)20b也是彼此絕緣的。
接下來，在圖8結(jié)構(gòu)的上方形成一層多晶硅層，而且使其形成圖形，以確定圖9所示的柵元件42和43。然后用兩次摻雜步驟形成
型源、漏區(qū)44和P型源、漏區(qū)45。例如，如眾所周知的那樣，先把P溝道器件區(qū)用一種檔光物蓋上，在這過程中同柵42對(duì)齊，引進(jìn)一種n型雜質(zhì)以形成源和漏區(qū)44。然后把n溝道器件蓋上，同柵43對(duì)齊，引進(jìn)一種P型雜質(zhì)以形成源和漏區(qū)45。通常，這時(shí)可以形成眾所周知的純化層(圖上未畫出)和金屬化層，完成圖9的晶體管。
圖10畫出了對(duì)圖9結(jié)構(gòu)的另一種具體實(shí)現(xiàn)方法。同圖9類似的區(qū)域在圖10上用同樣的數(shù)字表示，只是每個(gè)數(shù)字后面加了一個(gè)零。例如在圖10上，場(chǎng)效應(yīng)器件是做在一個(gè)襯底100上，n溝道器件有一個(gè)柵420，而P溝道器件有一個(gè)柵430。圖10器件的工藝過程大致上是同上面對(duì)圖1-9所說的相同，只是重新結(jié)晶的硅區(qū)200b并不在圖10箭頭46所標(biāo)出的區(qū)域被分成一些獨(dú)立的區(qū)域。(例如，這要求去掉最中心的開口37，這開口用圖7的掩膜層36表示出來)。用圖10的結(jié)構(gòu)，n溝道器件的源區(qū)和漏區(qū)之一是同P溝道器件的源和漏區(qū)之一相接觸的。這在這些晶體管之間提供了一個(gè)公共結(jié)，這一點(diǎn)在CMOS反相器的制造上特別有用。(注意，為了把這些區(qū)域連起來，用了一個(gè)金屬旁路)
跟用以前的隔離工藝的電路相比，圖9和圖10所示的集成電路有幾個(gè)優(yōu)點(diǎn)。例如，可注意到，圖9上n+區(qū)44最接近P+區(qū)45，它們?cè)谘趸飬^(qū)14a的上方，彼此是完全絕緣的。這樣，這些區(qū)域相互隔開的距離就可以近到掩膜公差所允許的程度，而不用害怕會(huì)產(chǎn)生穿通。經(jīng)過襯底上的窗口和氧化物區(qū)14a下方形成的這些區(qū)域之間的通道是相當(dāng)長(zhǎng)的(如3微米)，由于它太長(zhǎng)而不會(huì)引起什么問題。如已提到過的那樣，最高質(zhì)量的重新結(jié)晶發(fā)生在圖9的晶種窗24處，這些高質(zhì)量的硅在晶體管的溝道處，這里正是最需要它的地方。較差的重新結(jié)晶靠近源和漏區(qū)的外邊緣，這些差的重新結(jié)晶發(fā)生在這里不象它假如發(fā)生在溝道區(qū)那么要緊。對(duì)于圖9和圖10的電路，這些器件是同下面的襯底相接觸的。(在井34和340的外部和里面)這就可以更好地控制由熱電子形成的襯底漏電流。而且由于源結(jié)和漏結(jié)幾乎全部在氧化物區(qū)14a的上方，故其結(jié)電容小、結(jié)的漏電流小。接觸到襯底的漏電，(如由金屬接觸形成)要比以前技術(shù)的結(jié)構(gòu)更容易，因?yàn)榭梢园堰@些接點(diǎn)連到氧化物區(qū)14a或140a上方的源和漏區(qū)。從而以前的技術(shù)中常用的防止脈沖尖峰(spiking)的擴(kuò)散塞(diffusion plug)就不需要了。
至此，已經(jīng)介紹了為準(zhǔn)備一塊硅襯底以在其上制造場(chǎng)效應(yīng)晶體管的改進(jìn)工藝過程。在氧化物區(qū)的上方形成一些空間上分開的重新結(jié)晶過的硅區(qū)。重新結(jié)晶是從在氧化物區(qū)之間形成的晶種窗發(fā)生的。場(chǎng)效應(yīng)器件就形成在這些晶種窗的上方。
權(quán)利要求
1、在一片硅襯底上制造場(chǎng)效應(yīng)器件的過程中，利用一些絕緣區(qū)把所述器件彼此隔離開來，改進(jìn)的工藝過程包括下列步驟
在所述的襯底上形成所述的絕緣區(qū)，以便定下在這些所述絕緣區(qū)之間的窗口；
在所述的絕緣區(qū)和窗口上方形成一層硅層；
把所述的硅層進(jìn)行處理，使所述硅層重新結(jié)晶，所述的這種重新結(jié)晶是通過所述的窗口發(fā)生的；
在所述的重新結(jié)晶過的硅層中，在所述窗口的上方形成場(chǎng)效應(yīng)器件；
由此，就由所述的硅層形成了一層可在其中制造場(chǎng)效應(yīng)器件的硅層。
2、由權(quán)項(xiàng)1確定的工藝過程，包括在所述重新結(jié)晶硅層中確定隔離區(qū)的附加步驟，這些所述的隔離區(qū)是在所述的絕緣區(qū)上方彼此隔離開的;
3、由權(quán)項(xiàng)2確定的工藝過程，這里所述器件的溝道一般位于所述窗口的上方，而所述器件的源和漏區(qū)伸展到所述絕緣區(qū)的上方;
4、由權(quán)項(xiàng)1確定的工藝過程，這里，所述的硅襯底是一片單晶硅，所述的重新結(jié)晶過的硅層取所述襯底的晶向，這樣便形成了一層類似外延層的上部硅層;
5、由權(quán)項(xiàng)4確定的工藝過程，這里，形成所述硅層的所述工藝步驟包括形成一層多晶硅的步驟;
6、由權(quán)項(xiàng)4確定的工藝過程，這里，形成一層硅層的步驟包含形成一層非晶硅的步驟;
7、由權(quán)項(xiàng)1確定的工藝過程，這里，所述的絕緣區(qū)是由所述襯底生長(zhǎng)出來的生長(zhǎng)氧化硅區(qū);
8、由權(quán)項(xiàng)7確定的工藝過程，它包括在所述的形成所述硅層的步驟前把所述的生長(zhǎng)二氧化硅區(qū)弄平的步驟;
9、由權(quán)項(xiàng)1定義的工藝過程，這里，對(duì)所述硅層進(jìn)行處理以形成所述的重新結(jié)晶過的硅的所述步驟包括把所述硅層加熱;
10、一種在一片硅襯底上制造場(chǎng)效應(yīng)晶體管的工藝過程，它包括下列步驟
在所述襯底上形成空間上隔開的氧化物區(qū);
在所述氧化物區(qū)上方形成一層硅層，所述的硅層同所述的空間上隔開的氧化物區(qū)之間的所述襯底相接觸;
對(duì)所述硅層進(jìn)行處理，使所述硅層重新結(jié)晶，結(jié)晶時(shí)所述硅層采取所述襯底的結(jié)晶結(jié)構(gòu)，所述的重新結(jié)晶是從所述的空間上分開的氧化物區(qū)之間(在這里所述硅層同所述襯底有所述的接觸)傳入所述硅層的;
在所述重新結(jié)晶過的硅層中，在所述的空間上分開的氧化物區(qū)上方形成場(chǎng)效應(yīng)晶體管;
由此制造出了場(chǎng)效應(yīng)晶體管;
11、由權(quán)項(xiàng)10確定的工藝過程，這里，所述的形成所述硅層的步驟包括形成一個(gè)多晶硅的過程;
12、由權(quán)項(xiàng)10確定的工藝過程，這里，所述的形成所述硅層的步驟包括形成一層非晶硅的步驟;
13、由權(quán)項(xiàng)11或12確定的工藝過程，這里，所述的形成空間上分開的氧化物區(qū)的步驟包括由所述襯底生長(zhǎng)出氧化物區(qū)的步驟;
14、由權(quán)項(xiàng)13確定的工藝過程，這里，對(duì)所述硅層進(jìn)行處理，引起所述的重新結(jié)晶的所述步驟包括把所述硅層加熱;
15、由權(quán)項(xiàng)14確定的工藝過程，這里，在形成所述硅層前要把所述氧化物區(qū)弄平;
16、由權(quán)項(xiàng)10確定的工藝過程，它包括一些在所述重新結(jié)晶過的硅層中形成隔離區(qū)的步驟。
專利摘要
在一個(gè)類似外延層的硅層中形成MOS和CMOS晶體管的改進(jìn)的工藝過程。先形成一些場(chǎng)氧化物區(qū)，接著再沉積一層多晶硅層或非晶硅層，這些硅層在這些場(chǎng)氧化物區(qū)之間形成“晶種窗”處同襯底接觸。這些層由襯底通過晶種窗重新結(jié)晶。晶體管就造在這層重新結(jié)晶過的硅層中。
文檔編號(hào)H01L21/263GK85104551SQ85104551
公開日1986年12月10日 申請(qǐng)日期1985年6月14日
發(fā)明者貝格, 趙·H·挺, 華泰禮 申請(qǐng)人:英特爾公司導(dǎo)出引文BiBTeX, EndNote, RefMan