本發(fā)明實施例是有關于半導體技術，且特別是有關于半導體裝置結構的形成方法。

背景技術：

1、集成電路(integrated?circuit，ic)產業(yè)已經歷了快速成長。在集成電路材料和設計上的技術進步產生了數(shù)代集成電路，每一代都比前一代具有更小且更復雜的電路。在集成電路的發(fā)展史中，功能密度(即每一晶片區(qū)互連的裝置數(shù)目)增加，同時幾何尺寸(即制造過程中所產生的最小的組件或線路)縮小。此元件尺寸微縮化的制程提供增加生產效率與降低相關費用的益處。此元件尺寸微縮化也增加了加工和制造集成電路的復雜性。

2、因此，需要改善集成電路的加工及制造。

技術實現(xiàn)思路

1、在一些實施例中，提供半導體裝置結構的形成方法，此方法包含形成柵極電極；在柵極電極上方形成遮罩結構；將遮罩結構圖案化，以形成開口；通過施加具有第一脈沖方案的第一電源功率及第一偏壓電源對柵極電極進行第一蝕刻制程，其中第一偏壓電源具有第一頻率，以沿橫向方向控制蝕刻；以及通過施加具有第二脈沖方案的第二電源功率及第二偏壓電源對暴露于開口中的遮罩結構進行第二蝕刻制程，其中第二偏壓電源具有第二頻率，以沿垂直方向控制蝕刻，其中第一頻率及第二頻率大致不同。

2、在一些實施例中，提供半導體裝置結構的形成方法，此方法包含對柵極電極進行第一蝕刻制程，其中第一蝕刻制程包含等離子體蝕刻制程，等離子體蝕刻制程具有：第一電源功率，具有80％占空比在功率水平在約1500w至約2500w的范圍中；及第一偏壓電源，具有30％占空比在電壓水平在約150v至約250v的范圍中及在30％占空比之后的50％占空比在電壓水平在約5v至約100v的范圍中；以及對設置于柵極電極上的遮罩結構進行第二蝕刻制程，其中第二蝕刻制程包含等離子體蝕刻制程，等離子體蝕刻制程具有：第二電源功率，具有100％占空比在功率水平在約10w至約200w的范圍中；及第二偏壓電源，具有50％占空比在電壓水平在約200v至約800v的范圍中。

3、在另外一些實施例中，提供半導體裝置結構的形成方法，此方法包含從半導體基底形成多個鰭；形成圍繞多個鰭的每一者的隔離區(qū)；在多個鰭上方沉積柵極電極；在柵極電極上方形成遮罩結構；在遮罩結構中形成開口；通過具有頻率的第一偏壓電源的第一等離子體蝕刻制程將開口延伸通過柵極電極，以控制對柵極電極的橫向蝕刻；將開口延伸通過隔離區(qū)；通過具有頻率的第二偏壓電源的第二等離子體蝕刻制程蝕刻開口中的遮罩結構的側壁，以控制對遮罩結構的垂直蝕刻及移除暴露于開口的遮罩結構的側壁中的尖角；以及以介電層填充開口。

技術特征：

1.一種半導體裝置結構的形成方法，包括：

2.如權利要求1所述的半導體裝置結構的形成方法，其中該第一脈沖方案包含該第一電源功率及該第一偏壓電源兩者的80％占空比。

3.如權利要求1所述的半導體裝置結構的形成方法，更包括：在進行該第二蝕刻制程之前，進行一第三蝕刻制程，以將該開口延伸通過該柵極電極下方的一隔離區(qū)及該隔離區(qū)下方的一基底的一部分。

4.如權利要求1所述的半導體裝置結構的形成方法，更包括：控制該第二電源功率在一功率水平及該第二偏壓電源在一電壓水平，使得該第二蝕刻制程對該遮罩結構的側壁提供微調效果。

5.一種半導體裝置結構的形成方法，包括：

6.一種半導體裝置結構的形成方法，包括：

7.如權利要求6所述的半導體裝置結構的形成方法，其中形成該遮罩結構的步驟包括：

8.如權利要求7所述的半導體裝置結構的形成方法，其中暴露于該開口的該第一層的側表面與該第一層的底表面形成一第一角度，且暴露于該開口的該第三層的側表面與該第三層的頂表面形成一第二角度。

9.如權利要求8所述的半導體裝置結構的形成方法，其中在該第二等離子體蝕刻制程之后，該第一角度縮小。

10.如權利要求9所述的半導體裝置結構的形成方法，其中在該第二等離子體蝕刻制程之后，該第二角度增加。

技術總結
描述半導體裝置結構的形成方法。在一些實施例中，此方法包含形成柵極電極；在柵極電極上方形成遮罩結構；將遮罩結構圖案化，以形成開口；以及通過施加具有第一脈沖方案的第一電源功率及第一偏壓電源對柵極電極進行第一蝕刻制程。第一偏壓電源具有第一頻率，以沿橫向方向控制蝕刻。此方法更包含通過施加具有第二脈沖方案的第二電源功率及第二偏壓電源對暴露于開口中的遮罩結構進行第二蝕刻制程，且第二偏壓電源具有第二頻率，以沿垂直方向控制蝕刻，第一頻率及第二頻率大致不同。

技術研發(fā)人員：呂志倫,陳秀綾,潘承緯
受保護的技術使用者：臺灣積體電路制造股份有限公司
技術研發(fā)日：
技術公布日：2024/12/23