本公開的實施例涉及高級集成電路結(jié)構(gòu)制造領(lǐng)域,尤其涉及用于集成電路結(jié)構(gòu)制造和所得結(jié)構(gòu)的導(dǎo)線方案。
背景技術(shù):
1、過去幾十年來,集成電路中特征的縮放已經(jīng)成為不斷成長的半導(dǎo)體行業(yè)背后的驅(qū)動力。縮放至越來越小的特征使得在半導(dǎo)體芯片的有限面積上能夠?qū)崿F(xiàn)增大密度的功能單元。例如,縮小晶體管的尺寸允許將更大數(shù)量的存儲器或邏輯器件結(jié)合到芯片上,從而制造出具有增大容量的產(chǎn)品。然而,對越來越大容量的驅(qū)動并非毫無問題。優(yōu)化每個器件性能的必要性變得越來越大。
2、常規(guī)和當(dāng)前已知制造工藝中的變化可能會限制將它們進一步擴展到15納米節(jié)點或亞15納米節(jié)點范圍的可能性。因此,將來技術(shù)節(jié)點所需的功能部件的制造可能需要在當(dāng)前制造工藝中引入新技術(shù)或整合新技術(shù),或者取代當(dāng)前制造工藝。
技術(shù)實現(xiàn)思路
1.一種集成電路結(jié)構(gòu),包括:
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層具有在2-5納米范圍內(nèi)的厚度。
3.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層包括大于98原子百分比的mo。
4.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu),其中,包括鎢(w)的所述填充物包括大于98原子百分比的w。
5.根據(jù)權(quán)利要求1或2所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層是熱原子層沉積(ald)襯層、等離子體ald襯層、物理氣相沉積(pvd)襯層或有機ald襯層,并且其中,包括鎢(w)的所述填充物是化學(xué)氣相沉積(cvd)填充物。
6.一種集成電路結(jié)構(gòu),包括:
7.根據(jù)權(quán)利要求6所述的集成電路結(jié)構(gòu),其中,所述多條導(dǎo)線中的所述第一導(dǎo)線包括沒有導(dǎo)電阻擋部的導(dǎo)電填充物。
8.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層具有在2-5納米范圍內(nèi)的厚度。
9.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層包括大于98原子百分比的mo,并且其中,包括鎢(w)的所述填充物包括大于98原子百分比的w。
10.根據(jù)權(quán)利要求6或7所述的集成電路結(jié)構(gòu),其中,包括鉬(mo)的所述襯層是熱原子層沉積(ald)襯層、等離子體ald襯層、物理氣相沉積(pvd)襯層或有機ald襯層,并且其中,包括鎢(w)的所述填充物是化學(xué)氣相沉積(cvd)填充物。
11.一種計算裝置,包括:
12.根據(jù)權(quán)利要求11所述的計算裝置,還包括:
13.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
14.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
15.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
16.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
17.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
18.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
19.根據(jù)權(quán)利要求11或12所述的計算裝置,還包括:
20.根據(jù)權(quán)利要求11或12所述的計算裝置,其中,所述部件是封裝集成電路管芯。