本實用新型涉及半導體制造領域，尤其涉及一種基于硅襯底P型溝道場效應晶體管。
背景技術：
根據摩爾定律，“集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍?！贝蟮侄?，若在相同面積的晶圓下生產同樣規(guī)格的IC，隨著制程技術的進步，每隔一年半，IC產出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術每隔一年半推進一個世代。國際上半導體廠商基本都遵循著該項定律。
但是，國際上最大的芯片制造廠商英特爾日前宣布將推遲旗下基于10納米制造技術的Cannonlake芯片的發(fā)布時間，推遲至2017年下半年，而Cannonlake芯片原定的發(fā)布日期是2016年。英特爾公司首席執(zhí)行官Brian Krzanich在電話會議上表示，“由于要用各類相關技術，而每一種技術都有其自身一系列的復雜性和難度，從14納米到10納米和從22納米到14納米不是一回事。如果想大規(guī)模生產，光刻技術會更加困難，而且，完成多樣式步驟的數目會不斷增加。”英特爾一直以來遵循每兩年縮小晶體管面積一半的時間表，也就是俗稱的“摩爾定律”，上述消息令時間表出現裂痕，究其原因是構造芯片變得越來越小也越復雜，功耗越來越難以降低，而且各種短溝道效應難以克服。
因此，半導體技術雖然日益進步，但受制于物理定律，最小尺寸不可能過小，為延續(xù)半導體摩爾定律的有效性，采用新的物料來制作處理器晶體管已經刻不容緩。目前已經已有不少研究機構，透過為硅材料整合更高性能的材料，例如采用化合物半導體材料如GaAs/InP(如砷化銦鎵與磷化銦)等，形成所謂的寬禁帶III-V溝道的晶體管，可增進p-type遷移率和提供高載流子速度與高驅動電流，這種新的化合物半導體可望超越硅材料本身性能，維持摩爾定律，實現持續(xù)等比例縮小。
但該項方案目前也遇到了不少問題，主要存在兩方面的挑戰(zhàn)，一方面，硅基材料和化合物半導體材料如GaAs/InP等存在大的晶格常數差，一直無法克服材料之間原子晶格難以匹配的挑戰(zhàn)；另一方面，通常Si基晶體管由P型溝道晶體管和n型溝道晶體管結合構成CMOS結構運用于大規(guī)模數字領域，而通常III-V如GaAs器件方面n溝道器件容易實現，而P溝道器件受限于摻雜工程和外延制程難以實現以及低空穴遷移率(200-400cm2V-1sec-1)，目前結合n-溝道和P-溝道的GaAs晶體管由于兩者遷移率相差太大無法實現CMOS同樣電路結構，極大的阻礙了GaAs器件在數字電路領域的應用。
技術實現要素：
本實用新型實施例通過提供一種基于硅襯底P型溝道場效應晶體管，解決了現有技術中的晶體管采用N溝道和P溝道，由于兩者遷移率相差太大，無法實現CMOS同樣電路結構的技術問題。
為了解決上述技術問題，本實用新型實施例提供了一種基于硅襯底P型溝道場效應晶體管，包括由下至上的襯底、低溫GaSb/AlSb超晶格緩沖層、AlGaSb緩沖層、GaSb溝道層、AlSb隔離層、AlGaSb勢壘層、所述AlGaSb勢壘層上一端面的第一梯度InXGa1-XSb帽層和相對另一端面的第二梯度InXGa1-XSb帽層，還包括形成于第一梯度InXGa1-XSb帽層上的源極和第二梯度InXGa1-XSb帽層上的漏極，形成于第一梯度InXGa1-XSb帽層和第二梯度InXGa1-XSb帽層之間且位于AlGaSb勢壘層上的柵極，所述AlGaSb勢壘層具體為P型摻雜結構，與GaSb溝道層之間形成二維空穴氣。
進一步地，所述襯底具體為P型襯底，采用Si、SiC、GaN、藍寶石、金剛石中的任意一種材料。
進一步地，所述低溫GaSb/AlSb超晶格緩沖層具體為多層結構，厚度為300～800nm。
進一步地，所述AlGaSb緩沖層不摻雜，厚度為300～800nm。
進一步地，所述GaSb溝道層不摻雜，厚度為30～100nm，所述GaSb溝道層與AlGaSb勢壘層接觸處5nm區(qū)域形成二維空穴氣。
進一步地，所述AlSb隔離層不摻雜，厚度為2～5nm。
進一步地，所述AlGaSb勢壘層的厚度為15～40nm。
進一步地，所述第一梯度InXGa1-XSb帽層和第二梯度InXGa1-XSb帽層的厚度均為15～40nm。
采用本實用新型中的一個或者多個技術方案，具有如下有益效果：
1、本實用新型所形成基于硅襯底的高遷移率P型MODFET可與常規(guī)Si基CMOS高速邏輯電路器件工藝兼容，采用特殊的LT GaSb/AISb多周期超晶格結構形成quantum wells(量子阱)和AlGaSb緩沖層，有效的克服了緩沖層材料與硅材料之間原子晶格難以匹配的挑戰(zhàn)，同時可用于吸收Si襯底與后續(xù)外延層之間因為晶格失配產生的應力，過濾掉襯底產生的散射中心，避免產生晶格馳豫。
2、本本實用新型所形成的P溝道MODFET器件可以與n溝道GaAs HEMT，或pHEMT，或mHEMT器件構成III-V CMOS結構，極大的拓寬GaAs器件在數字電路領域的應用。
3、本實用新型所形成的P溝道MODFET器件可通過化合物半導體材料提供更高p-tpye的遷移率和高載流子速度與高驅動電流的III-V族晶體管通道并可改進III-V中n型和P型器件遷移率巨大差別的問題。
4、本實用新型所形成的寬禁帶P溝道MODFET器件有效的改善晶體管等比例縮小過程中帶來短溝道效應并降低功耗。
5、本實用新型所形成的P溝道MODFET器件有效的克服摩爾定律，打破極限，維持半導體產業(yè)等比例縮小進程。
附圖說明
圖1為本實用新型實施例中基于硅襯底P型溝道場效應晶體管結構示意圖。
具體實施方式
本實用新型實施例通過提供一種基于硅襯底P型溝道場效應晶體管，解決了現有技術中的晶體管采用N溝道和P溝道，由于兩者遷移率相差太大，無法實現CMOS同樣電路結構的技術問題。
為了解決上述技術問題，下面將結合說明書附圖以及具體的實施方式對本實用新型的技術方案進行詳細的說明。
本實用新型實施例提供的一種基于硅襯底P型溝道場效應晶體管，如圖1所示，包括由下至上的襯底10、低溫GaSb/AlSb超晶格緩沖層20、AlGaSb緩沖層30、GaSb溝道層40、AlSb隔離層50、AlGaSb勢壘層60、該AlGaSb勢壘層60上一端面的第一梯度InXGa1-XSb帽層701和相對另一端面的第二梯度InXGa1-XSb帽層702，還包括形成于第一梯度InXGa1-XSb帽層701上的源極S和第二梯度InXGa1-XSb帽層702上的漏極D，形成于第一梯度InXGa1-XSb帽層701和第二梯度InXGa1-XSb帽層702之間且位于AlGaSb勢壘層60上的柵極G，該AlGaSb勢壘層60具體為P型摻雜結構，與GaSb溝道層40之間形成二維空穴氣。
在具體的實施方式中，該襯底10具體為P型襯底，采用Si、SiC、GaN、藍寶石、金剛石中的任意一種材料，主要用于支撐作用。
該低溫GaSb/AlSb超晶格緩沖層20具體為多層結構，形成GaSb/AlSb量子阱，主要是采用低溫(LT)生長方式，不摻雜，厚度為300～800nm，用于吸收襯底與后續(xù)外延層之間因晶格失配產生的應力，避免產生晶格馳豫，同時隔離襯底的缺陷向溝道擴散。
該AlGaSb緩沖層30不摻雜，厚度為300～800nm，Al的含量小于40％，襯底到溝道層之間的緩沖層，可用于吸收襯底與后續(xù)外延層之間因為晶格失配產生的應力。
該GaSb溝道層40不摻雜，厚度為30～100nm，該GaSb溝道層40與AlGaSb勢壘層60接觸處5nm區(qū)域形成二維空穴氣(2DHG)。
該AlSb隔離層50不摻雜，厚度為2～5nm，在GaSb溝道層40和AlGaSb勢壘層60之間插入一層禁帶更寬的AlSb隔離層50，主要用來隔離開AlGaSb勢壘層60散射雜質單元對GaSb溝道層二維空穴氣的影響，提高溝道2DHG的遷移率和濃度。
該AlGaSb勢壘層60的厚度為15-40nm，采用P+型摻雜，體摻雜(Be或C或Mg)的劑量為1×1018cm-3～3×1018cm-3，用于和柵極G金屬形成肖特基接觸和提供GaSb溝道層40的自由空穴。
該第一梯度InXGa1-XSb帽層和第二梯度InXGa1-XSb帽層的厚度均為15～40nm，其中In含量從0逐步升為0.5，厚度為15～40nm，P+摻雜，體摻雜(Be或C或Mg)的劑量為5×1018cm-3～2×1019cm-3，用以保護勢壘層不被氧化，同時用以降低歐姆接觸電阻率。
具體的制作過程：
在依次形成襯底10、低溫GaSb/AlSb超晶格緩沖層20、AlGaSb緩沖層30、GaSb溝道層40、AlSb隔離層50、AlGaSb勢壘層60、InXGa1-XSb帽層上經過如下步驟：
第一步，采用光刻和濕法刻蝕形成隔離臺面，采用H3PO4:H2O2:H2O＝3:1:50配方的化學試劑進行刻蝕隔離，刻蝕InXGa1-XSb帽層、AlGaSb勢壘層、GaSb溝道層，直到AlGaSb緩沖層，形成一個隔離區(qū)，腐蝕時間80s完成1800A隔離高度，以提供互相隔離的接近平面結構的有源區(qū)；
第二步，光刻,蒸發(fā)Ti/Pt/Au金屬,再經常規(guī)剝離工藝形成歐姆接觸的源漏電極，通常這層是做在有源層最上邊的cap(帽層)上，用以降低接觸電阻率，再輔以高溫退火(>350度)，形成良好歐姆接觸；
第三步，采用光刻膠作掩膜，露出器件gate窗口區(qū)域，濕法刻蝕掉gate區(qū)域的GaSb cap。
第四步，完成柵工藝，蒸發(fā)Ti/Pt/Au金屬,再經常規(guī)剝離工藝形成柵極金屬。
采用上述工藝形成的基于硅襯底P型溝道場效應晶體管，可實現超高空穴遷移率(近千的遷移率)，有效地提升P型HFET遷移率以改進III-V中n型和P型器件遷移率巨大差別的問題。
而且，外延結構采用硅基襯底異質集成方式實現，其特殊的LT GaSb/AISb多周期超晶格結構形成quantum wells(量子阱)和AlGaSb緩沖層，有效的克服了緩沖層材料與硅材料之間原子晶格難以匹配的挑戰(zhàn)，同時可用于吸收Si襯底與后續(xù)外延層之間因為晶格失配產生的應力，過濾掉襯底產生的散射中心，避免產生晶格馳豫。該外延結構中使用的襯底為P-type Si襯底，實現了與硅基異質集成。
因此，在本實用新型中，利用MOCVD或MBE設備，通過特殊應其特殊的GaSb/AISb多周期超晶格結構形成quantum wells(量子阱)緩沖層結構，解決了硅基襯底和化合物半導體材料8％的晶格不匹配的問題，有效的克服了緩沖層材料與硅材料之間原子晶格難以匹配的挑戰(zhàn)，過濾掉Si襯底產生的散射中心。同時通過P型調制摻雜實現了基于硅襯底的高遷移率P溝道AlGaSb/GaSb MODFET結構并有效地提升P型HFET遷移率以改進III-V中n型和P型器件遷移率巨大差別的問題。本發(fā)明可結合其他硅基n-溝道GaAs HEMT，或pHEMT，或mHEMT形成所謂的寬禁帶III-V CMOS晶體管結構，可提供更高載子速度與更高驅動電流，這種新的化合物半導體可望超越硅材料本身性能，維持摩爾定律，有效的減小了芯片面積，實現晶體管持續(xù)等比例縮小。
盡管已描述了本實用新型的優(yōu)選實施例，但本領域內的技術人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優(yōu)選實施例以及落入本實用新型范圍的所有變更和修改。
顯然，本領域的技術人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權利要求及其等同技術的范圍之內，則本實用新型也意圖包含這些改動和變型在內。