本實(shí)用新型涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體測(cè)試結(jié)構(gòu)。

背景技術(shù)：

隨著便攜式電子設(shè)備的高速發(fā)展，對(duì)于數(shù)據(jù)存儲(chǔ)的要求越來(lái)越高。非易失閃存由于具有斷電情況下仍能保存數(shù)據(jù)的特點(diǎn)，成為這些設(shè)備中最主要的存儲(chǔ)部件，NOR和NAND是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存技術(shù)，NOR閃存(Flash)器件的特點(diǎn)是芯片內(nèi)執(zhí)行，這樣應(yīng)用程序可以直接在Flash閃存內(nèi)運(yùn)行，不必再把代碼讀到系統(tǒng)RAM(隨機(jī)存儲(chǔ)器)中，從而使其具有較高的傳輸效率。

隨著半導(dǎo)體器件尺寸的不斷縮小，間距也不斷縮小，在非易失性存儲(chǔ)器(Nonvolatile memories，NVM)中包括一襯底、位于所述襯底上的浮柵、位于所述浮柵上的控制柵，以及位于所述襯底和浮柵之間的遂穿氧化物層。然而，當(dāng)所述浮柵和控制柵之間具有界面層時(shí)，所述界面層將會(huì)影響晶圓可接受測(cè)試(wafer acceptance test，WAT)的準(zhǔn)確性，特別是會(huì)影響到針對(duì)所述遂穿氧化物層厚度的測(cè)量，因在測(cè)量過(guò)程中浮柵和控制柵之間會(huì)產(chǎn)生額外的電容，因此，浮柵和控制柵之間產(chǎn)生的額外電容會(huì)影響遂穿氧化物層電容-電流曲線的測(cè)量，對(duì)所述測(cè)量造成干擾。

因此需要對(duì)目前WAT的半導(dǎo)體測(cè)試結(jié)構(gòu)作進(jìn)一步的改進(jìn)，以便消除上述問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型提供一種新的半導(dǎo)體測(cè)試結(jié)構(gòu)，可以檢測(cè)判斷器件中浮柵與控制柵之間是否存在界面層，從而提高半導(dǎo)體測(cè)試結(jié)構(gòu)的可靠性。

為解決上述技術(shù)問(wèn)題及相關(guān)問(wèn)題，本實(shí)用新型提供的半導(dǎo)體測(cè)試結(jié)構(gòu)，包括：

一基底；

一浮柵，所述浮柵位于所述基底之上，所述浮柵包括第一部分以及第二部分；

一第一控制柵，所述第一控制柵位于所述浮柵的第一部分之上，并且露出所述浮柵的第二部分；

一第一終端，所述第一終端與所述浮柵的第二部分電連接；

一第二終端，所述第二終端與所述第一控制柵電連接。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述第一終端與所述浮柵的第二部分之間還包括一第一自對(duì)準(zhǔn)硅化物層；和/或所述第二終端與所述第一控制柵之間還包括一第二自對(duì)準(zhǔn)硅化物層。

進(jìn)一步的，所述浮柵還包括第三部分，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括：一第二控制柵，所述第二控制柵位于所述浮柵的第三部分之上；一第三終端，所述第三終端與所述第二控制柵電連接。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述浮柵的第二部分在所述浮柵的第一部分和第三部分的中間，所述浮柵的第一部分和第三部分分別位于所述浮柵的兩端。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述第三終端與所述第二控制柵之間還包括一第三自對(duì)準(zhǔn)硅化物層。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，在所述浮柵的第三部分與所述第二控制柵之間還包括一隔離層。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述隔離層為ONO層。

進(jìn)一步的，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括：一第四終端，所述第四終端與所述基底電連接。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述第四終端與所述基底之間還包括一第四自對(duì)準(zhǔn)硅化物層。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述基底中還包括一離子注入?yún)^(qū)。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述第四終端位于所述離子注入?yún)^(qū)之上。

進(jìn)一步的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述浮柵、所述第一控制柵和第二控制柵的側(cè)壁上均形成有側(cè)墻絕緣保護(hù)層。

進(jìn)一步的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，在所述浮柵與所述基底之間還包括一遂穿氧化物層。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括至少一個(gè)位于所述基底中的淺隔離溝槽結(jié)構(gòu)。

可選的，在所述的半導(dǎo)體測(cè)試結(jié)構(gòu)中，所述浮柵位于兩個(gè)所述淺隔離溝槽結(jié)構(gòu)之間的基底的上面。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下有益效果：

本實(shí)用新型提供的半導(dǎo)體測(cè)試結(jié)構(gòu)包括位于基底之上的浮柵和第一控制柵，其中所述浮柵包括第一部分以及第二部分，所述第一控制柵位于所述浮柵的第一部分之上，并且露出所述浮柵的第二部分；第一終端與所述浮柵的第二部分電連接；第二終端與所述第一控制柵電連接。這樣，通過(guò)分別電連接所述第一終端和第二終端，且在所述第一終端上施加電壓，將所述第二終端接地，得到電流-電壓(I-V)曲線并計(jì)算出其電阻阻值，根據(jù)所述電阻阻值就能夠判斷所述浮柵和所述第一控制柵之間是否存在界面層。因?yàn)椋羲鯥-V曲線計(jì)算所得的所述電阻阻值體現(xiàn)為所述浮柵材料、第一控制柵材料的正常電阻值，則所述浮柵和所述第一控制柵之間不存在界面層；若所述I-V曲線計(jì)算所得的所述電阻阻值大于所述浮柵材料、第一控制柵材料的電阻值范圍，則所述浮柵和所述第一控制柵之間存在界面層。

進(jìn)一步的，所述浮柵還包括第三部分，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括一位于所述浮柵的第三部分之上的第二控制柵，第三終端與所述第二控制柵電連接，并且，在所述浮柵與所述第二控制柵之間還包括一ONO層。這樣，當(dāng)通過(guò)分別電連接所述第一終端和第三終端，且在所述第三終端施加電壓(-VDD～+VDD)，將所述第一終端接地，則可以得到電容-電壓(C-V)曲線，便可檢測(cè)出所述ONO層的厚度值。

更進(jìn)一步的，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括一與所述基底電連接的第四終端，并且，在所述浮柵與所述基底之間還包括一遂穿氧化物層。這樣，通過(guò)分別電連接所述第一終端和第四終端，對(duì)其施加電壓，可以得到電容-電壓(C-V)曲線，便可準(zhǔn)確的檢測(cè)出所述遂穿氧化物層的厚度，通過(guò)所述半導(dǎo)體測(cè)試結(jié)構(gòu)檢測(cè)的所述遂穿氧化物層的厚度不受所述浮柵與所述第一控制柵之間是否存在界面層的影響，所述半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試可靠性高。

附圖說(shuō)明

圖1為發(fā)明人所熟知的半導(dǎo)體測(cè)試結(jié)構(gòu)的示意圖；

圖2為本實(shí)用新型實(shí)施例中所述半導(dǎo)體測(cè)試結(jié)構(gòu)的示意圖。

具體實(shí)施方式

請(qǐng)參閱圖1，為發(fā)明人所熟知的半導(dǎo)體測(cè)試結(jié)構(gòu)，所述半導(dǎo)體測(cè)試結(jié)構(gòu)包括基底10、浮柵12、控制柵13、第一終端A1以及第二終端A2，其中所述浮柵12位于所述基底10上，所述基底10和所述浮柵12之間還形成有遂穿氧化物層11，所述控制柵13位于所述浮柵12的上方，所述第一終端A1與所述控制柵13電連接，所述第二終端A2與所述基底10電連接。上述半導(dǎo)體測(cè)試結(jié)構(gòu)在測(cè)量時(shí)，在所述第一終端A1和所述第二終端A2上施加電壓，如果所述浮柵12和所述控制柵13之間沒(méi)有界面層，則如圖1所示的結(jié)構(gòu)可以通過(guò)電容-電流(C-V)曲線準(zhǔn)確的得到所述遂穿氧化物層11的厚度，但是一旦所述浮柵12和所述控制柵13之間具有界面層，則測(cè)量得到的電容就包括所述遂穿氧化物層11的電容和界面層的電容，因此，所述界面層的電容將直接導(dǎo)致所述遂穿氧化物層11厚度的不準(zhǔn)確?？梢?jiàn)，如圖1所示的半導(dǎo)體測(cè)試結(jié)構(gòu)的可靠性差。

因此，發(fā)明人通過(guò)研究，針對(duì)上述所述半導(dǎo)體測(cè)試結(jié)構(gòu)作了進(jìn)一步的改進(jìn)，發(fā)明人提供的一種半導(dǎo)體測(cè)試結(jié)構(gòu)，包括：

一基底；

一浮柵，所述浮柵位于所述基底之上；

一第一控制柵，所述第一控制柵位于所述浮柵的第一部分之上，并且露出所述浮柵的第二部分；

一第一終端，所述第一終端與所述浮柵的第二部分電連接；

一第二終端，所述第二終端與所述第一控制柵電連接。

本實(shí)用新型提供的半導(dǎo)體測(cè)試結(jié)構(gòu)包括位于基底之上的浮柵和第一控制柵，其中所述浮柵包括第一部分以及第二部分，所述第一控制柵位于所述浮柵的第一部分之上，并且露出所述浮柵的第二部分；第一終端與所述浮柵的第二部分電連接；第二終端與所述第一控制柵電連接。這樣，通過(guò)分別電連接所述第一終端和第二終端，且在所述第一終端上施加電壓，將所述第二終端接地，得到電流-電壓(I-V)曲線并計(jì)算出其電阻阻值，根據(jù)所述電阻阻值就能夠判斷所述浮柵和所述第一控制柵之間是否存在界面層。因?yàn)?，若所述I-V曲線計(jì)算所得的所述電阻阻值體現(xiàn)為所述浮柵材料、第一控制柵材料的正常電阻值，則所述浮柵和所述第一控制柵之間不存在界面層；若所述I-V曲線計(jì)算所得的所述電阻阻值大于所述浮柵材料、第一控制柵材料的電阻值范圍，則所述浮柵和所述第一控制柵之間存在界面層。

下面將結(jié)合示意圖對(duì)本實(shí)用新型的半導(dǎo)體測(cè)試結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本實(shí)用新型的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實(shí)用新型，而仍然實(shí)現(xiàn)本實(shí)用新型的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本實(shí)用新型的限制。

在下列段落中參照附圖以舉例方式更具體地描述本實(shí)用新型。根據(jù)下面說(shuō)明和權(quán)利要求書，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本實(shí)用新型實(shí)施例的目的。

以下列舉所述半導(dǎo)體測(cè)試結(jié)構(gòu)的實(shí)施例，以清楚說(shuō)明本實(shí)用新型的內(nèi)容，應(yīng)當(dāng)明確的是，本實(shí)用新型的內(nèi)容并不限制于以下實(shí)施例，其他通過(guò)本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本實(shí)用新型的思想范圍之內(nèi)。

請(qǐng)參閱圖2，為本實(shí)施例中提供的一種半導(dǎo)體測(cè)試結(jié)構(gòu)的示意圖，所述半導(dǎo)體測(cè)試結(jié)構(gòu)包括一基底20，所述基底20可以為Si襯底、Ge襯底、SiGe襯底、SiC襯底、SOI(絕緣體上硅，Silicon On Insulator)襯底或GOI(絕緣體上鍺，Germanium On Insulator)襯底等，還可以為包括其他元素半導(dǎo)體或化合物半導(dǎo)體的襯底，例如玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，還可以為疊層結(jié)構(gòu)，例如Si/SiGe等，還可以其他外延結(jié)構(gòu)，例如SGOI(絕緣體上鍺硅)等；此外，所述基底20上可以被定義有源區(qū)、淺溝槽隔離區(qū)，如在所述基底20中形成有至少一個(gè)淺溝槽隔離結(jié)構(gòu)200，本實(shí)施例中，所述半導(dǎo)體測(cè)試結(jié)構(gòu)包括所述基底20中的兩個(gè)所述淺溝槽隔離結(jié)構(gòu)200；

一浮柵22，所述浮柵22位于所述基底20之上，較佳的，所述浮柵22位于兩個(gè)所述淺溝槽隔離結(jié)構(gòu)200之間的基底20部分的上面，所述浮柵22可以選用本領(lǐng)域常用的半導(dǎo)體材料，例如可以選用多晶硅，但是并不局限于所述材料；所述浮柵22包括第一部分、第二部分以及第三部分；并且，在所述基底20與所述浮柵22之間還包括一遂穿氧化物層21；

一第一控制柵241，所述第一控制柵241位于所述浮柵22的第一部分之上，并且露出所述浮柵22的第二部分，所述第一控制柵241可以位于所述浮柵22的一端(如右端)之上，但并不局限于該位置，可以根據(jù)需要進(jìn)行設(shè)置。所述第一控制柵241可以和所述浮柵22選用相同的材料，例如可以選用多晶硅；

一第二控制柵242，所述第二控制柵242位于所述浮柵22的第三部分之上，相應(yīng)的，所述第二控制柵242可以位于所述浮柵22的另一端(如左端)之上，但并不局限于該位置，可以根據(jù)需要進(jìn)行設(shè)置。即所述浮柵22的第二部分位于第一部分和第三部分之間，所述浮柵22的第一部分和第三部分分別位于所述浮柵22的兩端。而且，在所述浮柵22的第三部分與所述第二控制柵242之間還包括一隔離層23，所述隔離層23的材料可以選用本領(lǐng)域常用的絕緣材料，例如ONO(氧化物-氮化物-氧化物的結(jié)構(gòu)絕緣隔離層)，但是并不局限于所述材料；

一第一終端B1，所述第一終端B1與所述浮柵22的第二部分電連接；較佳的，在所述第一終端B1和所述浮柵22之間還包括一第一自對(duì)準(zhǔn)硅化物層251，例如金屬硅化物；

一第二終端B2，所述第二終端B2與所述第一控制柵241電連接；較佳的，在所述第二終端B2和所述第一控制柵241之間還包括一第二自對(duì)準(zhǔn)硅化物層252，所述第二自對(duì)準(zhǔn)硅化物可以為金屬硅化物；

一第三終端B3，所述第三終端B3與所述第二控制柵242電連接；較佳的，在所述第三終端B3和所述第二控制柵242之間還包括一第三自對(duì)準(zhǔn)硅化物層253，例如金屬硅化物；

一第四終端B4，所述第四終端B4與所述基底20電連接；較佳的，在所述第四終端B4和所述基底20之間還包括一第四自對(duì)準(zhǔn)硅化物層254，例如金屬硅化物；另外，所述基底20中還形成了至少一個(gè)離子注入?yún)^(qū)201，所述第四終端B4位于所述離子注入?yún)^(qū)201的上方。

此外，在所述半導(dǎo)體測(cè)試結(jié)構(gòu)中，還包括所述浮柵22、所述第一控制柵241和第二控制柵242的側(cè)壁上均形成有側(cè)墻絕緣保護(hù)層26；還有，在半導(dǎo)體測(cè)試結(jié)構(gòu)中，在形成所述第一終端B1、第二終端B2、第三終端B3和第四終端B4的過(guò)程中，還會(huì)形成多層的層間介質(zhì)層(圖中示意圖標(biāo)注省略)等。這些都是本領(lǐng)域技術(shù)人員可以理解的，在此不做贅述。

需要說(shuō)明的是，本實(shí)施例的半導(dǎo)體測(cè)試結(jié)構(gòu)的形成方法基本與NVM器件的常規(guī)工藝方法一致，只需要在形成所述隔離層23之后，在形成控制柵之前，對(duì)所述隔離層23進(jìn)行光刻和刻蝕工藝，去除將所述浮柵22的第一部分上面的隔離層，將所述浮柵22的第一部分露出來(lái)；另外，在沉積完所述控制柵后，對(duì)所述控制柵進(jìn)行光刻和刻蝕工藝，將所述控制柵分為第一控制柵241和第二控制柵242，且將所述浮柵22的第二部分露出來(lái)，其他工藝與NVM器件的形成工藝一致；而且，在實(shí)際工藝中，所述的第一自對(duì)準(zhǔn)硅化物層251、第二自對(duì)準(zhǔn)硅化物層252、第三自對(duì)準(zhǔn)硅化物層253和第四自對(duì)準(zhǔn)硅化物層254可通過(guò)一步SAB(金屬硅化物阻擋層)工藝得到。因所述半導(dǎo)體測(cè)試結(jié)構(gòu)的具體形成工藝并不是本實(shí)用新型所保護(hù)的，而且NVM器件的常規(guī)工藝方法也是本領(lǐng)域普通技術(shù)人員可以理解的，因此，在此不做贅述。

為了更加清楚的說(shuō)明本實(shí)施例中半導(dǎo)體測(cè)試結(jié)構(gòu)的有益效果，現(xiàn)對(duì)所述半導(dǎo)體測(cè)試結(jié)構(gòu)的具體工作原理進(jìn)行詳細(xì)的解釋。

將本實(shí)施例中的半導(dǎo)體測(cè)試結(jié)構(gòu)用于對(duì)NVM器件的WAT，具有以下三大功能：

一、能夠檢測(cè)判斷所述浮柵22和所述第一控制柵241之間是否存在界面層；

二、能夠檢測(cè)所述浮柵22和所述第二控制柵242之間的隔離層23的厚度；

三、能夠準(zhǔn)確檢測(cè)所述浮柵22和所述基底20之間的遂穿氧化物層21的厚度。

具體的，當(dāng)通過(guò)分別電連接所述第一終端B1和第二終端B2，且在所述第一終端B1上施加電壓，將所述第二終端B2接地，得到電流-電壓(I-V)曲線并計(jì)算出其電阻阻值，根據(jù)所述電阻阻值就能夠判斷所述浮柵22和所述第一控制柵241之間是否存在界面層。因?yàn)?，若所述I-V曲線計(jì)算所得的所述電阻阻值體現(xiàn)為所述浮柵22材料、第一控制柵241材料的正常電阻值，則所述浮柵22和所述第一控制柵241之間不存在界面層；若所述I-V曲線計(jì)算所得的所述電阻阻值大于所述浮柵22材料、第一控制柵241材料的電阻值范圍，則所述浮柵22和所述第一控制柵241之間存在界面層；

當(dāng)通過(guò)分別電連接所述第一終端B1和第三終端B3，且在所述第三終端B3施加電壓(-VDD～+VDD)，將所述第一終端B1接地時(shí)，可以得到電容-電壓(C-V)曲線，便可檢測(cè)出所述ONO層23的厚度值；

當(dāng)通過(guò)分別電連接所述第一終端B1和第四終端B4，對(duì)其施加電壓，可以得到電容-電壓(C-V)曲線，便可準(zhǔn)確的檢測(cè)出所述遂穿氧化物層21的厚度，通過(guò)所述半導(dǎo)體測(cè)試結(jié)構(gòu)檢測(cè)的所述遂穿氧化物層21的厚度不受所述浮柵22與所述第一控制柵241之間是否存在界面層的影響.

綜上，本實(shí)施例的半導(dǎo)體測(cè)試結(jié)構(gòu)具有多功能測(cè)試性能，從而提高半導(dǎo)體測(cè)試結(jié)構(gòu)的可靠性。

綜上，本實(shí)用新型提供的半導(dǎo)體測(cè)試結(jié)構(gòu)包括位于基底之上的浮柵和第一控制柵，其中所述浮柵包括第一部分以及第二部分，所述第一控制柵位于所述浮柵的第一部分之上，并且露出所述浮柵的第二部分；第一終端與所述浮柵的第二部分電連接；第二終端與所述第一控制柵電連接。這樣，通過(guò)分別電連接所述第一終端和第二終端，且在所述第一終端上施加電壓，將所述第二終端接地，得到電流-電壓(I-V)曲線并計(jì)算出其電阻阻值，根據(jù)所述電阻阻值就能夠判斷所述浮柵和所述第一控制柵之間是否存在界面層。因?yàn)?，若所述I-V曲線計(jì)算所得的所述電阻阻值體現(xiàn)為所述浮柵材料、第一控制柵材料的正常電阻值，則所述浮柵和所述第一控制柵之間不存在界面層；若所述I-V曲線計(jì)算所得的所述電阻阻值大于所述浮柵材料、第一控制柵材料的電阻值范圍，則所述浮柵和所述第一控制柵之間存在界面層。

進(jìn)一步的，所述浮柵還包括第三部分，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括一位于所述浮柵的第三部分之上的第二控制柵，第三終端與所述第二控制柵電連接，并且，在所述浮柵與所述第二控制柵之間還包括一ONO層。這樣，當(dāng)通過(guò)分別電連接所述第一終端和第三終端，且在所述第三終端施加電壓(-VDD～+VDD)，將所述第一終端接地，則可以得到電容-電壓(C-V)曲線，便可檢測(cè)出所述ONO層的厚度值。

更進(jìn)一步的，所述半導(dǎo)體測(cè)試結(jié)構(gòu)還包括一與所述基底電連接的第四終端，并且，在所述浮柵與所述基底之間還包括一遂穿氧化物層。這樣，通過(guò)分別電連接所述第一終端和第四終端，對(duì)其施加電壓，可以得到電容-電壓(C-V)曲線，便可準(zhǔn)確的檢測(cè)出所述遂穿氧化物層的厚度，通過(guò)所述半導(dǎo)體測(cè)試結(jié)構(gòu)檢測(cè)的所述遂穿氧化物層的厚度不受所述浮柵與所述第一控制柵之間是否存在界面層的影響，從而提高所述半導(dǎo)體測(cè)試結(jié)構(gòu)的可靠性。

顯然，在上述實(shí)施例中僅為本實(shí)用新型的較佳實(shí)施例而已，因此，上述實(shí)施例并不用以限制本實(shí)用新型。本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。