本申請(qǐng)是申請(qǐng)日為2013年6月20日、發(fā)明名稱(chēng)為“溝槽限定的外延生長(zhǎng)器件層”的專(zhuān)利申請(qǐng)201380045269.5的分案申請(qǐng)。

本發(fā)明的實(shí)施例涉及半導(dǎo)體器件領(lǐng)域，更具體而言，涉及外延生長(zhǎng)的器件層。

背景技術(shù)：

可以通過(guò)多種減成工藝和加成工藝來(lái)制作晶體管和其他半導(dǎo)體器件。可以通過(guò)硅以外的半導(dǎo)體材料，例如，鍺和iii-v族材料形成器件層，由此得到某些益處，例如，晶體管的溝道遷移率。在晶體硅襯底充當(dāng)起始材料的情況下，可以采用外延生長(zhǎng)技術(shù)以加法方式形成晶體管溝道區(qū)，從而將這樣的非硅材料集成到硅襯底上，其通常被稱(chēng)為異質(zhì)外延。這樣的外延工藝是很復(fù)雜的，其至少部分原因在于硅種子表面與外延生長(zhǎng)半導(dǎo)體之間的晶格失配以及熱膨脹系數(shù)(cte)失配。

基于硅的fet器件的先驅(qū)現(xiàn)在已經(jīng)成為了采用非平面晶體管的商業(yè)化器件，所述非平面晶體管利用從襯底表面突出的硅材料體，并采用包覆所述硅體的兩個(gè)、三個(gè)乃至所有側(cè)面的柵極電極(即，雙柵晶體管、三柵晶體管、納米線晶體管)。在柵極電極的兩側(cè)將源極區(qū)和漏極區(qū)形成到所述體內(nèi)，或者將其形成為耦合至所述體的再生長(zhǎng)部分。這樣的非平面設(shè)計(jì)相對(duì)于平面硅器件設(shè)計(jì)極大地改善了溝道控制和相關(guān)電性能(例如，短信道效應(yīng)、降低的源極到漏極電阻等)。

將非硅材料集成到硅襯底上將是有利的，尤其是對(duì)于非平面晶體管設(shè)計(jì)而言，通過(guò)服從于這樣的拓?fù)浣Y(jié)構(gòu)的器件層外延生長(zhǎng)實(shí)施這樣的集成將是有利的。但是，能夠擔(dān)當(dāng)在硅襯底之上制造異質(zhì)外延器件層的任務(wù)的技術(shù)和結(jié)構(gòu)是未知的。例如，高度減法的工藝可能要求在硅襯底之上進(jìn)行非硅薄膜的毯式生長(zhǎng)，隨后進(jìn)行蝕刻，由此勾勒處形成晶體管的非硅非平面體。對(duì)于這樣的技術(shù)而言，硅種襯底具有質(zhì)樸的優(yōu)點(diǎn)，但是從晶體缺陷的角度來(lái)看這樣的大面積生長(zhǎng)是很困難的，尤其是當(dāng)在外延膜存在由熱膨脹或晶格失配引發(fā)的顯著應(yīng)力的情況下。一種替代工藝可能要求僅在要設(shè)置非硅非平面體的具有有限襯底面積的區(qū)域內(nèi)進(jìn)行非硅膜的外延生長(zhǎng)。盡管這樣的技術(shù)可能不受大面積生長(zhǎng)所特有的問(wèn)題，但是出現(xiàn)了其他問(wèn)題。例如，硅種子表面可能因襯底初步處理而受到損傷和/或發(fā)生變形，所述初步處理的目的在于劃定發(fā)生外延生長(zhǎng)的區(qū)域。在執(zhí)行生長(zhǎng)襯底(硅)表面的凹陷蝕刻的位置處，可能在種子表面中產(chǎn)生碗狀或坑狀，并接下來(lái)會(huì)損害外延生長(zhǎng)。

附圖說(shuō)明

將通過(guò)舉例方式而非限定方式對(duì)本發(fā)明的實(shí)施例予以說(shuō)明，通過(guò)在聯(lián)系附圖考慮的同時(shí)參考下述具體實(shí)施方式將得到對(duì)本發(fā)明的實(shí)施例的更加充分的理解，其中：

圖1示出了在根據(jù)本發(fā)明的實(shí)施例的外延生長(zhǎng)器件層的方法中的選定操作的圖解的流程圖；

圖2a-2g示出了根據(jù)本發(fā)明的實(shí)施例的隨著圖1所示的方法的操作的執(zhí)行而在形成溝槽限定的外延器件疊置體的襯底之上的區(qū)域的截面；

圖2h是說(shuō)明根據(jù)cmos實(shí)施例的互補(bǔ)溝槽限定的外延器件結(jié)構(gòu)的等軸視圖；

圖3a示出了根據(jù)本發(fā)明的實(shí)施例的沿非平面晶體管的第一維度的截面，所述晶體管采用了通過(guò)圖1所示的方法生長(zhǎng)的器件層；

圖3b示出了根據(jù)本發(fā)明的實(shí)施例的沿圖3a所示的非平面晶體管的第二維度的截面；

圖3c示出了根據(jù)本發(fā)明的實(shí)施例的沿采用通過(guò)圖1所示的方法生長(zhǎng)的器件層的平面晶體管的第一維度的截面；

圖4示出了根據(jù)本發(fā)明的實(shí)施例的移動(dòng)計(jì)算裝置平臺(tái)的等軸視圖以及移動(dòng)平臺(tái)所采用的微電子器件的示意圖；以及

圖5示出了根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算裝置的功能框圖。

具體實(shí)施方式

將描述采用外延生長(zhǎng)器件層的非平面晶體管及其形成方法。在下述說(shuō)明中，將闡述很多細(xì)節(jié)，但是對(duì)于本領(lǐng)域技術(shù)人員而言顯然可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明。在一些情況下，以方框圖的形式而非詳細(xì)地示出了公知的方法和器件，以避免對(duì)本發(fā)明造成混淆。在整個(gè)本說(shuō)明書(shū)中對(duì)“實(shí)施例”或者“在一個(gè)實(shí)施例中”的提及是指在本發(fā)明的至少一個(gè)實(shí)施例中包含聯(lián)系所述實(shí)施例描述的具體特征、結(jié)構(gòu)、功能或特性。因而，在本說(shuō)明書(shū)從頭到尾的各處出現(xiàn)的短語(yǔ)“在實(shí)施例中”未必全都是指本發(fā)明的同一實(shí)施例。此外，可以在一個(gè)或更多實(shí)施例中通過(guò)任何適當(dāng)?shù)姆绞浇Y(jié)合所述特定特征、結(jié)構(gòu)、功能或特點(diǎn)。例如，只要是在未指出第一和第二實(shí)施例相互排斥的地方，就可以使這兩個(gè)實(shí)施例相結(jié)合。

可以在文中采用詞語(yǔ)“耦合”和“連接”連同其派生詞描述部件之間的結(jié)構(gòu)關(guān)系。應(yīng)當(dāng)理解，這些術(shù)語(yǔ)并非意在彼此同義。更確切地說(shuō)，在具體的實(shí)施例中，可以采用“連接”表示兩個(gè)或更多元件相互直接物理接觸或電接觸?？梢圆捎谩榜詈稀北硎緝蓚€(gè)或更多元件存在相互的直接或者間接(其間存在其他居間元件)物理或電接觸，并且/或者兩個(gè)或更多元件相互協(xié)作或交互(例如，就像在因果關(guān)系當(dāng)中那樣)。

文中采用的詞語(yǔ)“在……之上”、“在……之下”、“在……之間”和“在……上”是指一個(gè)材料層或部件相對(duì)于其他層或部件的相對(duì)位置。因而，例如，設(shè)置在另一層之上(上方)或者之下(下方)的一個(gè)層可以與所述的另一層直接接觸，或者可以具有一個(gè)或多個(gè)居間層。此外，設(shè)置在兩個(gè)層之間的一個(gè)層可以與所述的兩個(gè)層直接接觸，或者可以具有一個(gè)或多個(gè)居間層。相形之下，位于第二層上的第一層則與所述第二層直接接觸。類(lèi)似地，除非另行明確指出，否則設(shè)置在兩個(gè)相鄰特征之間的一個(gè)特征可以與所述相鄰特征直接接觸，或者可以具有一個(gè)或多個(gè)居間特征。

圖1示出了在根據(jù)本發(fā)明的實(shí)施例的器件層外延生長(zhǎng)方法101中的選定操作的圖解的流程圖。圖2a-2g示出了根據(jù)本發(fā)明的實(shí)施例的隨著圖1所示的方法的操作的執(zhí)行而得到的襯底之上的區(qū)域的截面。交替參考圖1和圖2a-2g，以提供對(duì)制造技術(shù)以及顯著的生成結(jié)構(gòu)特征這兩者的簡(jiǎn)潔扼要的說(shuō)明。

方法101大體上是一種溝槽限定的選擇性外延生長(zhǎng)工藝，其中，半導(dǎo)體器件層的外延生長(zhǎng)是在溝槽的界限之內(nèi)進(jìn)行的。這樣的溝槽限定的生長(zhǎng)能夠提供高寬比陷獲(atr)的優(yōu)點(diǎn)，由此能夠通過(guò)在溝槽的側(cè)壁上陷獲穿入位錯(cuò)、堆垛層錯(cuò)、孿晶等而增強(qiáng)外延層的晶體質(zhì)量，在溝槽側(cè)壁上缺陷終止，從而使得上覆的各層可以更多地免于出現(xiàn)缺陷，而且在隔開(kāi)的溝槽內(nèi)生長(zhǎng)的相鄰器件層可以按照更加獨(dú)立的或隔離的方式同時(shí)生長(zhǎng)。劃定若干這樣的具有至少一個(gè)相對(duì)較小的尺寸(例如，2nm-100nm)以實(shí)現(xiàn)最佳a(bǔ)tr的溝槽可以使得異質(zhì)外延工藝能夠在種晶體與器件層中的外延生長(zhǎng)晶體之間具有既定量的熱失配和晶格失配的情況下具有較低的缺陷密度。

本發(fā)明人還發(fā)現(xiàn)，溝槽限定的外延膜的質(zhì)量高度依賴于生長(zhǎng)外延層的限定溝槽的特征(例如，溝槽側(cè)壁角度、溝槽的拐角圓化和溝槽的底部凹坑)。與對(duì)生長(zhǎng)襯底進(jìn)行凹陷蝕刻之后在受到凹陷蝕刻的半導(dǎo)體種子表面上執(zhí)行選擇性外延的溝槽形成技術(shù)形成對(duì)照的是，已經(jīng)發(fā)現(xiàn)方法101有利地提供了良好的溝槽高寬比和側(cè)壁角度控制，同時(shí)還保持了原來(lái)的平面未受凹陷蝕刻的外延生長(zhǎng)種子表面，從而獲得更高質(zhì)量的受到更好控制的外延器件層。

參考圖1，方法101開(kāi)始于在操作103中接收生長(zhǎng)襯底。一般而言，生長(zhǎng)襯底可以由任何適于半導(dǎo)體器件制造的材料構(gòu)成，因?yàn)槲闹忻枋龅募夹g(shù)廣泛適用于任何已知生長(zhǎng)襯底，例如，所述生長(zhǎng)襯底可以是但不限于硅、鍺、硅鍺、碳化硅、藍(lán)寶石或iii-v族化合物半導(dǎo)體等。圖2a對(duì)示范性生長(zhǎng)襯底給出了進(jìn)一步圖示。在這一實(shí)施例中，所述生長(zhǎng)襯底包括由(單晶)晶體硅(例如，(100)硅)構(gòu)成的體襯底201。將一個(gè)或多個(gè)半導(dǎo)體的基底層205設(shè)置到體襯底201之上，例如，所述基底層可以是但不限于假同晶的、變質(zhì)的或基本晶格匹配的緩沖層和/或過(guò)渡層，這是本領(lǐng)域已知的。本發(fā)明的實(shí)施例在基底層205的結(jié)構(gòu)和/或構(gòu)成方面不受限制。如圖2a所示，無(wú)論生長(zhǎng)襯底的確切結(jié)構(gòu)怎樣，都有存在于操作103(圖1)中接收到的生長(zhǎng)襯底上的外延種子表面225。例如，所述種子表面225可以是具有(100)晶體取向的晶體sige表面，等等。

繼續(xù)方法101，在操作105中，在生長(zhǎng)基板之上毯式沉積硬掩模膜。一般而言，硬掩模膜應(yīng)當(dāng)由這樣的材料構(gòu)成，即，能夠從生長(zhǎng)襯底上將其容易地去除而不會(huì)對(duì)生長(zhǎng)襯底造成損壞(即，可通過(guò)相對(duì)于下層生長(zhǎng)襯底材料具有高度選擇性的工藝去除)，并且能夠?qū)ζ溥M(jìn)行各向異性蝕刻，從而獲得良好控制的側(cè)壁角度、平滑度和cd控制。如文中別處進(jìn)一步描述的，硬掩模膜的功能之一在于對(duì)下層半導(dǎo)體表面的將由其開(kāi)始外延層生長(zhǎng)的種子表面加以保護(hù)。硬掩模膜的另一功能在于最終界定將在其內(nèi)進(jìn)行外延生長(zhǎng)的溝槽的側(cè)壁角度。

在生長(zhǎng)襯底表面包括除了硅以外的晶格構(gòu)成(例如，sige合金)的一個(gè)實(shí)施例中，所述硬掩模膜包括多晶硅(p-si)或非晶硅(a-si)層。在另一實(shí)施例中，所述硬掩模膜包括氮化硅層。所述硬掩模膜的厚度(z高度)可以隨著用以取得接下來(lái)要在硬掩模膜內(nèi)形成的特征的預(yù)期高寬比(即厚度:橫向臨界尺寸)的技術(shù)而發(fā)生變化。用于形成硬掩模膜的沉積工藝可以是本領(lǐng)域已知的任何適于這些示范性材料或者任何其他適當(dāng)?shù)膫溥x材料的工藝。圖2b對(duì)示范性生長(zhǎng)襯底給出了進(jìn)一步圖示。在這一實(shí)施例中，將硬掩模膜230直接沉積到基底層205上(與種子表面225直接接觸)。在圖示的實(shí)施例中，硬掩模膜230是單勻質(zhì)層，并且這樣的實(shí)施例適于下層半導(dǎo)體包括硅以外的元素的情況(例如，作為硅合金或者無(wú)硅半導(dǎo)體)，以確保相對(duì)于下層半導(dǎo)體種子表面225的良好的選擇性蝕刻。在某些這樣的示范性實(shí)施例中，硬掩模膜230的厚度超過(guò)50nm，并且可以進(jìn)一步超過(guò)500nm，具體取決于獲得具有適當(dāng)深寬比的溝槽所需的裕量。

在其他實(shí)施例中，硬掩模膜可以包括一個(gè)或多個(gè)層，以形成多層的材料疊置體。一般而言，可以將從cd控制、側(cè)壁角度控制、邊緣粗糙度等角度來(lái)看提供良好蝕刻特性的材料塊體層設(shè)置在下層基底層上，即，與生長(zhǎng)襯底的種子表面直接接觸。所述硬掩?；讓涌梢员人鰤K體層薄，并且可以具有任何適于作為蝕刻停止部分的材料，從而允許所述塊體層材料和/或蝕刻工藝具有更低的相對(duì)于半導(dǎo)體襯底的蝕刻選擇性。作為一個(gè)例子，可以將薄氧化物層(例如，sio2、geo2、sixge1-xoy)或者氮氧化物層(例如，sion、geon、sixge1-xoynz)設(shè)置到體硬掩模層和下方的生長(zhǎng)襯底表面之間。例如，參考圖2b，硬掩模膜230可以包括直接位于種子表面225上的氧化物層以及直接設(shè)置在所述氧化物層上的p-si、a-si或氮化硅層。對(duì)于這樣的實(shí)施例而言，氧化物層的厚度可以從1nm左右的自然氧化物厚度到2-3nm的熱生長(zhǎng)氧化物或化學(xué)沉積氧化物(例如，通過(guò)cvd/pecvd)厚度不等，或者可以更厚。

繼續(xù)方法101，在操作107中，將硬掩模膜圖案化為硬掩模鰭狀物。所述硬掩模鰭狀物是犧牲鰭狀物，其起著接下來(lái)的處理的芯柱的作用。所述鰭狀物一般具有有利于限定接下來(lái)的生長(zhǎng)的溝槽的反轉(zhuǎn)圖案，因此所述鰭狀物的覆蓋區(qū)和所述鰭狀物的側(cè)壁角度兩者都是有研究?jī)r(jià)值的?？梢允箻?biāo)準(zhǔn)光刻圖案化技術(shù)與硬掩模膜的已知各向異性干法等離子體蝕刻結(jié)合，從而將硬掩模膜圖案化為犧牲硬掩模鰭狀物。

圖2c示出了一個(gè)示范性實(shí)施例，其中，將硬掩模膜230各向異性蝕刻為具有側(cè)壁250的硬掩模鰭狀物235，從而在硬掩模膜230的各向異性蝕刻過(guò)程中或者對(duì)于硬掩模膜230為多層的疊置體的實(shí)施例而言通過(guò)對(duì)蝕刻停止層(例如，薄cvd氧化物)的單獨(dú)蝕刻暴露周?chē)N子表面225?；蛘撸梢詫⑽g刻停止層留在周?chē)雽?dǎo)體表面上。當(dāng)前認(rèn)為，在將初始種子表面設(shè)置到具有至少2:1，優(yōu)選大于4:1的高寬比的溝槽內(nèi)時(shí)，art是最成功的。在硬掩模膜230具有50-500nm的厚度的示范性實(shí)施例中，對(duì)于處于大約5和10之間的高寬比而言硬掩模鰭狀物235可以具有處于2nm-100nm的范圍內(nèi)的橫向臨界尺寸(例如，沿圖2c的x軸)。

在優(yōu)選實(shí)施例中，硬掩模鰭狀物的側(cè)壁大致垂直于下層生長(zhǎng)襯底的頂表面。例如，在圖2c中，側(cè)壁250具有相對(duì)于種子表面225大約90°(例如88-92°)的側(cè)壁角θ。已經(jīng)發(fā)現(xiàn)垂直鰭狀物側(cè)壁對(duì)于接下來(lái)界定溝槽的側(cè)壁是有利的，如文中別處進(jìn)一步所述。在替代實(shí)施例中，側(cè)壁角θ略微正傾斜，此時(shí)硬掩模鰭狀物的基底具有大于頂部部分的尺寸(即，非凹入的)。例如，在圖2c中，可以使側(cè)壁250傾斜至100-120°的側(cè)壁角θ。

返回到圖1，方法101進(jìn)行至操作109，其中，按照與硬掩模鰭狀物自對(duì)準(zhǔn)的方式形成隔離。在示范性實(shí)施例中，操作109要求在硬掩模鰭狀物之上沉積隔離電介質(zhì)膜，之后使所述隔離電介質(zhì)平面化，以暴露所述硬掩模鰭狀物。在共形沉積隔離電介質(zhì)的實(shí)施例中，所述電介質(zhì)形成了與硬掩模鰭狀物的側(cè)壁互補(bǔ)的側(cè)壁(例如，圖2d中所示的側(cè)壁250)，從而將針對(duì)硬掩模鰭狀物取得的蝕刻輪廓的取反轉(zhuǎn)化為所述隔離電介質(zhì)膜。因此，在對(duì)硬掩模鰭狀物的蝕刻進(jìn)行很好地控制以提供非凹入(即，正交或正傾斜的)側(cè)壁的情況下，包圍硬掩模鰭狀物的共形隔離電介質(zhì)能夠類(lèi)似地形成具有逆反圖案的受到很好控制的側(cè)壁角(即，正交的或者凹入的)。

在其他實(shí)施例中，使隔離電介質(zhì)凹陷到生長(zhǎng)襯底種子表面下方。對(duì)于這樣的實(shí)施例而言，操作109中的隔離電介質(zhì)的形成還包括對(duì)不受硬掩模鰭狀物保護(hù)的半導(dǎo)體襯底進(jìn)行蝕刻。如圖2d所示，這一淺溝槽隔離蝕刻按照與硬掩模鰭狀物235自對(duì)準(zhǔn)的方式去除了一些生長(zhǎng)襯底，更具體而言，去除了一些基底半導(dǎo)體層205(例如，緩沖)。所述的生長(zhǎng)襯底的蝕刻可以通過(guò)任何本領(lǐng)域已知的適用于生長(zhǎng)襯底材料系的技術(shù)進(jìn)行。在示范性實(shí)施例中，執(zhí)行對(duì)生長(zhǎng)襯底的各向異性蝕刻，例如，等離子體蝕刻，以保持半導(dǎo)體種子表面?zhèn)缺?45和硬掩模側(cè)壁250之間的保真度。例如，在基底層205是sige合金(例如，si0.7ge0.3)的情況下，執(zhí)行干法蝕刻，從而使蝕刻前沿的推進(jìn)超越了種子表面225。在圖示的示范性實(shí)施例中，使拐角圓化246凹陷到種子表面225以下，所述拐角圓化發(fā)生在將膜清除(例如，將基底層205清除)以前的定時(shí)蝕刻當(dāng)中。例如，這樣的生長(zhǎng)襯底的凹陷有利地減少了通過(guò)生長(zhǎng)襯底的頂層(例如，通過(guò)基底層205)內(nèi)的通路發(fā)生的相鄰器件之間的漏電流。這樣的生長(zhǎng)襯底的凹陷可以進(jìn)一步實(shí)現(xiàn)對(duì)出現(xiàn)在種子表面225處的膜應(yīng)力的工程設(shè)計(jì)，例如，其方式是減少種子表面225和周?chē)讓?05之間的物理耦合(實(shí)際上是將種子表面225放置到半導(dǎo)體基座或臺(tái)地的頂上)和/或能夠?qū)⑹艿胶芎玫目刂频慕?jīng)應(yīng)力工程設(shè)計(jì)的隔離電介質(zhì)240(被設(shè)計(jì)為發(fā)生伸張或壓縮，具體取決于實(shí)施例)設(shè)置為與種子表面?zhèn)缺?45相鄰。根據(jù)硬掩模鰭狀物235的x-y尺寸，這樣的應(yīng)力可以或多或少是單軸的或雙軸的。

在實(shí)施例中，操作109需要共形沉積一個(gè)或多個(gè)電介質(zhì)材料層，例如，其可以是但不限于化學(xué)氣相沉積(例如，cvd、pecvd)氧化物(sio2)。在沉積一個(gè)以上的層的情況下，可以在體電介質(zhì)(例如，sio2)內(nèi)沉積薄蝕刻停止電介質(zhì)(例如，氮化硅)。在常規(guī)平面化技術(shù)(例如，cmp)之后，沉積電介質(zhì)具有與硬掩模鰭狀物的頂表面在一個(gè)平面內(nèi)的頂表面，如圖2d所示。

繼續(xù)方法101，在操作111中，相對(duì)于隔離電介質(zhì)和生長(zhǎng)襯底有選擇地去除硬掩模鰭狀物，以暴露出半導(dǎo)體種子表面。硬掩模鰭狀物、隔離電介質(zhì)和生長(zhǎng)襯底之間的材料差別促進(jìn)了對(duì)于硬掩模鰭狀物而言具有高度選擇性的硬掩模鰭狀物蝕刻，從而確保外延種子表面不受蝕刻(不凹陷)、不受損傷并因此而具有起始襯底通常具有的高平面度(例如，基本上就像在操作103中接收到的那樣)。如圖2e進(jìn)一步所示，在溝槽260的底部暴露出原來(lái)的種子表面225，由于與硬掩模鰭狀物蝕刻相關(guān)的高蝕刻選擇性的原因所述溝槽的側(cè)壁250受到了很好的控制。這一處理和所得到的結(jié)構(gòu)特征與其他替代處理形成了鮮明對(duì)比，在其他處理當(dāng)中將相對(duì)于周?chē)綦x電介質(zhì)或者生長(zhǎng)襯底的其他區(qū)域?qū)ιL(zhǎng)襯底的頂表面進(jìn)行凹陷蝕刻，以形成可以在其內(nèi)進(jìn)行接下來(lái)的外延生長(zhǎng)的溝槽。已經(jīng)發(fā)現(xiàn)，這樣的半導(dǎo)體凹陷蝕刻可能以某種對(duì)接下來(lái)對(duì)外延生長(zhǎng)不利的方式對(duì)半導(dǎo)體表面造成損傷。例如，微開(kāi)槽(局部化加速蝕刻)可能導(dǎo)致底部半導(dǎo)體表面產(chǎn)生凹坑和/或溝槽拐角圓化。但是，借助于本發(fā)明的實(shí)施例，將無(wú)需執(zhí)行任何對(duì)種子表面(例如，圖2e中的225)的凹陷處理，因而種子表面是未經(jīng)蝕刻的半導(dǎo)體表面。

在基底層205為sige合金，隔離電介質(zhì)240為sio2的示范性實(shí)施例中，能夠借助于各向同性低能蝕刻(例如，基于下游等離子體的、基于濕法化學(xué)反應(yīng)的等等)以20-30:1的選擇性容易地去除p-si硬掩模材料以及氮化硅硬掩模材料。在硬掩模膜是疊置體(例如，在薄氧化物之上設(shè)置p-si或氮化硅的體層)的其他實(shí)施例中，在操作111中去除硬掩模鰭狀物可能需要第一和第二蝕刻，其中，采用高選擇性(相對(duì)于生長(zhǎng)襯底為20-30:1或更高)蝕刻去除硬掩模鰭狀物的薄基底層。在實(shí)施例中，在操作111之后，其內(nèi)設(shè)置著種子表面的溝槽260具有至少5:1的高寬比(z高度:x橫向臨界尺寸)，并且所述高寬比可以是10:1或更大，其中，側(cè)壁250基本上與種子表面225正交或者略微凹入。在溝槽260的x尺寸處于2nm和100nm之間的實(shí)施例中，溝槽260的z高度處于50nm與500nm之間。

方法101(圖1)繼續(xù)進(jìn)行操作113，其中，在所制成的溝槽內(nèi)對(duì)晶體半導(dǎo)體器件層或多個(gè)層進(jìn)行外延生長(zhǎng)。一般而言，在操作113中生長(zhǎng)的器件層可以是任何本領(lǐng)域已知的器件層，其可以采用任何已知的用于所選材料的外延技術(shù)(例如，通過(guò)金屬化學(xué)氣相沉積-mocvd、分子束外延(mbe)等)。在示范性實(shí)施例中，外延半導(dǎo)體層因與晶體種子表面的晶格和/或cte失配而發(fā)生應(yīng)變。對(duì)于外延生長(zhǎng)一個(gè)以上的器件層的實(shí)施例而言，晶格和/或cte失配還可能存在于外延器件層之間。文中采用的“外延”層是與種子表面配準(zhǔn)的(例如，由于種子表面的結(jié)晶性的原因而具有優(yōu)選晶體取向)。在種子表面具有(100)取向的某些實(shí)施例中，外延器件層還具有(100)取向。由于外延生長(zhǎng)被限定在溝槽260內(nèi)，因而半導(dǎo)體器件層將具有與電介質(zhì)240中的側(cè)壁250的那些側(cè)壁互補(bǔ)的側(cè)壁。即使存在成分變化的層理，所述器件層都具有基本上相對(duì)于種子表面225正交的側(cè)壁或者略微正傾斜(例如，偏離正交10-20)的側(cè)壁，在后一情況下側(cè)壁250是凹入的。借助于操作113中的溝槽限定的外延生長(zhǎng)，缺陷可能朝向與側(cè)壁250的界面逃出(runout)。假設(shè)未對(duì)外延生長(zhǎng)進(jìn)行溝槽限定(例如，就不存在任何溝槽界面的毯式生長(zhǎng)而言)，將不存在這樣的定向外逃。此外，借助于溝槽限定的外延生長(zhǎng)，形成于種子表面之上的外延層內(nèi)的晶體缺陷密度可能隨著器件層內(nèi)的各點(diǎn)與種子表面相距越遠(yuǎn)而逐步地越低。

在一個(gè)示范性實(shí)施例中，在操作113中生長(zhǎng)的器件層包括至少一個(gè)在種子表面之上(或者直接在其上)外延生長(zhǎng)的高遷移率溝道層。所述高遷移率層可以是在操作113中直接在生長(zhǎng)襯底的種子表面上生長(zhǎng)的量子阱結(jié)構(gòu)(例如，兩個(gè)或三個(gè)具有相異能帶隙的外延層)的部分，例如，以作為適于高載流子遷移率晶體管實(shí)施例的器件層的部分?；蛘?，如圖2f所示，所述器件層可以包括若干溝道層，它們?nèi)吭跍喜?60的界限之內(nèi)生長(zhǎng)，從而(例如)形成堆疊式納米線晶體管器件?；蛘?，圖2f所示的實(shí)施例可以是不太復(fù)雜的情況，其中，就像本領(lǐng)域公知的更加典型的平面晶體管溝道結(jié)構(gòu)那樣僅形成單個(gè)溝道層。因而，圖2f意在既表示平面實(shí)施例又表示堆疊式納米線實(shí)施例，因?yàn)榭梢詫⑵矫鎸?shí)施例看作是圖示的納米線實(shí)施例的第一層。

對(duì)于基底層205是sige合金的一個(gè)實(shí)施例而言，在種子表面225之上有選擇地生長(zhǎng)由ge構(gòu)成的高空穴遷移率溝道層280a。盡管在一些實(shí)施例中，溝道層280a是在種子表面225上直接生長(zhǎng)的(例如，對(duì)于平面晶體管實(shí)施例而言)，但是對(duì)于圖2f中所示的堆疊式納米線實(shí)施例而言，將居間半導(dǎo)體層275設(shè)置(生長(zhǎng))到溝道層280a和種子表面225之間。居間半導(dǎo)體層275可以具有某種成分，其使得所述半導(dǎo)體層能夠被相對(duì)于溝道層280a有選擇地去除(或反之)。盡管所述外延器件層可以包括在溝槽260的界限內(nèi)生長(zhǎng)的任何數(shù)量的溝道層，但是對(duì)于圖示的實(shí)施例而言，在溝道層280a之上生長(zhǎng)第二溝道層280b，二者具有居間晶體層290a。在溝道層280a和280b具有相同成分的實(shí)施例中，居間層290a具有相異成分，并且可以具有與居間層275相同的成分。最后，在第二溝道層280a之上是另一外延半導(dǎo)體層290b，在一個(gè)實(shí)施例中，外延半導(dǎo)體層290b與層290a具有相同成分，更具體而言，其可以由具有高電子遷移率的材料構(gòu)成，例如，與溝道層280a、280b合理地晶格匹配的已知iii-v族合金(例如，任何二元、三元或四元化合物，例如但不限于inas、inassb、insb、algaas、gaas等)。這樣的器件疊置體可以允許進(jìn)行cmos實(shí)現(xiàn)，其中，層290a和290b充當(dāng)nmos器件溝道，層280a和280b充當(dāng)pmos器件溝道。對(duì)于平面晶體管實(shí)施例而言，單個(gè)溝道層280a(或290a)將是唯一的半導(dǎo)體器件層，其直接設(shè)置在種子表面225上，并且相對(duì)于周?chē)娊橘|(zhì)240生長(zhǎng)至與圖示的納米線疊置體相當(dāng)?shù)暮穸取Ｗ鳛槔?，圖3c中示出了平面晶體管的實(shí)施方式。

在實(shí)施例中，操作113還包括平面化，以去除延伸到相鄰隔離電介質(zhì)以上或者超出相鄰隔離電介質(zhì)的任何過(guò)生長(zhǎng)半導(dǎo)體。例如，圖2f示出了示范性納米線半導(dǎo)體器件疊置體，其頂表面基本上與周?chē)綦x電介質(zhì)240在一平面內(nèi)。在這樣的平面化之后，所述外延生長(zhǎng)半導(dǎo)體的頂表面(圖2g中的頂表面291)可以被設(shè)置為距種子表面一定距離，該距離是溝槽260(圖2e)的深度的重要部分。例如，在實(shí)施例中，平面化外延器件層的頂表面可以與種子表面相距40nm-400nm，或者種子表面最小橫向尺寸(例如，圖2g中的x維)的三倍以上。

方法101(圖1)在操作115中結(jié)束，從而完成了外延半導(dǎo)體內(nèi)或外延半導(dǎo)體上的器件制作。這樣的制作可以隨著器件和/或器件層而變化。在某些實(shí)施例中，例如在圖2f所示的非平面實(shí)施例中，操作115要求使隔離電介質(zhì)頂表面241有選擇地凹陷至器件層，以暴露器件層內(nèi)的一個(gè)或多個(gè)半導(dǎo)體層的一個(gè)或多個(gè)側(cè)壁，從而使得每一溝槽限定的外延器件疊置體成為伸到周?chē)綦x電介質(zhì)之上的非平面半導(dǎo)體基體。相對(duì)于隔離電介質(zhì)起著限定溝槽作用時(shí)的厚度對(duì)凹陷隔離電介質(zhì)減薄，但是所保留的厚度可以足夠用于未被用作種子表面的生長(zhǎng)襯底部分凹陷至種子表面以下(例如，在圖1的操作109當(dāng)中)的地方的電器件隔離?？梢圆捎萌魏伪绢I(lǐng)域已知的適于使隔離電介質(zhì)材料凹陷的蝕刻技術(shù)。例如，可以采用定時(shí)濕法或干法sio2蝕刻，或者在將蝕刻停止層結(jié)合到多層隔離電介質(zhì)內(nèi)的實(shí)施例中，可以使隔離凹陷蝕刻在蝕刻停止層上停止，所述停止層要么接下來(lái)被去除，要么作為矯作部分(artifact)留在隔離區(qū)內(nèi)。在圖2g所示的實(shí)施例中，在隔離電介質(zhì)凹陷過(guò)程完成時(shí)，溝道層280a和280b兩者均在隔離頂表面241以上暴露出。

圖2h是說(shuō)明根據(jù)cmos實(shí)施例的溝槽限定的外延器件疊置體的等軸視圖。圖2h表示一種可以用于由溝槽限定的外延器件層形成具有互補(bǔ)載流子類(lèi)型的高遷移率晶體管的技術(shù)。圖2h中的cmos實(shí)現(xiàn)包括pmos納米線結(jié)構(gòu)301和nmos納米線結(jié)構(gòu)302。而且，可以類(lèi)似地形成包括平面pmos晶體管結(jié)構(gòu)和平面nmos晶體管結(jié)構(gòu)的類(lèi)似cmos結(jié)構(gòu)(例如，僅采用相應(yīng)的種子表面之上的單溝道層生長(zhǎng))。

在一個(gè)納米線實(shí)施例中，pmos納米線結(jié)構(gòu)251是由圖2g中所示的器件疊置體演化而來(lái)的。如圖所示，可以包圍器件疊置體的中央?yún)^(qū)域形成犧牲溝道掩模芯軸結(jié)構(gòu)215(例如，在y維度的中央)，之后在通過(guò)掩模芯柱結(jié)構(gòu)215保護(hù)所述中央?yún)^(qū)域的同時(shí)蝕刻掉對(duì)于所述晶體管載流子類(lèi)型而言要犧牲掉的所述器件層的交替的各層(例如，對(duì)于pmos結(jié)構(gòu)251而言的層275、290a、290b或者對(duì)于nmos結(jié)構(gòu)252而言的層280a、290b)。之后，可以將摻雜半導(dǎo)體沉積(或生長(zhǎng))到溝道層280a和280b的暴露端213、223之上，可以在所述過(guò)程中的某一點(diǎn)上對(duì)所述暴露端重?fù)诫s?；蛘撸梢詫⒛┒?13、223一起替換(重新生長(zhǎng))。之后，可以去除溝道掩模芯柱結(jié)構(gòu)215(未對(duì)此給出圖示)，并且借助于非犧牲間隔體電介質(zhì)216a、216b、226a、226b和/或源極/漏極半導(dǎo)體和/或錨固器件層的接觸金屬，執(zhí)行第二次半導(dǎo)體蝕刻(例如，蝕刻掉pmos結(jié)構(gòu)251內(nèi)的層275、290a、290b以及nmos結(jié)構(gòu)252中的層280a、280b)，以暴露所述互補(bǔ)結(jié)構(gòu)的溝道層。之后，采用可以是但不限于原子層沉積(ald)的常規(guī)技術(shù)在暴露的溝道層之上形成包括共形柵極電介質(zhì)層和柵極電極層的非犧牲柵極疊置體。在示范性實(shí)施例中，共形沉積第一柵極電介質(zhì)和第二柵極電介質(zhì)，從而對(duì)器件層之間的任何孔隙進(jìn)行回填，繼而完全包覆在源極和漏極之間延伸的半導(dǎo)體溝道的各個(gè)表面。

值得注意的是，盡管圖2h中的圖示示出了處于同一狀態(tài)的pmos器件301和nmos器件302，但是在一個(gè)結(jié)構(gòu)的順序處理先于另一結(jié)構(gòu)的順序處理的情況下(例如，可能多次執(zhí)行上文所述的處理，所述處理將在襯底的各單獨(dú)區(qū)域內(nèi)擇一地保留半導(dǎo)體層290a、290b與層280a、280b以作為互補(bǔ)溝道層)這樣的狀態(tài)可以不是同時(shí)出現(xiàn)的。通過(guò)這種方式，基于同一外延器件疊置體的跨越襯底界定的多個(gè)溝槽既可以充當(dāng)pmos高遷移率器件的基礎(chǔ)，又可以充當(dāng)nmos高遷移率器件的基礎(chǔ)。在一個(gè)這樣的實(shí)施例中，至少在溝道區(qū)內(nèi)，所述pmos納米線層280a、280b中的每者具有相同的iv族半導(dǎo)體材料(例如，ge)。類(lèi)似地，在溝道區(qū)內(nèi)，nmos納米線層290a、290b中的每者具有相同的iii族-v半導(dǎo)體材料(例如，gaas)。在備選實(shí)施例中，pmos納米線層280a、280b中的每者具有相同的iv族半導(dǎo)體材料(例如，ge)，與此同時(shí)nmos納米線層290a、290b中的每者也具有相同的iv族半導(dǎo)體材料(例如，si)。

在單溝槽限定的異質(zhì)外延疊置體中，一個(gè)晶體管類(lèi)型的溝道層充當(dāng)與另一晶體管類(lèi)型的溝道層相鄰的犧牲層，就所述的單溝槽限定的異質(zhì)外延疊置體而言，第一半導(dǎo)體溝道將具有被設(shè)置為與種子表面相距第一距離的頂表面，具有互補(bǔ)導(dǎo)電類(lèi)型的第二半導(dǎo)體溝道將具有被設(shè)置為與種子表面相距第二距離(比第一距離大或小)的頂表面。

圖3a示出了根據(jù)本發(fā)明的實(shí)施例的沿非平面pmos晶體管301的第一(x)維度的截面，所述晶體管采用了通過(guò)圖1所示的實(shí)施例生長(zhǎng)的溝槽限定的器件層。圖3b示出了根據(jù)本發(fā)明的實(shí)施例的沿非平面pmos晶體管301的第二(y)維度的截面。在示范性實(shí)施例中，pmos晶體管301是在操作115(圖1)當(dāng)中由pmos結(jié)構(gòu)251演化而來(lái)的(圖2h)。圖3c示出了根據(jù)本發(fā)明的實(shí)施例的沿采用通過(guò)圖1所示的方法生長(zhǎng)的器件層的平面晶體管的第一維度的截面。

如圖3a所示，由于溝槽限定的外延生長(zhǎng)的原因，溝道層280a、280b的中央(通過(guò)中心線cl表示)貫穿設(shè)置在隔離電介質(zhì)240之間的種子表面225的中央延伸。除了重合的中央之外，種子表面225的平面性也體現(xiàn)了方法101。進(jìn)一步如圖3a所示，使種子表面225相對(duì)于隔離電介質(zhì)頂表面241凹陷，同時(shí)使底部隔離表面242在種子表面225的高度以下的高度上與下層半導(dǎo)體相接。如圖3b所示，種子表面225沿y維度具有長(zhǎng)度l1，其由相鄰隔離電介質(zhì)240界定。還是沿該軸，使種子表面225與在半導(dǎo)體源極和漏極112a、112b之間延伸的界定溝道層280a、280b的器件層的中央對(duì)準(zhǔn)。由于在非凹陷的未經(jīng)蝕刻的生長(zhǎng)襯底表面上執(zhí)行的溝槽限定生長(zhǎng)的原因，種子表面225也沿其整個(gè)長(zhǎng)度l1呈平面。假設(shè)執(zhí)行了無(wú)阻停半導(dǎo)體凹陷蝕刻在基底層205中將不存在這樣的平面性(例如，相反將接近隔離電介質(zhì)240的界面出現(xiàn)拐角圓化)。如圖3a和3b兩圖所示，采用柵極電介質(zhì)310a、310b、310c(例如，310a包圍溝道層280a，310b包圍溝道層280b)和柵極電極材料315對(duì)器件疊置體內(nèi)因?qū)奚雽?dǎo)體層進(jìn)行蝕刻而形成的凹陷進(jìn)行回填。進(jìn)一步地，沉積與源極和漏極112a、112b接觸的接觸金屬化335a、345a。

如圖3c所示，對(duì)于平面晶體管實(shí)施例而言，單個(gè)溝道層280a(或290a)將是唯一的半導(dǎo)體器件層，其直接設(shè)置在種子表面225上，并且相對(duì)于周?chē)娊橘|(zhì)240生長(zhǎng)至跨越隔離電介質(zhì)240和溝道層28a獲得平面表面的厚度。

圖4示出了根據(jù)本發(fā)明的實(shí)施例的移動(dòng)計(jì)算裝置平臺(tái)700的等軸視圖以及所述移動(dòng)平臺(tái)采用的微電子器件710的示意圖721。移動(dòng)計(jì)算平臺(tái)700可以是任何被配置為實(shí)現(xiàn)電子數(shù)據(jù)顯示、電子數(shù)據(jù)處理和無(wú)線電子數(shù)據(jù)傳輸中的每者的便攜式裝置。例如，移動(dòng)計(jì)算平臺(tái)700可以是平板電腦、智能電話、膝上型計(jì)算機(jī)等當(dāng)中的任何一種，其包括顯示屏705、芯片級(jí)(soc)或者封裝級(jí)集成微電子器件710和電池713，所述顯示屏在示范性實(shí)施例中是觸摸屏(例如，電容式的、電感式的、電阻式的等等)。

通過(guò)放大圖721對(duì)集成器件710給出了進(jìn)一步圖示。在示范性實(shí)施例中，器件710包括至少一個(gè)存儲(chǔ)器和至少一個(gè)處理器芯片(例如，多芯微處理器和/或圖形處理器芯730、731)。“處理器”一詞可以指任何對(duì)來(lái)自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理從而將該電子數(shù)據(jù)變換為其他可以存儲(chǔ)在寄存器和/或存儲(chǔ)器內(nèi)的其他電子數(shù)據(jù)的裝置或裝置的部分在實(shí)施例中，處理器芯片或存儲(chǔ)器內(nèi)的一個(gè)或多個(gè)晶體管包括在采用隔離電介質(zhì)形成了包圍平面種層的周界的情況下設(shè)置在所述種層之上的異質(zhì)外延溝道層，文中別處對(duì)此給出了更加詳細(xì)的描述(例如，圖3a、3b)，其中，所述種層集成在器件710內(nèi)。器件710還連同功率管理集成電路(pmic)715、包括寬帶rf(無(wú)線)發(fā)射器和/或接收器(例如，包括數(shù)字基帶，并且模擬前端模塊還包括處于發(fā)射通路上的功率放大器和處于接收通路上的低噪聲放大器)的rf(無(wú)線)集成電路(rfic)725以及其控制器711耦合至板、襯底或插入機(jī)構(gòu)500。在功能上，pmic715執(zhí)行電池功率調(diào)節(jié)、dc到dc轉(zhuǎn)換等，因而具有耦合至電池713的輸入，并且具有向所有其他功能模塊提供電流源的輸出。如圖進(jìn)一步所示，在示范性實(shí)施例中，rfic725具有耦合至天線的輸出，從而有條件實(shí)施很多無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何標(biāo)準(zhǔn)或協(xié)議，其包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、長(zhǎng)期演進(jìn)(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、藍(lán)牙、它們的衍生產(chǎn)物以及任何被命名為3g、4g、5g或更高代的其他無(wú)線協(xié)議。在實(shí)現(xiàn)當(dāng)中，這些模塊中的每者可以集成到作為soc的單個(gè)芯片上，集成到耦合至封裝器件710的封裝襯底的單獨(dú)ic上或者處于板層級(jí)上。

圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算裝置1000的功能框圖?？梢栽?例如)移動(dòng)計(jì)算平臺(tái)700內(nèi)發(fā)現(xiàn)計(jì)算裝置1000，所述計(jì)算裝置1000還包括具有若干部件的板1002，例如所述部件可以是但不限于處理器1004(例如，應(yīng)用處理器)和至少一個(gè)通信芯片1006。在實(shí)施例中，至少所述處理器1004與處理器芯片或存儲(chǔ)器中的一個(gè)或多個(gè)晶體管集成(例如，在芯片上)，所述處理器1004包括根據(jù)文中別處描述的實(shí)施例在采用隔離電介質(zhì)形成包圍平面種層的周界的情況下設(shè)置在所述平面種層之上的異質(zhì)外延溝道層。將處理器1004物理和電耦合至板1002。處理器1004包括封裝在處理器1004內(nèi)的集成電路裸片。

在一些實(shí)施方式中，還將至少一個(gè)通信芯片1006物理和電耦合至板1002。在其他實(shí)施方式中，通信芯片1006是處理器1004的部分。根據(jù)其應(yīng)用，計(jì)算裝置1000可以包括其他部件，這些部件可以物理和電耦合至母板1002，也可以不存在這樣的耦合。這些其他部件包括但不限于易失性存儲(chǔ)器(例如，dram)、具有閃速存儲(chǔ)器等形式的非易失性存儲(chǔ)器(例如，ram或rom)、圖形處理器、數(shù)字信號(hào)處理器、密碼處理器、芯片組、天線、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼譯碼器、視頻編譯碼器、功率放大器、全球定位系統(tǒng)(gps)裝置、羅盤(pán)、加速度計(jì)、陀螺儀、揚(yáng)聲器、照相機(jī)和大容量存儲(chǔ)裝置(例如，硬盤(pán)驅(qū)動(dòng)器、固態(tài)驅(qū)動(dòng)器(ssd)、緊致磁盤(pán)(cd)、數(shù)字通用盤(pán)(dvd)等)。

通信芯片1006的至少其中之一能夠?qū)崿F(xiàn)無(wú)線通信，從而進(jìn)行往返于計(jì)算裝置1000的數(shù)據(jù)傳輸?！盁o(wú)線”一詞及其派生詞可以用來(lái)描述利用調(diào)制電磁輻射通過(guò)非固態(tài)介質(zhì)進(jìn)行數(shù)據(jù)通信的電路、裝置、系統(tǒng)、方法、技術(shù)、通信信道等。該詞并非暗示相關(guān)裝置不含有任何布線，但是在一些實(shí)施例中它們可能不含有。通信芯片1006可以實(shí)現(xiàn)很多無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何標(biāo)準(zhǔn)或協(xié)議，其包括但不限于文中別處描述的那些標(biāo)準(zhǔn)或協(xié)議。計(jì)算裝置1000可以包括多個(gè)通信芯片1006。例如，第一通信芯片1006可以專(zhuān)用于較短范圍的無(wú)線通信，例如，wi-fi和藍(lán)牙，第二通信芯片1006可以專(zhuān)用于較長(zhǎng)范圍的無(wú)線通信，例如，gps、edge、gprs、cdma、wimax、lte、ev-do及其他。

因而，描述了溝槽限定的異質(zhì)外延器件疊置體及其制造的實(shí)施例。在實(shí)施例中，提供了一種在襯底上形成異質(zhì)外延器件層的方法，所述方法包括：接收具有半導(dǎo)體種子表面的襯底；在所述種子表面之上形成硬掩模鰭狀物；形成與所述硬掩模鰭狀物相鄰的隔離區(qū)；通過(guò)相對(duì)于所述隔離區(qū)有選擇地去除硬掩模鰭狀物而形成以所述種子表面作為其底部的溝槽；以及在所述溝槽內(nèi)外延生長(zhǎng)半導(dǎo)體層，所述半導(dǎo)體層具有所述半導(dǎo)體種子表面的晶格失配或cte失配的至少其中之一。在實(shí)施例中，形成硬掩模鰭狀物還包括在所述種子表面之上沉積多晶硅層或氮化硅層；以及采用各向異性蝕刻對(duì)所述多晶硅層或氮化硅層構(gòu)圖。在實(shí)施例中，形成硬掩模鰭狀物還包括直接在種子表面上沉積蝕刻停止層，并在氧化物層之上沉積多晶硅層或氮化硅層。在實(shí)施例中，所述各向異性蝕刻形成了垂直側(cè)壁或者略微正傾斜的側(cè)壁，并且其中，所述硬掩模鰭狀物具有至少5:1的高寬比。在實(shí)施例中，形成所述隔離區(qū)還包括：在硬掩模鰭狀物之上沉積隔離電介質(zhì)層，以及使所述隔離電介質(zhì)層平面化以暴露所述硬掩模鰭狀物的頂表面。在實(shí)施例中，形成所述隔離區(qū)還包括：蝕刻與硬掩模鰭狀物相鄰的襯底部分，從而使不受硬掩模鰭狀物保護(hù)的襯底部分相對(duì)于所述種子表面凹陷；以及在所述凹陷襯底表面之上沉積隔離電介質(zhì)層。在實(shí)施例中，所述方法還包括使外延器件層的頂表面與所述隔離區(qū)平面化；以及使所述隔離區(qū)相對(duì)于所述外延器件層的頂表面凹陷，以形成包括所述外延器件層的非平面半導(dǎo)體基體，其中，所述隔離區(qū)與所述非平面半導(dǎo)體基體相鄰。在實(shí)施例中，所述方法還包括至少在所述外延器件層的相對(duì)的兩側(cè)之上形成柵極電介質(zhì)和柵極電極，以控制耦合至器件層的源極區(qū)和漏極區(qū)之間的載流子傳導(dǎo)。在實(shí)施例中，所述外延器件層包括ge或iii-v族二元、三元或四元半導(dǎo)體合金，并且所述柵極電介質(zhì)和柵極電極的形成還包括蝕刻設(shè)置在種子表面和外延器件層之間的犧牲半導(dǎo)體層，以暴露出外延器件層的底表面；以及在所述底表面之上回填柵極電介質(zhì)和柵極電極。

在實(shí)施例中，提供了一種設(shè)置在硅襯底之上的非平面場(chǎng)效應(yīng)晶體管(fet)，所述非平面fet包括：源極區(qū)和漏極區(qū)，其間設(shè)置有處于平面半導(dǎo)體種層之上的非硅半導(dǎo)體溝道，所述半導(dǎo)體種子表面具有非硅半導(dǎo)體溝道的成分以外的成分，所述平面半導(dǎo)體種子表面是受到隔離電介質(zhì)包圍的半導(dǎo)體平臺(tái)的頂表面；設(shè)置在所述非硅半導(dǎo)體溝道之上的柵極電介質(zhì)層和柵極電極層。在實(shí)施例中，所述非硅半導(dǎo)體溝道為ge或iii-v族二元、三元或四元化合物半導(dǎo)體合金，并且其中，所述溝道的中央與所述平面半導(dǎo)體種子表面的中央對(duì)準(zhǔn)。在實(shí)施例中，隔離電介質(zhì)的底表面與凹陷到所述種子表面下方的半導(dǎo)體表面接觸。在實(shí)施例中，使種子表面凹陷到隔離電介質(zhì)的頂表面下方。在實(shí)施例中，所述非硅半導(dǎo)體溝道是半導(dǎo)體疊置體的一個(gè)層，其頂表面被設(shè)置為與所述種子表面相距至少是所述種子表面的最小橫向尺寸的三倍的距離。

在實(shí)施例中，提供了一種設(shè)置在硅襯底之上的cmos器件，所述cmos器件包括：pmos器件，其具有：第一源極區(qū)和第一邏輯區(qū)，它們之間設(shè)置有位于第一平面半導(dǎo)體頂表面之上的ge半導(dǎo)體溝道，所述第一平面半導(dǎo)體種子表面具有所述溝道的成分以外的成分，所述第一平面半導(dǎo)體種子表面是受到隔離電介質(zhì)包圍的第一半導(dǎo)體平臺(tái)的頂表面；以及設(shè)置在所述ge半導(dǎo)體溝道之上的第一柵極電介質(zhì)層和第一柵極電極層；以及nmos器件，其具有：第二源極區(qū)和第二漏極區(qū)，它們之間設(shè)置有位于第二平面半導(dǎo)體種子表面之上的iii-v族半導(dǎo)體溝道，所述第二平面半導(dǎo)體種子表面具有除了所述溝道的成分以外的成分，所述第二平面半導(dǎo)體種子表面是受到隔離電介質(zhì)包圍的第二半導(dǎo)體平臺(tái)的頂表面；以及設(shè)置在所述iii-v族半導(dǎo)體溝道之上的第二柵極電介質(zhì)層和第二柵極電極層。在實(shí)施例中，所述ge半導(dǎo)體溝道具有被設(shè)置為與所述種子表面相距第一距離的頂表面，所述iii-v族半導(dǎo)體溝道具有被設(shè)置為與所述種子表面相距不同于所述第一距離的第二距離的頂表面。在實(shí)施例中，使ge半導(dǎo)體溝道的中央與第一平面半導(dǎo)體種子表面的中央對(duì)準(zhǔn)，并且其中，使iii-v族半導(dǎo)體溝道的中央與第二平面半導(dǎo)體種子表面的中央對(duì)準(zhǔn)。在實(shí)施例中，使所述第一種子和第二種子表面凹陷到隔離電介質(zhì)的頂表面下方。在實(shí)施例中，使第一柵極電介質(zhì)和第二柵極電介質(zhì)完全包覆在源極和漏極之間延伸的半導(dǎo)體溝道的表面。

在實(shí)施例中，一種移動(dòng)計(jì)算平臺(tái)包括含有文中描述的非平面fet或者文中描述的cmos器件的集成電路、顯示屏以及無(wú)線收發(fā)器。

因此，本發(fā)明的一個(gè)或多個(gè)實(shí)施例總體上涉及溝槽限定的異質(zhì)外延器件疊置體。應(yīng)當(dāng)理解，上述說(shuō)明意在進(jìn)行舉例說(shuō)明而非構(gòu)成限制。例如，盡管附圖中的流程圖示出了通過(guò)本發(fā)明的某些實(shí)施例執(zhí)行的操作的具體順序，但是應(yīng)當(dāng)理解不需要這樣的順序(例如，替代實(shí)施例可以按照不同的順序執(zhí)行操作，結(jié)合某些操作，疊加某些操作等)。此外，對(duì)于本領(lǐng)域技術(shù)人員而言在閱讀并理解了上述說(shuō)明的情況下很多其他實(shí)施例將顯而易見(jiàn)。盡管已經(jīng)參考具體示范性實(shí)施例描述了本發(fā)明，但是應(yīng)當(dāng)認(rèn)識(shí)到本發(fā)明不限于文中描述的實(shí)施例，而是可以在所附權(quán)利要求的精神和范圍內(nèi)以修改和變更來(lái)實(shí)踐本發(fā)明。因此，應(yīng)當(dāng)參考所附權(quán)利要求以及該權(quán)利要求的等同方案的全范圍來(lái)確定本發(fā)明的范圍。