本發(fā)明總地來說涉及顯示設(shè)備，更具體地，涉及一種可以減小激活顯示器中的像素的柵極驅(qū)動(dòng)器的寬度同時(shí)減少或防止柵極驅(qū)動(dòng)器信號中的紋波(噪聲)的顯示設(shè)備。

背景技術(shù)：

諸如液晶顯示器(lcd)和有機(jī)發(fā)光二極管顯示器(oled)的顯示設(shè)備包括顯示圖像的顯示面板及驅(qū)動(dòng)顯示面板的諸如柵極驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器的驅(qū)動(dòng)器電路。驅(qū)動(dòng)器電路可以由分立的芯片形成，并且可以電連接到顯示面板。近來，已經(jīng)開發(fā)了用于在不形成分立芯片的情況下將柵極驅(qū)動(dòng)器集成在顯示面板中的技術(shù)。

柵極驅(qū)動(dòng)器包括作為開關(guān)元件的晶體管和作為存儲元件的電容器。當(dāng)柵極驅(qū)動(dòng)器被集成在顯示面板中時(shí)，柵極驅(qū)動(dòng)器可以被設(shè)置在顯示面板的外圍區(qū)域中，該外圍區(qū)域被設(shè)置在顯示圖像的區(qū)域的外部。為了減小顯示設(shè)備的邊框的寬度，顯示面板的外圍區(qū)域也必須減小。然而，當(dāng)將柵極驅(qū)動(dòng)器設(shè)置在顯示面板的外圍區(qū)域中時(shí)，由于諸如柵極驅(qū)動(dòng)器信號中的噪聲或紋波效應(yīng)等問題，外圍區(qū)域的寬度可以減小多少是有限度的。

在此背景技術(shù)部分中公開的上述信息僅用于增強(qiáng)對發(fā)明構(gòu)思的背景的理解，因此可能包含不構(gòu)成在該國本領(lǐng)域普通技術(shù)人員已經(jīng)知曉的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種能夠減小柵極驅(qū)動(dòng)器的寬度的顯示設(shè)備。例如，通過減小由被包括在柵極驅(qū)動(dòng)器中的電容器所占據(jù)的面積，可以減小柵極驅(qū)動(dòng)器的寬度。此外，通過減小柵極驅(qū)動(dòng)器的寬度，可以減小顯示設(shè)備的邊框的寬度。

此外，本發(fā)明提供了一種可以減少或防止從通過柵極驅(qū)動(dòng)器輸出的信號產(chǎn)生的紋波的顯示設(shè)備。

本發(fā)明的附加方面將在下面的詳細(xì)描述中闡述，并且部分地將從本公開顯而易見，或者可以通過對發(fā)明構(gòu)思的實(shí)踐而獲知。

根據(jù)本發(fā)明原理構(gòu)造的顯示設(shè)備可以包括：基板；和包括被設(shè)置在基板上的薄膜晶體管的驅(qū)動(dòng)器電路，薄膜晶體管包括：被設(shè)置在基板上的第一柵電極；被設(shè)置在第一柵電極上以與第一柵電極的一部分重疊的半導(dǎo)體層，半導(dǎo)體層包括溝道區(qū)、源區(qū)和漏區(qū)；被設(shè)置在半導(dǎo)體層上的第二柵電極；以及被設(shè)置在半導(dǎo)體層上并且分別連接到源區(qū)和漏區(qū)的源電極和漏電極，其中由第一柵電極和漏區(qū)的重疊部分形成的第一區(qū)域具有與由第一柵電極和源區(qū)的重疊部分形成的第二區(qū)域不同的尺寸。

第一區(qū)域可以大于第二區(qū)域。

第一柵電極和第二柵電極可以彼此連接。

基板可以包括其中設(shè)置有多個(gè)像素的顯示區(qū)域和包圍顯示區(qū)域的外圍區(qū)域。

驅(qū)動(dòng)器電路可以被設(shè)置在外圍區(qū)域中并且被配置為驅(qū)動(dòng)多個(gè)像素。

可以進(jìn)一步包括被連接到薄膜晶體管的電容器。

電容器可以包括：被設(shè)置在基板上的第一電容器電極；被設(shè)置在第一電容器電極上的第二電容器電極；以及被插入在第一電容器電極和第二電容器電極之間的介電層。

第一寄生電容與第二寄生電容和第一電容之和的比率可大于等于約1:8。

第一電容器電極可以連接到第二柵電極，并且第二電容器電極可以連接到漏電極。

可以進(jìn)一步包括被設(shè)置在第一柵電極和第二柵電極之間的第一絕緣層。

第一絕緣層可以具有第一接觸孔，并且第一柵電極和第二柵電極可以通過第一接觸孔彼此連接。

根據(jù)本發(fā)明的另一示例性方面，一種顯示設(shè)備包括：包括顯示區(qū)域和外圍區(qū)域的基板；以及被設(shè)置在外圍區(qū)域中的柵極驅(qū)動(dòng)器，柵極驅(qū)動(dòng)器包括：沿第一方向被布置成一行的多個(gè)薄膜晶體管，多個(gè)薄膜晶體管中的每一個(gè)包括：第一柵電極；被設(shè)置在第一柵電極上的半導(dǎo)體層，半導(dǎo)體層包括溝道區(qū)、源區(qū)和漏區(qū)；被設(shè)置在半導(dǎo)體層上并且分別連接到源區(qū)和漏區(qū)的源電極和漏電極；以及被設(shè)置在半導(dǎo)體層上的第二柵電極，第二柵電極與溝道區(qū)重疊；以及被設(shè)置為與多個(gè)薄膜晶體管相鄰的電容器；電容器包括第一電容器電極和第二電容器電極，其中由第一柵電極和漏區(qū)的重疊部分形成的第一區(qū)域具有與由第一柵電極和源區(qū)的重疊部分形成的第二區(qū)域不同的尺寸，并且其中第一電容器電極電連接到第二柵電極，且第二電容器電極電連接到多個(gè)薄膜晶體管中的每一個(gè)薄膜晶體管的漏電極。

多個(gè)薄膜晶體管中的每一個(gè)薄膜晶體管的源電極由第一連續(xù)導(dǎo)體形成；多個(gè)薄膜晶體管中的每一個(gè)薄膜晶體管的漏電極由第二連續(xù)導(dǎo)體形成；多個(gè)薄膜晶體管中的每一個(gè)薄膜晶體管的第一柵電極由第三連續(xù)導(dǎo)體形成；并且多個(gè)薄膜晶體管中的每一個(gè)薄膜晶體管的第二柵電極由第四連續(xù)導(dǎo)體形成。

第一電容器電極可由與連續(xù)的第二柵電極同一層形成并用與連續(xù)的第二柵電極相同的材料形成；并且第二電容器電極可以由與連續(xù)的漏電極同一層形成并用與連續(xù)的漏電極相同的材料形成。

前面的一般描述和以下詳細(xì)描述是示例性和解釋性的，并且旨在提供對所要求保護(hù)的主題的進(jìn)一步解釋。

附圖說明

被包括進(jìn)來以提供對發(fā)明構(gòu)思的進(jìn)一步理解并且被并入此說明書中并構(gòu)成此說明書一部分的附圖，示出了發(fā)明構(gòu)思的示例性實(shí)施例，并與描述一起用于解釋發(fā)明構(gòu)思的原理。

圖1是示意性地示出根據(jù)本發(fā)明示例性實(shí)施例的顯示設(shè)備的配置的平面圖。

圖2是根據(jù)本發(fā)明示例性實(shí)施例構(gòu)造的顯示設(shè)備的柵極驅(qū)動(dòng)器的框圖。

圖3是根據(jù)本發(fā)明示例性實(shí)施例構(gòu)造的顯示設(shè)備的柵極驅(qū)動(dòng)器的一個(gè)級的電路圖。

圖4是根據(jù)本發(fā)明示例性實(shí)施例的包括在顯示設(shè)備的柵極驅(qū)動(dòng)器中的薄膜晶體管和電容器的布局圖。

圖5是沿圖4的線v-v'截取的剖視圖。

圖6是示意性地示出圖4的一個(gè)薄膜晶體管的俯視圖。

圖7是沿圖4的線vii-vii'截取的剖視圖。

圖8是沿圖4的線viii-viii'截取的剖視圖。

圖9是示意性地示出圖3的區(qū)域x的電容的關(guān)系的圖。

具體實(shí)施方式

在下面的描述中，出于解釋的目的，闡述了許多具體的細(xì)節(jié)以便提供對各個(gè)示例性實(shí)施例的透徹理解。然而，很明顯，各個(gè)示例性實(shí)施例可以在沒有這些具體細(xì)節(jié)的情況下實(shí)施或以一個(gè)或多個(gè)等同布置實(shí)施。在其它情況下，為了避免不必要地使各個(gè)示例性實(shí)施例隱晦費(fèi)解，公知的結(jié)構(gòu)和設(shè)備以框圖形式示出。

在附圖中，為了清楚和描述的目的，層、膜、面板、區(qū)域等的尺寸和相對尺寸可能被放大。此外，相同的附圖標(biāo)記表示相同的元件。

當(dāng)一元件或?qū)颖环Q為位于另一元件或?qū)印吧稀?、“連接到”或“耦接到”另一元件或?qū)訒r(shí)，它可以直接位于另一元件或?qū)由?，直接連接到或耦接到另一元件或?qū)?，或者可以存在中間元件或中間層。然而，當(dāng)一元件或?qū)颖环Q為“直接位于”另一元件或?qū)印吧稀?、“直接連接到”或“直接耦接到”另一元件或?qū)訒r(shí)，不存在中間元件或中間層。出于此公開的目的，“x、y和z中的至少一個(gè)”和“從由x、y和z組成的組中選擇的至少一個(gè)”可以被解釋為只有x、只有y、只有z、或x、y和z中的兩個(gè)或更多個(gè)的任意組合，諸如，例如xyz、xyy、yz和zz。相同的附圖標(biāo)記始終指代相同的元件。如本文所用，術(shù)語“和/或”包括相關(guān)聯(lián)的所列項(xiàng)目中的任意一個(gè)和一個(gè)或多個(gè)的所有組合。

雖然術(shù)語第一、第二等可在本文中用來描述各個(gè)元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語的限制。這些術(shù)語用來區(qū)分一個(gè)元件、組件、區(qū)域、層和/或部分與另一個(gè)元件、組件、區(qū)域、層和/或部分。因此，下面討論的第一元件、組件、區(qū)域、層和/或部分可以被稱為第二元件、組件、區(qū)域、層和/或部分，而不脫離本公開的教導(dǎo)。

出于描述的目的，在本文中使用了諸如“之下”、“下方”、“下”、“上方”、“上”等的空間相對術(shù)語，來描述如圖中所示的一個(gè)元件或特征相對于另一個(gè)元件或特征的關(guān)系。除了圖中描述的方位之外，空間相對術(shù)語意在包含設(shè)備在使用、操作和/或制造中的不同方位。例如，如果圖中設(shè)備被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”或“之下”的元件將被定向?yàn)樵谄渌蛱卣鞯摹吧戏健薄Ｒ虼?，示例性術(shù)語“下方”可以包括上方和下方兩種方位。此外，設(shè)備可被另外定向(例如旋轉(zhuǎn)90度或者在其它方向)，這樣本文使用的空間相對描述符將進(jìn)行相應(yīng)的解釋。

本文使用的術(shù)語僅用于描述特定實(shí)施例的目的，并不旨在進(jìn)行限制。如本文所用，單數(shù)形式的“一”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另有明確說明。當(dāng)在此說明書中使用時(shí)，術(shù)語“包括”和/或“包含”表明存在所陳述的特征、整數(shù)、步驟、操作、元件、組件和/或它們的組，但不排除存在或添加一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、組件和/或它們的組。

各種示例性實(shí)施例在本文中參考是理想化示例性實(shí)施例和/或中間結(jié)構(gòu)的示意圖的剖視圖來描述。這樣，作為例如制造技術(shù)和/或公差的結(jié)果，可以預(yù)期圖示形狀之間的變化。因此，本文公開的示例性實(shí)施例不應(yīng)該被解釋為限于區(qū)域的特定所示形狀，而是包括例如由于制造而產(chǎn)生的形狀的偏差。例如，被示出為矩形的植入?yún)^(qū)域在其邊緣處將通常具有圓形或彎曲的特征和/或植入濃度的梯度，而不是從植入?yún)^(qū)域到未植入?yún)^(qū)域的二元改變。同樣，通過植入形成的掩埋區(qū)域可能在掩埋區(qū)域和發(fā)生植入所通過的表面之間的區(qū)域中導(dǎo)致一些植入。因此，圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀不旨在示出設(shè)備的區(qū)域的實(shí)際形狀，并且不旨在進(jìn)行限制。

除非另有定義，本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有此公開是其一部分的技術(shù)領(lǐng)域的普通技術(shù)人員所通常理解的相同含義。例如那些在常用字典中定義的術(shù)語應(yīng)該被解釋為具有與它們在相關(guān)領(lǐng)域的上下文的含義一致的含義，將不以理想化或過于正式的意義來解釋，除非在本文中明確地如此定義。

現(xiàn)在將參考圖1至圖9描述根據(jù)示例性實(shí)施例的顯示設(shè)備。

圖1是示意性地示出根據(jù)本發(fā)明示例性實(shí)施例的顯示設(shè)備的配置的平面圖。

首先，將參考圖1描述根據(jù)示例性實(shí)施例的顯示設(shè)備的整體結(jié)構(gòu)。示例性實(shí)施例的顯示設(shè)備包括顯示面板300、數(shù)據(jù)驅(qū)動(dòng)器460、柵極驅(qū)動(dòng)器500和信號控制器600。

顯示面板300包括被配置為顯示圖像的顯示區(qū)域da和包圍顯示區(qū)域da的外圍區(qū)域pa。在外圍區(qū)域pa中設(shè)置有被配置為向柵極線g1-gn施加?xùn)艠O電壓的柵極驅(qū)動(dòng)器500。

顯示區(qū)域da的數(shù)據(jù)線d1-dm可以被施加來自數(shù)據(jù)驅(qū)動(dòng)器460的數(shù)據(jù)電壓。數(shù)據(jù)驅(qū)動(dòng)器460可以是被形成在附接到顯示面板300的柔性印刷電路板(fpcb)450上的集成芯片(ic)。

數(shù)據(jù)線d1-dm從顯示區(qū)域da延伸到外圍區(qū)域pa，并且形成外圍區(qū)域pa中的扇出區(qū)域(未示出)的至少一部分。

柵極驅(qū)動(dòng)器500和數(shù)據(jù)驅(qū)動(dòng)器460由信號控制器600控制。印刷電路板(pcb)400被設(shè)置在柔性印刷電路板450的外部，并且可以將來自信號控制器600的信號傳輸?shù)綌?shù)據(jù)驅(qū)動(dòng)器460和柵極驅(qū)動(dòng)器500。

信號控制器600可以通過多條信號線sl將例如垂直起始信號、時(shí)鐘信號和具有預(yù)定電平的低電壓信號傳輸?shù)綎艠O驅(qū)動(dòng)器500。如本文更詳細(xì)地討論的那樣，在說明書和權(quán)利要求中使用的術(shù)語時(shí)鐘信號廣泛地包括本領(lǐng)域中已知的所有類型的時(shí)鐘信號。

多個(gè)像素px被設(shè)置在顯示區(qū)域da中。顯示區(qū)域da包括薄膜晶體管、存儲電容器等。存儲電容器可以連接到薄膜晶體管，并且可以在預(yù)定時(shí)間期間存儲電荷，并且在薄膜晶體管截止之后保持相應(yīng)的電壓。

在液晶顯示器的情況下，顯示區(qū)域da包括液晶電容器，并且液晶電容器包括像素電極、公共電極和液晶層。液晶層可以被填充在設(shè)置于一個(gè)或多個(gè)像素區(qū)域中的微腔中。在有機(jī)發(fā)光設(shè)備的情況下，顯示區(qū)域da包括發(fā)光元件，并且發(fā)光元件包括像素電極、公共電極和發(fā)射層。柵極線g1-gn和數(shù)據(jù)線d1-dm被設(shè)置在顯示區(qū)域da中。柵極線g1-gn和數(shù)據(jù)線d1-dm彼此絕緣，同時(shí)彼此交叉。

在液晶顯示器的情況下，像素px包括薄膜晶體管、液晶電容器和存儲電容器。薄膜晶體管的控制端(柵電極)連接到柵極線，薄膜晶體管的輸入端(源電極)連接到數(shù)據(jù)線，并且薄膜晶體管的輸出端(漏電極)連接到液晶電容器的一個(gè)端子和存儲電容器的一個(gè)端子。液晶電容器的另一端子連接到公共電極以被施加公共電壓，并且存儲電容器的另一端子被施加存儲電壓。

在有機(jī)發(fā)光設(shè)備的情況下，像素px包含包括開關(guān)薄膜晶體管和驅(qū)動(dòng)薄膜晶體管的至少兩個(gè)薄膜晶體管、至少一個(gè)存儲電容器、以及發(fā)光元件，并且可以進(jìn)一步包括至少一個(gè)補(bǔ)償薄膜晶體管。

數(shù)據(jù)線d1-dm被施加來自數(shù)據(jù)驅(qū)動(dòng)器460的數(shù)據(jù)電壓，并且柵極線g1-gn被施加來自柵極驅(qū)動(dòng)器500的柵極電壓。

數(shù)據(jù)驅(qū)動(dòng)器460被設(shè)置在顯示面板300的上側(cè)或下側(cè)，并且可以連接到在垂直方向上延伸的數(shù)據(jù)線d1-dm。

柵極驅(qū)動(dòng)器500可以從信號控制器600接收垂直起始信號、時(shí)鐘信號和與柵極截止電壓對應(yīng)的低電壓，并且產(chǎn)生柵極電壓(包括柵極導(dǎo)通電壓和柵極截止電壓)并將柵極電壓施加到柵極線g1-gn。

柵極驅(qū)動(dòng)器500包括被配置為基于從信號控制器600接收的信號產(chǎn)生并輸出柵極電壓的各個(gè)級st1-stn、以及將從信號控制器600接收的信號傳輸?shù)礁鱾€(gè)級st1-stn的多條信號線sl。信號線sl可以相對于各個(gè)級st1-stn被設(shè)置在顯示區(qū)域da的相反側(cè)，然而示例性實(shí)施例不限于此，并且信號線sl中的至少一些可以被設(shè)置在各個(gè)級st1-stn和顯示區(qū)域da之間。信號線sl在圖1中被指示為一條，然而，信號線sl可以包括多條信號線，其中信號線的數(shù)量可以等于傳輸?shù)綎艠O驅(qū)動(dòng)器500的信號的數(shù)量，或者可以多于或少于傳輸?shù)綎艠O驅(qū)動(dòng)器500的信號的數(shù)量。

柵極驅(qū)動(dòng)器500可以被集成在顯示面板300的外圍區(qū)域pa中。根據(jù)示例性實(shí)施例，柵極驅(qū)動(dòng)器500可以作為集成電路(ic)芯片型被安裝到印刷電路板(pcb)或柔性印刷電路板，以被電連接到顯示面板300。

垂直起始信號、時(shí)鐘信號和低電壓可以通過被設(shè)置為靠近柵極驅(qū)動(dòng)器500的柔性印刷電路板450被施加到柵極驅(qū)動(dòng)器500。這些信號可以從外部或信號控制器600通過印刷電路板(pcb)400傳輸?shù)饺嵝杂∷㈦娐钒?50。

柵極驅(qū)動(dòng)器500可以被設(shè)置在顯示區(qū)域da的右側(cè)和/或左側(cè)，或者可以被設(shè)置在上側(cè)和/或下側(cè)。當(dāng)柵極驅(qū)動(dòng)器500被設(shè)置在顯示面板的右側(cè)和左側(cè)兩側(cè)時(shí)，被設(shè)置在顯示面板的左側(cè)的柵極驅(qū)動(dòng)器可以包括奇數(shù)級st1、st3、……，并且被設(shè)置在顯示面板的右側(cè)的柵極驅(qū)動(dòng)器可以包括偶數(shù)級st2、st4、……，或者反之亦然。

此外，被設(shè)置在顯示面板的左側(cè)和右側(cè)兩側(cè)的柵極驅(qū)動(dòng)器500可以分別包括所有級st1-stn。柵極驅(qū)動(dòng)器500的各個(gè)級st1-stn可以包括多個(gè)薄膜晶體管和至少一個(gè)電容器。包括在各個(gè)級st1-stn中的薄膜晶體管和電容器可以以與包括在顯示區(qū)域da的各像素px中的薄膜晶體管相同的工藝制造。

薄膜晶體管的柵電極可以由與柵極線相同的材料形成并與柵極線用同一層形成。由與柵電極相同的材料形成并與柵電極用同一層形成的構(gòu)成元件在下文中被稱為柵極導(dǎo)體。類似地，薄膜晶體管的源電極和漏電極可以由與數(shù)據(jù)線相同的材料形成并與數(shù)據(jù)線用同一層形成。由與源電極和漏電極相同的材料形成并與源電極和漏電極用同一層形成的構(gòu)成元件在下文中被稱為數(shù)據(jù)導(dǎo)體。

接下來，將參考圖2和圖3描述根據(jù)示例性實(shí)施例的顯示設(shè)備的柵極驅(qū)動(dòng)器。

圖2是根據(jù)本發(fā)明示例性實(shí)施例構(gòu)造的顯示設(shè)備的柵極驅(qū)動(dòng)器的框圖，并且圖3是根據(jù)本發(fā)明示例性實(shí)施例構(gòu)造的顯示設(shè)備的柵極驅(qū)動(dòng)器的一個(gè)級的電路圖。

參考圖2，柵極驅(qū)動(dòng)器500包括彼此依賴地連接的多個(gè)級st1-stn。這些級st1-stn分別連接到柵極線g1-gn，從而將柵極信號順序地輸出或傳輸?shù)矫織l柵極線g1-gn。

每級包括時(shí)鐘端ct、第一輸入端in1、第二輸入端in2、第一電壓端vt1、第二電壓端vt2、第一輸出端ot1和第二輸出端ot2。

時(shí)鐘端ct接收時(shí)鐘信號ck或反相時(shí)鐘信號ckb，反相時(shí)鐘信號ckb是時(shí)鐘信號ck的反相信號。根據(jù)示例性實(shí)施例，奇數(shù)級st1、st3、……的時(shí)鐘端ct接收時(shí)鐘信號ck，并且偶數(shù)級st2、st4、……的時(shí)鐘端ct接收反相時(shí)鐘信號ckb。

時(shí)鐘信號ck可以包括本領(lǐng)域已知的任何形式的周期信號或非周期信號，以控制電路的時(shí)序，包括但不限于純時(shí)序信號、恒定頻率時(shí)鐘信號、合格(或門控)時(shí)鐘信號以及動(dòng)態(tài)頻率時(shí)鐘信號。

在第1至第n級st1-stn的第j級stj中，第一輸入端in1連接到前一級st(j-1)的第二輸出端ot2，以接收進(jìn)位信號cr(j-1)。然而，對于第一級st1，第一輸入端in1連接到當(dāng)前幀的垂直起始信號stv。

第二輸入端in2連接到下一級st(j+1)的第二輸出端ot2，以接收進(jìn)位信號cr(j+1)。然而，對于第n級stn，垂直起始信號stv連接到第二輸入端in2。傳輸?shù)降趎級stn的第二輸入端in2的垂直起始信號stv可以是下一幀的垂直起始信號stv。

第一電壓端vt1連接到第一低電壓vss1。第一低電壓vss1具有與柵極信號的放電電平對應(yīng)的第一低電平，并且例如可以為大約-6v。

第二電壓端vt2連接到具有比第一低電平低的第二低電平的第二低電壓vss2。第二電壓端vt2的第二低電平與被包括在級中的第一節(jié)點(diǎn)q(參考圖3)的放電電平對應(yīng)，并且例如可以為約-10v。

級st1-stn的第一輸出端ot1分別電連接到柵極線g1-gn，以輸出柵極信號。第一至第n級st1-stn的第一輸出端ot1被分別配置為將第一至第n柵極信號go1-gon輸出到相應(yīng)的柵極線g1-gn。

例如，第一級st1的第一輸出端ot1電連接到第一柵極線g1，以輸出第一柵極信號go1，并且第二級st2的第一輸出端ot1電連接到第二柵極線g2，以輸出第二柵極信號go2。第一柵極信號go1首先被輸出，然后第二柵極信號go2被輸出。接下來，第三柵極信號至第n柵極信號go3-gon被順序地輸出。

第j級stj的第二輸出端ot2輸出進(jìn)位信號crj。前一級st(j-1)的第二輸出端ot2連接到當(dāng)前級stj的第一輸入端in1，并且當(dāng)前級stj的第二輸出端ot2連接到前一級st(j-1)的第二輸入端in2。

現(xiàn)在將參考圖3描述根據(jù)示例性實(shí)施例的顯示設(shè)備的柵極驅(qū)動(dòng)器的一個(gè)級stj。

根據(jù)示例性實(shí)施例的顯示設(shè)備的柵極驅(qū)動(dòng)器的第j級stj包括緩沖器單元510、充電單元520、上拉單元530、下拉單元560、輸出節(jié)點(diǎn)存儲單元562、進(jìn)位單元540、第三節(jié)點(diǎn)存儲單元580、反相器單元570、放電單元550和第一節(jié)點(diǎn)存儲單元590。

緩沖器單元510將前一級的進(jìn)位信號cr(j-1)傳輸?shù)缴侠瓎卧?30。緩沖器單元510可包括第四晶體管t4。第四晶體管t4可以包括連接到第一輸入端in1的控制端和輸入端、以及連接到第一節(jié)點(diǎn)q的輸出端。

緩沖器單元510可以進(jìn)一步包括附加第四晶體管t4-1。附加第四晶體管t4-1可以包括連接到第一輸入端in1的控制端、連接到第四晶體管t4的輸出端的輸入端和連接到第一節(jié)點(diǎn)q的輸出端。在這種情況下，第四晶體管t4的輸出端可以連接到附加第四晶體管t4-1的輸入端，而不直接連接到第一節(jié)點(diǎn)q。

充電單元520包括第一電容器c1，并且響應(yīng)于由緩沖器單元510提供的前一級的進(jìn)位信號cr(j-1)而充電。第一電容器c1的一個(gè)端子連接到第一節(jié)點(diǎn)q，并且另一端子連接到柵極信號的輸出節(jié)點(diǎn)o。第一電容器c1可以是圖4、圖5和圖9所示的電容器中的一個(gè)。如果前一級的進(jìn)位信號cr(j-1)的高電壓由緩沖器單元510接收到，充電單元520由與高電壓對應(yīng)的第一電壓充電。

上拉單元530輸出柵極信號。上拉單元530可以包括第一晶體管t1。第一晶體管t1包括連接到第一節(jié)點(diǎn)q的控制端、連接到時(shí)鐘端ct的輸入端、以及連接到輸出節(jié)點(diǎn)o的輸出端。輸出節(jié)點(diǎn)o連接到第一輸出端ot1。第一晶體管t1可以是如圖5所示的晶體管。第一晶體管t1的控制端和輸出端分別連接到第一電容器c1的一個(gè)端子和另一端子。

在由充電單元520充電的第一電壓被施加到上拉單元530的控制端并且時(shí)鐘信號ck的高電壓被時(shí)鐘端ct接收的狀態(tài)下，上拉單元530被自舉。在這種情況下，連接到上拉單元530的控制端的第一節(jié)點(diǎn)q從第一電壓增加到升壓電壓。也就是說，第一節(jié)點(diǎn)q被首先增加到第一電壓，然后再次增加到升壓電壓。

當(dāng)升壓電壓被施加到上拉單元530的控制端時(shí)，上拉單元530輸出時(shí)鐘信號ck的高電壓作為第j柵極信號goj的高電壓。第j柵極信號goj通過連接到輸出節(jié)點(diǎn)o的第一輸出端ot1被輸出到柵極線gj。

下拉單元560下拉第j柵極信號goj。下拉單元560可以包括第二晶體管t2。第二晶體管t2包括連接到第二輸入端in2的控制端、連接到輸出節(jié)點(diǎn)o的輸入端和連接到第一電壓端vt1的輸出端。如果下一級的進(jìn)位信號cr(j+1)被第二輸入端in2接收，下拉單元560將輸出節(jié)點(diǎn)o的電壓下拉到第一電壓端vt1的第一低電壓vss1。

輸出節(jié)點(diǎn)存儲單元562保持輸出節(jié)點(diǎn)o的電壓。輸出節(jié)點(diǎn)存儲單元562可以包括第三晶體管t3。第三晶體管t3包括連接到第二節(jié)點(diǎn)n的控制電極、連接到輸出節(jié)點(diǎn)o的輸入電極、以及連接到第一電壓端vt1的輸出電極。輸出節(jié)點(diǎn)存儲單元562響應(yīng)于第二節(jié)點(diǎn)n的信號將輸出節(jié)點(diǎn)o的電壓保持為被施加到第一電壓端vt1的第一低電壓vss1。輸出節(jié)點(diǎn)存儲單元562可以保持輸出節(jié)點(diǎn)o的被下拉到第一低電壓vss1的電壓，以具有增加的穩(wěn)定性。輸出節(jié)點(diǎn)存儲單元562可以被省略。

進(jìn)位單元540輸出進(jìn)位信號crj。進(jìn)位單元540可以包括第十五晶體管t15。第十五晶體管t15包括連接到第一節(jié)點(diǎn)q的控制端、連接到時(shí)鐘端ct的輸入端和連接到第三節(jié)點(diǎn)r的輸出端。第三節(jié)點(diǎn)r連接到第二輸出端ot2。

進(jìn)位單元540可以進(jìn)一步包括連接第十五晶體管t15的控制端和輸出端的附加電容器(未示出)。如果高電壓被施加到第一節(jié)點(diǎn)q，進(jìn)位單元540輸出由時(shí)鐘端ct接收的時(shí)鐘信號ck的高電壓作為進(jìn)位信號crj。進(jìn)位信號crj通過連接到第三節(jié)點(diǎn)r的第二輸出端ot2輸出。

第三節(jié)點(diǎn)存儲單元580保持第三節(jié)點(diǎn)r的電壓。第三節(jié)點(diǎn)存儲單元580可以包括第十一晶體管t11。第十一晶體管t11包括連接到第二節(jié)點(diǎn)n的控制端、連接到第三節(jié)點(diǎn)r的輸入端和連接到第二電壓端vt2的輸出端。第三節(jié)點(diǎn)存儲單元580響應(yīng)于第二節(jié)點(diǎn)n的信號將第三節(jié)點(diǎn)r的電壓保持為第二低電壓vss2。

反相器單元570在除了進(jìn)位信號crj的輸出時(shí)段之外的時(shí)段期間向第二節(jié)點(diǎn)n施加具有與由時(shí)鐘端ct接收的時(shí)鐘信號ck相同的相位的信號。反相器單元570可以包括第十二晶體管t12、第七晶體管t7、第十三晶體管t13和第八晶體管t8。

第十二晶體管t12包括連接到時(shí)鐘端ct的控制端和輸入端、以及連接到第十三晶體管t13的輸入端和第七晶體管t7的控制端的輸出端。

第七晶體管t7包括連接到第十三晶體管t13的輸入端的控制端、連接到時(shí)鐘端ct的輸入端、以及連接到第八晶體管t8的輸入端的輸出端。第七晶體管t7的輸出端也連接到第二節(jié)點(diǎn)n。

第十三晶體管t13包括連接到第三節(jié)點(diǎn)r的控制端、連接到第十二晶體管t12的輸出端的輸入端和連接到第二電壓端vt2的輸出端。第八晶體管t8包括連接到第三節(jié)點(diǎn)r的控制端、連接到第二節(jié)點(diǎn)n的輸入端和連接到第二電壓端vt2的輸出端。

當(dāng)高電壓被施加到第三節(jié)點(diǎn)r時(shí)，反相器單元570將由時(shí)鐘端ct接收的時(shí)鐘信號ck放電到被施加于第二電壓端vt2的第二低電壓vss2。也就是說，響應(yīng)于第三節(jié)點(diǎn)r的高電壓，第八晶體管t8和第十三晶體管t13導(dǎo)通，從而時(shí)鐘信號ck被放電或傳輸?shù)降诙碗妷簐ss2。因此，是反相器單元570的輸出節(jié)點(diǎn)的第二節(jié)點(diǎn)n在第j柵極信號goj被輸出的同時(shí)被保持為第二低電壓vss2。

響應(yīng)于下一級的進(jìn)位信號cr(j+1)，放電單元550將第一節(jié)點(diǎn)q的電壓放電到被施加于第二電壓端vt2的第二低電壓vss2。放電單元550可以包括第九晶體管t9。第九晶體管t9包括連接到第二輸入端in2的控制端、連接到第一節(jié)點(diǎn)q的輸入端和連接到第二電壓端vt2的輸出端。

放電單元550可以進(jìn)一步包括附加第九晶體管t9-1。附加第九晶體管t9-1可以包括連接到第二輸入端in2的控制端、連接到第九晶體管t9的輸出端的輸入端和連接到第二電壓端vt2的輸出端。在這種情況下，第九晶體管t9的輸出端可以連接到附加第九晶體管t9-1的輸入端，而不直接連接到第二電壓端vt2。

如果下一級的進(jìn)位信號cr(j+1)被傳輸?shù)降诙斎攵薸n2，放電單元550將第一節(jié)點(diǎn)q的電壓放電到被施加于第二電壓端vt2的第二低電壓vss2。因此，從第一電壓增加到升壓電壓的第一節(jié)點(diǎn)q的電壓然后被降低到第二低電壓vss2。

根據(jù)上述示例性實(shí)施例，第九晶體管t9的輸出端連接到第二電壓端vt2，然而第九晶體管t9的輸出端可以連接到第一電壓端vt1。

第一節(jié)點(diǎn)存儲單元590保持第一節(jié)點(diǎn)q的電壓。第一節(jié)點(diǎn)存儲單元590可以包括第十晶體管t10。第十晶體管t10包括連接到第二節(jié)點(diǎn)n的控制端、連接到第一節(jié)點(diǎn)q的輸入端和連接到第二電壓端vt2的輸出端。

第一節(jié)點(diǎn)存儲單元590可以進(jìn)一步包括附加第十晶體管t10-1。附加第十晶體管t10-1包括連接到第二節(jié)點(diǎn)n的控制端、連接到第十晶體管t10的輸出端的輸入端、以及連接到第二電壓端vt2的輸出端。在這種情況下，第十晶體管t10的輸出端可以連接到附加第十晶體管t10-1的輸入端。第一節(jié)點(diǎn)存儲單元590響應(yīng)于第二節(jié)點(diǎn)n的信號將第一節(jié)點(diǎn)q的電壓保持為第二低電壓vss2。

顯示設(shè)備的整體結(jié)構(gòu)參考圖1至圖3被描述?，F(xiàn)在，將參考圖4至圖9詳細(xì)描述根據(jù)示例性實(shí)施例的柵極驅(qū)動(dòng)器。

圖4是根據(jù)本發(fā)明示例性實(shí)施例的包括在顯示設(shè)備的柵極驅(qū)動(dòng)器中的薄膜晶體管和電容器的布局圖，圖5是沿圖4的線v-v'截取的剖視圖，并且圖6是示意性地示出圖4的一個(gè)薄膜晶體管的俯視圖。圖7是沿圖4的線vii-vii'截取的剖視圖，并且圖8是沿圖4的線viii-viii'截取的剖視圖。

參考圖4至圖8，根據(jù)示例性實(shí)施例的柵極驅(qū)動(dòng)器包括薄膜晶體管tr和電容器cap。圖4所示的薄膜晶體管tr與上拉單元530的第一晶體管t1對應(yīng)，并且電容器cap與圖3所示的充電單元520的第一電容器c1對應(yīng)。

柵極驅(qū)動(dòng)器可以包括多個(gè)薄膜晶體管tr。多個(gè)薄膜晶體管tr可以在顯示面板300的外圍區(qū)域pa(參考圖1)中沿x軸方向被布置成一行。詳細(xì)地說，薄膜晶體管tr的半導(dǎo)體層154沿x軸方向延伸。此外，沿x軸方向被布置成一行的多個(gè)薄膜晶體管tr可以沿y軸方向以相同的形狀重復(fù)設(shè)置。

電容器cap可以被設(shè)置在沿x軸方向設(shè)置的多個(gè)薄膜晶體管tr的端側(cè)。在示例性實(shí)施例中，電容器cap被設(shè)置在多個(gè)薄膜晶體管tr的右端。在這種情況下，顯示面板300的顯示區(qū)域da可以被設(shè)置在電容器cap的右側(cè)。也就是說，電容器cap可以被設(shè)置在多個(gè)薄膜晶體管tr和顯示區(qū)域da之間。然而，示例性實(shí)施例不限于此，并且電容器cap可以被設(shè)置在多個(gè)薄膜晶體管tr的左端。因此，多個(gè)薄膜晶體管tr可以被設(shè)置在電容器cap和顯示區(qū)域da之間。

在示例性實(shí)施例中，薄膜晶體管tr包括第一柵電極155、半導(dǎo)體層154、第二柵電極124、源電極173和漏電極175。

第一柵電極155被設(shè)置在由諸如玻璃或塑料的絕緣材料制成的基板110上。第一柵電極155被設(shè)置在半導(dǎo)體層154下方，使得第一柵電極155被設(shè)置為與半導(dǎo)體層154部分重疊。稍后將描述第一柵電極155和半導(dǎo)體層154的重疊結(jié)構(gòu)。

第一柵電極155可以由諸如銅(cu)、鋁(al)、銀(ag)、鉬(mo)、鉻(cr)、鉭(ta)和鈦(ti)的金屬或其金屬合金制成。第一柵電極155可以由一個(gè)導(dǎo)電層制成，或者可以由包括由不同材料制成的至少兩個(gè)導(dǎo)電層的多層制成。在這種情況下，第一柵電極155可以阻擋透過基板110傳輸?shù)桨雽?dǎo)體層154的光。

第一絕緣層130被設(shè)置在第一柵電極155上。第一絕緣層130可以由諸如氮化硅(sinx)或氧化硅(siox)的無機(jī)材料制成。第一絕緣層130可以具有其中包括具有不同物理性質(zhì)的至少兩個(gè)絕緣層的多層結(jié)構(gòu)。例如，第一絕緣層130可以具有包括下氮化硅層和上氧化硅層的雙層結(jié)構(gòu)。

參考圖5和圖6，半導(dǎo)體層154被設(shè)置在第一絕緣層130上。半導(dǎo)體層154可以在垂直于基板110的方向上與第一柵電極155的一部分重疊。

半導(dǎo)體層154可以由溝道區(qū)154a、源區(qū)154b和漏區(qū)154c制成。第一柵電極155被設(shè)置為與源區(qū)154b的一部分以及溝道區(qū)154a和漏區(qū)154c的整體重疊。在圖6中，第一柵電極155和漏區(qū)154c完全重疊，然而示例性實(shí)施例不限于此，并且僅漏區(qū)154c的一部分可以與第一柵電極155重疊。

根據(jù)示例性實(shí)施例，其中第一柵電極155和漏區(qū)154c重疊的第一區(qū)域sb與其中第一柵電極155和源區(qū)154b重疊的第二區(qū)域sa不同。第一柵電極155不分別與源區(qū)154b和漏區(qū)154c的相同區(qū)域重疊。也就是說，第一柵電極155相對于溝道區(qū)154a在源區(qū)154b和漏區(qū)154c中的一個(gè)中偏置。

在本示例性實(shí)施例中，第一區(qū)域sb被形成為大于第二區(qū)域sa。也就是說，如圖6所示，第一柵電極155與漏區(qū)154c重疊的區(qū)域大于第一柵電極155與源區(qū)154b重疊的區(qū)域。根據(jù)示例性實(shí)施例，第一柵電極155和半導(dǎo)體層154的不對稱重疊布置可以減小電容器cap的面積，因此可以減小作為顯示設(shè)備的死空間的外圍區(qū)域pa。也就是說，可以減小顯示設(shè)備的邊框的寬度。稍后將給出其詳細(xì)描述。

半導(dǎo)體層154可以是氧化物半導(dǎo)體。半導(dǎo)體層154可以至少包括含有諸如銦(in)和鎵(ga)的三價(jià)元素(3a族元素)和/或諸如錫(sn)的四價(jià)元素(4a族元素)或諸如鋅(zn)和氧(o)的二價(jià)元素(2b族元素)的三元基半導(dǎo)體氧化物。例如，半導(dǎo)體層154可以是銦鎵鋅氧化物(igzo)或銦錫鋅氧化物(itzo)。半導(dǎo)體層154可以由單層或多層形成。

第二絕緣層140可以被設(shè)置在半導(dǎo)體層154上。第二絕緣層140可以是單層或多層。當(dāng)?shù)诙^緣層140是單層時(shí)，可以包括諸如氧化硅(siox)、氮化硅(sinx)、氧氮化硅(sion)、氧化鋁(al2o3)、氧化鉿(hfo3)和氧化釔(y2o3)的絕緣材料。

當(dāng)?shù)诙^緣層140是多層時(shí)，與半導(dǎo)體層154接觸的下層可以包括諸如氧化硅(siox)、氧化鋁(al2o3)、氧化鉿(hfo3)和氧化釔(y2o3)的絕緣氧化物。第二絕緣層140的下層可以提高半導(dǎo)體層154的界面特性并可以防止雜質(zhì)滲透到半導(dǎo)體層154中，并且第二絕緣層140的下層上的至少一層可以包括諸如氮化硅(sinx)和氧化硅(siox)的各種絕緣材料。

第二絕緣層140可以覆蓋半導(dǎo)體層154的大部分。然而，示例性實(shí)施例不限于此，并且第二絕緣層140可以僅覆蓋作為半導(dǎo)體層154的一部分的溝道區(qū)154a。

第二柵電極124被設(shè)置在第二絕緣層140上。第二柵電極124連接到上述柵極線g1-gn，并且可以是由與柵極線相同的材料形成并與柵極線用同一層形成的柵極導(dǎo)體。例如，第二柵電極124可以由諸如銅(cu)、鋁(al)、銀(ag)、鉬(mo)、鉻(cr)、鉭(ta)和鈦(ti)的金屬或其金屬合金制成。第二柵電極124可以由一個(gè)導(dǎo)電層制成，或者可以由包括由不同材料制成的至少兩個(gè)導(dǎo)電層的多層制成。

第二柵電極124與半導(dǎo)體層154的溝道區(qū)154a重疊，并且第二絕緣層140被插入第二柵電極124和半導(dǎo)體層154的溝道區(qū)154a之間。

參考圖4和圖7，第二柵電極124電連接到上述第一柵電極155。被設(shè)置在第一柵電極155和第二柵電極124之間的第一絕緣層130可以具有第一接觸孔131。第一接觸孔131可以被設(shè)置在多個(gè)薄膜晶體管tr和電容器cap之間。第一柵電極155和第二柵電極124通過第一接觸孔131電連接，并且半導(dǎo)體層154被設(shè)置在第一柵電極155和第二柵電極124之間，從而形成雙柵結(jié)構(gòu)。

接下來，參考圖5，第三絕緣層150被設(shè)置在第二柵電極124上同時(shí)覆蓋第二柵電極124和半導(dǎo)體層154。第三絕緣層150可以包括諸如氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sion)和氟氧化硅(siof)的無機(jī)絕緣材料。

第三絕緣層150可以具有單層或多層。當(dāng)?shù)谌^緣層150是單層時(shí)，第三絕緣層150可以包括諸如氧化硅(siox)、氮化硅(sinx)、氮氧化硅(sion)和氟氧化硅(siof)的無機(jī)絕緣材料。具體地，第三絕緣層150可以包括包含被注入到源區(qū)154b和漏區(qū)154c中的氫(h)原子的氮化硅(sinx)和氮氧化硅(sion)中的至少一種，以降低源區(qū)154b和漏區(qū)154c中的電阻。氫(h)原子可以通過例如摻雜和浸漬來注入。

當(dāng)?shù)谌^緣層150是多層時(shí)，最下層可以包括可在源區(qū)154b和漏區(qū)154c中被注入有氫(h)原子的氮化硅(sinx)和氮氧化硅(sion)中的至少一種，并且包括例如氧化硅(siox)的中間層或上層可以被設(shè)置在最下層上。當(dāng)?shù)谌^緣層150是多層時(shí)，包括諸如氮化硅(sinx)或氮氧化硅(sion)的材料的另一層可以被設(shè)置在包括氧化硅(siox)的中間層上。

源區(qū)154b和漏區(qū)154c可以通過在基板110上沉積氧化物半導(dǎo)體材料并等離子體處理所沉積的氧化物半導(dǎo)體材料以導(dǎo)電來形成。然而，源區(qū)154b和漏區(qū)154c可以通過摻雜從在第三絕緣層150的層形成工藝期間使用的諸如硅烷(sih4)和氨(nh3)的氣體產(chǎn)生的諸如氫(h)原子的元素、或者通過在第三絕緣層150的層形成之后從第三絕緣層150擴(kuò)散諸如氫(h)原子的元素而具有低電阻。

第三絕緣層150可以包括與源區(qū)154b重疊的第二接觸孔151和與漏區(qū)154c重疊的第三接觸孔153。

數(shù)據(jù)導(dǎo)體的源電極173和漏電極175被設(shè)置在第三絕緣層150上。源電極173通過第三絕緣層150的第二接觸孔151連接到源區(qū)154b。此外，漏電極175通過第三絕緣層150的第三接觸孔153連接到漏區(qū)154c。

源電極173和漏電極175可以由諸如銅(cu)、鋁(al)、銀(ag)、鉬(mo)、鉻(cr)、金(au)、鉑(pt)、鈀(pd)、鉭(ta)、鎢(w)、鈦(ti)和鎳(ni)的金屬或其金屬合金形成。源電極173和漏電極175可以由一個(gè)導(dǎo)電層制成，或者可以由包括由不同材料制成的至少兩個(gè)導(dǎo)電層的多層制成。

參考圖4和圖8，電容器cap包括第一電容器電極210、介電層170和第二電容器電極230。

第一電容器電極210被設(shè)置在第一絕緣層130上并電連接到第二柵電極124。根據(jù)示例性實(shí)施例，第一電容器電極210可以由與第二柵電極124相同的材料制成并與第二柵電極124用同一層制成。例如，第一電容器電極210可以由諸如銅(cu)、鋁(al)、銀(ag)、鉬(mo)、鉻(cr)、鉭(ta)和鈦(ti)的金屬或其金屬合金制成。第一電容器電極210可以由一個(gè)導(dǎo)電層制成，或者可以由包括由不同材料制成的至少兩個(gè)導(dǎo)電層的多層制成。

介電層170可以被設(shè)置在第一電容器電極210上。例如，介電層170可以由諸如氧化硅和氮化硅的無機(jī)材料制成。

第二電容器電極230可以被設(shè)置在介電層170上。第二電容器電極230可以被設(shè)置為與第一電容器電極210重疊。第二電容器電極230可以與源電極173和漏電極175一起包括在數(shù)據(jù)導(dǎo)體中。也就是說，第二電容器電極230可以由與源電極173和漏電極175相同的材料形成并與源電極173和漏電極175用同一層形成。

例如，第二電容器電極230可以由諸如銅(cu)、鋁(al)、銀(ag)、鉬(mo)、鉻(cr)、金(au)、鉑(pt)、鈀(pd)、鉭(ta)、鎢(w)、鈦(ti)和鎳(ni)的金屬或其金屬合金形成。源電極173和漏電極175可以由一個(gè)導(dǎo)電層制成，或者可以由包括由不同材料制成的至少兩個(gè)導(dǎo)電層的多層制成。

將參考圖9描述通過第一柵電極155和半導(dǎo)體層154的不對稱重疊布置來減小電容器cap的面積的工藝。

圖9是示意性地示出圖3的區(qū)域x的電容的關(guān)系的圖。

參考圖9，上拉單元530(參考圖3)的第一晶體管t1可以通過輸出節(jié)點(diǎn)o輸出柵極信號。例如，第一晶體管t1的輸入可以通過時(shí)鐘端ct接收時(shí)鐘信號ck，并且通過輸出節(jié)點(diǎn)o輸出單個(gè)周期的時(shí)鐘信號ck作為柵極信號。

在這種情況下，紋波可能在通過輸出節(jié)點(diǎn)o輸出的柵極信號中產(chǎn)生。為了防止在輸出信號中產(chǎn)生紋波，可以控制在時(shí)鐘端ct、第一節(jié)點(diǎn)q和輸出節(jié)點(diǎn)o之間的電容。

在圖9的第一晶體管t1和第一電容器c1中產(chǎn)生的電容可以包括由圖5的第一柵電極155和源區(qū)154b形成的第一寄生電容cgs、由第一柵電極155和漏區(qū)154c形成的第二寄生電容cgd、以及由第一電容器c1形成的第一電容ca。

根據(jù)示例性實(shí)施例，為了防止通過輸出節(jié)點(diǎn)o輸出的柵極信號的紋波，第一寄生電容cgs:(第二寄生電容cgd+第一電容ca)的比率可以是1:8或者更大。例如，必須滿足cgs:(cgd+ca)＝1:8、cgs:(cgd+ca)＝1:8.5或者cgs:(cgd+ca)＝1:9。為此，(cgd+ca)的值增加或cgs的值減小。

作為增加(cgd+ca)的值的方法，可以增加值cgd和/或值ca。值ca可以通過增加與第一電容器c1對應(yīng)的圖4的電容器cap的電容而增加。電容器cap的電容與第一電容器電極210和第二電容器電極230的面積成比例。也就是說，為了增加電容器cap的電容，第一電容器電極210和第二電容器電極230的面積必須增加。以這種方式，如果第一電容器電極210和第二電容器電極230的面積增加，顯示設(shè)備的死空間增加。

另一方面，第二寄生電容cgd可以通過增加作為圖5的第一柵電極155和漏區(qū)154c的重疊區(qū)域的第一區(qū)域sb而增加。

此外，值cgs可以通過減小作為第一柵電極155和源區(qū)154b的重疊區(qū)域的第二區(qū)域sa來減小。

為了增加第一區(qū)域sb并減小第二區(qū)域sa，如上所述，第一柵電極155被設(shè)置為相比源區(qū)154b與更大部分的漏區(qū)154c重疊。因此，第一柵電極155與漏區(qū)154c重疊的第一區(qū)域sb可以大于第一柵電極155與源區(qū)154b重疊的第二區(qū)域sa。以這種方式，通過將第一柵電極155布置成與源區(qū)154b和漏區(qū)154c不對稱地重疊，可以減小顯示設(shè)備的死空間。此外，可以防止或減少在通過輸出節(jié)點(diǎn)o輸出的柵極信號中產(chǎn)生的紋波。

盡管在本文中已經(jīng)描述了某些示例性實(shí)施例和實(shí)施方式，但是其它實(shí)施例和修改將從此說明書中顯而易見。因此，發(fā)明構(gòu)思不限于這些實(shí)施例，而是限于所附權(quán)利要求以及各種明顯修改和等同布置的更寬范圍。