各種實(shí)施例的方面是針對(duì)為靜電放電(esd)事件提供保護(hù)。
背景技術(shù)：
：靜電放電(esd)是可能因?yàn)殡娊佑|的兩個(gè)裝置之間的靜電積累導(dǎo)致的突然電流。當(dāng)物體足夠靠近使其之間的電介質(zhì)破裂時(shí)，可能發(fā)生esd事件。esd事件是集成電路(ic)裝置和芯片的許多故障的原因。使用多種不同電路解決方案可以提供esd保護(hù)。esd保護(hù)的操作特性可能受到ic芯片空間、制造過(guò)程和成本以及技術(shù)局限性的限制。對(duì)于多種應(yīng)用，這些和其它問(wèn)題給esd保護(hù)的實(shí)施效率帶來(lái)挑戰(zhàn)。技術(shù)實(shí)現(xiàn)要素：各種示例實(shí)施例是針對(duì)例如那些上文闡述的問(wèn)題和/或其它問(wèn)題，所述問(wèn)題可從下面關(guān)于使用集成到裝置的源極區(qū)中的拾取區(qū)的esd保護(hù)裝置的公開(kāi)內(nèi)容變得顯而易見(jiàn)。在某些示例實(shí)施例中，本發(fā)明的各方面涉及esd保護(hù)裝置，所述esd保護(hù)裝置提供較低保持電壓、較小覆蓋面積、較高擊穿/故障電流、導(dǎo)通時(shí)間中的對(duì)稱(chēng)性和多個(gè)指之間的相關(guān)聯(lián)的閾值以及其它特性中的一或多者。在某些實(shí)施例中，設(shè)備包括被配置成為集成電路提供靜電放電(esd)保護(hù)的雙極結(jié)型晶體管。雙極晶體管包括被配置成充當(dāng)用于雙極結(jié)型晶體管的基極的襯底。至少一個(gè)漏極指在襯底的第一表面上在第一方向上延伸并且被配置成充當(dāng)用于雙極晶體管的集電極。至少一個(gè)源極指在襯底的第一表面上在第一方向上延伸并且被配置成充當(dāng)用于雙極晶體管的發(fā)射極。所述至少一個(gè)源極指包括被配置成設(shè)置襯底電位的拾取區(qū)。在某些實(shí)施例中，所述雙極結(jié)型晶體管是接地柵極金屬氧化物半導(dǎo)體晶體管的寄生雙極結(jié)型晶體管。在某些實(shí)施例中，所述拾取區(qū)被配置成提供減小的保持電壓，所述減小是相對(duì)于使用包圍所述一個(gè)或多個(gè)漏極指和所述一個(gè)或多個(gè)源極指的拾取環(huán)的另一個(gè)雙極結(jié)型晶體管。在某些實(shí)施例中，所述減小的保持電壓導(dǎo)致用于所述雙極結(jié)型晶體管的增加的二級(jí)擊穿電流。在某些實(shí)施例中，所述一個(gè)或多個(gè)漏極指和所述一個(gè)或多個(gè)源極指摻雜有產(chǎn)生第一類(lèi)型載流子的第一類(lèi)型摻雜物，且其中所述拾取區(qū)摻雜有產(chǎn)生與所述第一類(lèi)型載流子相反的第二類(lèi)型載流子的第二類(lèi)型摻雜物。在某些實(shí)施例中，所述第一類(lèi)型摻雜物是n型摻雜物且所述第二類(lèi)型摻雜物是p型摻雜物。在某些實(shí)施例中，所述至少一個(gè)源極指另外包括被配置成設(shè)置所述襯底電位的至少一個(gè)額外拾取區(qū)。在某些實(shí)施例中，所述雙極結(jié)型晶體管包括多個(gè)一個(gè)源極指且各源極指包括對(duì)應(yīng)的拾取區(qū)。在某些實(shí)施例中，各源極指包括至少一個(gè)額外拾取區(qū)。在一些實(shí)施例中，將拾取區(qū)集成到n-金屬-氧化物半導(dǎo)體(nmos)晶體管的源極指中。拾取區(qū)被設(shè)計(jì)成提供漏極指之間的高效襯底電阻，漏極指充當(dāng)cmos晶體管和拾取區(qū)中的寄生雙極晶體管的集電極。各種實(shí)施例針對(duì)一種為集成電路提供靜電放電(esd)保護(hù)的方法。所述方法包括：接收來(lái)自柵極接地cmos晶體管的至少一個(gè)漏極指的esd事件的電壓，所述至少一個(gè)漏極指在襯底的第一表面上在第一方向上延伸；響應(yīng)于來(lái)自esd事件的電壓，在襯底中產(chǎn)生電流；通過(guò)設(shè)置襯底電位，將襯底中的電流導(dǎo)引到定位于在襯底的第一表面上在第一方向上延伸的至少一個(gè)源極指內(nèi)的拾取區(qū)；響應(yīng)于襯底中的電流，啟用柵極接地cmos晶體管的寄生雙極晶體管；及通過(guò)啟用的寄生雙極晶體管分流從esd事件產(chǎn)生的電流。在一些實(shí)施例中，所述襯底電位是接地。在一些實(shí)施例中，所述寄生雙極晶體管包括交替的摻雜類(lèi)型的區(qū)域，所述區(qū)域?qū)?yīng)于所述至少一個(gè)漏極指、所述至少一個(gè)源極指和所述襯底。在一些實(shí)施例中，所述至少一個(gè)漏極指、所述至少一個(gè)源極指和所述襯底分別對(duì)應(yīng)于所述寄生雙極晶體管的集電極、基極和發(fā)射極。在一些實(shí)施例中，通過(guò)設(shè)置所述襯底電位導(dǎo)引所述襯底中的所述電流提供減小的保持電壓，所述減小是相對(duì)于使用包圍所述一個(gè)或多個(gè)漏極指和所述一個(gè)或多個(gè)源極指的拾取環(huán)的另一個(gè)雙極結(jié)型晶體管。在一些實(shí)施例中，所述減小的保持電壓導(dǎo)致用于所述雙極結(jié)型晶體管的增加的二級(jí)擊穿電流。在一些實(shí)施例中，將所述襯底中的所述電流導(dǎo)引到所述拾取區(qū)另外包括將所述襯底中的所述電流導(dǎo)引到至少一個(gè)額外的源極指中的至少一個(gè)額外拾取區(qū)。在一些實(shí)施例中，將所述襯底中的所述電流導(dǎo)引到所述拾取區(qū)另外包括將所述襯底中的所述電流導(dǎo)引到所述至少一個(gè)源極指內(nèi)的至少一個(gè)額外拾取區(qū)。在一些實(shí)施例中，將所述襯底中的所述電流導(dǎo)引到所述至少一個(gè)額外拾取區(qū)提供減小的保持電壓，這是相對(duì)于不使用所述至少一個(gè)額外拾取區(qū)來(lái)導(dǎo)引所述襯底中的所述電流。以上論述/概述并非意圖描述本發(fā)明的每一實(shí)施例或每一實(shí)施方案。以下圖式和詳細(xì)描述還舉例說(shuō)明了各種實(shí)施例。附圖說(shuō)明考慮以下詳細(xì)描述并結(jié)合附圖，可更全面地理解各種示例實(shí)施例，在附圖中：圖1描繪符合本發(fā)明的實(shí)施例的包括esd保護(hù)電路的系統(tǒng)的電路圖；圖2描繪符合本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的俯視圖；圖3描繪符合本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的截面圖；圖4描繪符合本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的截面圖；圖5示出符合本發(fā)明的實(shí)施例的多指nmos晶體管的布局的俯視圖；圖6描繪符合本發(fā)明的實(shí)施例的用于制造esd保護(hù)電路的流程圖；以及圖7描繪符合本發(fā)明的實(shí)施例的實(shí)驗(yàn)性傳輸線脈沖(tlp)測(cè)試結(jié)果的圖表。雖然本文中所論述的各種實(shí)施例能夠經(jīng)受各種修改和替代形式，但在附圖中已借助于例子示出了所述實(shí)施例的多個(gè)方面，且將詳細(xì)描述所述實(shí)施例的多個(gè)方面。然而，應(yīng)理解，并非意圖將本發(fā)明限于所描述的特定實(shí)施例。相反，意圖是涵蓋屬于本發(fā)明的范圍的包括權(quán)利要求書(shū)中所限定的方面的所有修改、等效物和替代方案。另外，如貫穿本申請(qǐng)案通篇所使用的術(shù)語(yǔ)“例子”僅借助于說(shuō)明，且不加限制。具體實(shí)施方式本發(fā)明的各方面被認(rèn)為適用于涉及靜電放電(esd)保護(hù)的多種不同類(lèi)型的設(shè)備、系統(tǒng)和方法。在某些實(shí)施方案中，已示出本發(fā)明的各方面在用于在使用cmos程序的集成電路芯片中的esd保護(hù)的上下文中時(shí)是有益的。在一些實(shí)施例中，雙極晶體管使用源極指內(nèi)的拾取區(qū)提供esd保護(hù)。可經(jīng)由使用示例性上下文的非限制性例子的以下論述來(lái)理解各個(gè)方面，但不必限于此。因此，在以下描述中，闡述各種特定細(xì)節(jié)以描述本文呈現(xiàn)的特定例子。然而，所屬領(lǐng)域的技術(shù)人員應(yīng)顯而易見(jiàn)，可在沒(méi)有下文給出的所有特定細(xì)節(jié)的情況下實(shí)踐一個(gè)或多個(gè)其它例子和/或這些例子的變化。在其它情況中，未詳細(xì)地描述眾所周知的特征以免混淆本文中的例子的描述。為了便于說(shuō)明，可在不同圖式中使用相同參考標(biāo)號(hào)以指代相同元件或相同元件的額外例子。同樣，盡管可在一些情況下在個(gè)別圖式或?qū)嵤├忻枋龇矫婧吞卣鳎瑧?yīng)了解來(lái)自一個(gè)圖式的特征可與另一個(gè)圖式或?qū)嵤├奶卣鹘M合，即使不將所述組合明確地示出或明確地描述為組合。本發(fā)明的各種實(shí)施例針對(duì)為各種電路組件提供esd保護(hù)。在一些情況下，可使用包括一個(gè)或多個(gè)雙極晶體管的esd保護(hù)電路來(lái)提供esd保護(hù)。esd保護(hù)電路可被配置成分流由esd事件產(chǎn)生的電流，其中esd事件表示足以損害受保護(hù)的電路的電壓的引入和接受。特定實(shí)施例針對(duì)包括雙極晶體管的esd保護(hù)電路，所述雙極晶體管被配置成在esd脈沖超出esd保護(hù)電路的觸發(fā)電壓時(shí)分流esd電流。觸發(fā)電壓對(duì)應(yīng)于esd保護(hù)電路的電路組件中的雪崩擊穿狀況?？衫^續(xù)分流直到通過(guò)esd脈沖提供的電壓和電流下降到用于esd保護(hù)電路的相應(yīng)突返保持電流和突返保持電壓以下。根據(jù)各種實(shí)施例，可以結(jié)合互補(bǔ)金屬氧化物半導(dǎo)體(cmos)制造方法和結(jié)構(gòu)來(lái)創(chuàng)造雙極晶體管，其中所述雙極晶體管由cmos結(jié)構(gòu)內(nèi)的交替摻雜類(lèi)型(npn或pnp)的組件形成。根據(jù)某些實(shí)施例，esd保護(hù)裝置包括一個(gè)或多個(gè)接地柵極(gg)nmos晶體管，其中所述nmos柵極、源極和主體各自接地。gg-nmos晶體管內(nèi)的寄生雙極晶體管被配置成分流esd電流。gg-nmos晶體管包括定位于gg-nmos晶體管的源極區(qū)內(nèi)的一個(gè)或多個(gè)拾取區(qū)。拾取區(qū)摻雜有p型摻雜物以產(chǎn)生第一類(lèi)型的載流子(空穴)。在特定實(shí)施方案中，源極區(qū)包括與漏極區(qū)交替的多個(gè)指。各指摻雜有n型摻雜物以產(chǎn)生第二類(lèi)型的載流子(電子)。柵極區(qū)將源極區(qū)和漏極區(qū)分離。寄生雙極晶體管形成有充當(dāng)發(fā)射極的源極區(qū)和充當(dāng)集電極的漏極區(qū)。摻雜有p型摻雜物的襯底充當(dāng)npn寄生雙極晶體管的基極且拾取區(qū)設(shè)置用于所述襯底的電位。當(dāng)發(fā)生esd事件時(shí)，由esd事件造成的觸發(fā)電流流動(dòng)穿過(guò)襯底到拾取區(qū)。由寄生npn雙極晶體管的拾取區(qū)與基極區(qū)之間的襯底電阻來(lái)限定通過(guò)觸發(fā)電流產(chǎn)生的電壓，所述基極區(qū)定位于源極區(qū)與漏極區(qū)之間。因此，襯底電阻設(shè)置寄生雙極晶體管的(突返)保持電壓。各種實(shí)施例針對(duì)包括具有寄生雙極晶體管的一個(gè)或多個(gè)pmos晶體管的esd保護(hù)裝置。寄生雙極晶體管可被配置成分流esd電流以提供esd保護(hù)。在此上下文中，應(yīng)認(rèn)識(shí)到nmos晶體管的各種論述和相關(guān)的結(jié)構(gòu)可實(shí)施為pmos。便于論述和簡(jiǎn)潔起見(jiàn)，將不針對(duì)使用nmos裝置的各實(shí)施例明確地論述使用pmos晶體管和對(duì)應(yīng)的結(jié)構(gòu)的補(bǔ)充的實(shí)施方案?，F(xiàn)在轉(zhuǎn)向附圖，圖1描繪符合本發(fā)明的實(shí)施例的包括esd保護(hù)電路的系統(tǒng)的電路圖。根據(jù)本文中論述的各種實(shí)施例，esd保護(hù)電路110可被配置成為圖1的整個(gè)系統(tǒng)的組件提供esd保護(hù)。在特定實(shí)施例中，esd保護(hù)電路可被配置成包括與晶體管112的源極區(qū)集成的拾取區(qū)。系統(tǒng)可包括連接到驅(qū)動(dòng)電路104的控制電路102。驅(qū)動(dòng)電路104可被配置成驅(qū)動(dòng)節(jié)點(diǎn)114，所述節(jié)點(diǎn)可對(duì)應(yīng)于暴露于esd事件的電位源極的連接襯墊(或者就是襯墊)，其可由與個(gè)人電接觸或其它esd源極造成?？刂齐娐?02可被配置成用于各種不同功能且可包括(作為非限制性實(shí)例)具有對(duì)應(yīng)的存儲(chǔ)器電路的(微)處理器電路、可編程邏輯、離散邏輯組件及其組合。根據(jù)各種實(shí)施例，控制電路102和驅(qū)動(dòng)電路104可定位于共同襯底(例如，作為ic芯片的部分)上且襯墊114可電連接到外部可接入的襯墊或引腳。根據(jù)各種實(shí)施例，驅(qū)動(dòng)電路104可包括可由esd事件損壞的一個(gè)或多個(gè)晶體管。特定配置示出包括兩個(gè)mos晶體管106和108的推挽式類(lèi)型配置；但是，可保護(hù)各種其它類(lèi)型的驅(qū)動(dòng)電路。此外，驅(qū)動(dòng)電路104提供作為特別的例子且不意圖限制esd保護(hù)電路僅為驅(qū)動(dòng)電路提供保護(hù)。也可以類(lèi)似方式保護(hù)其它類(lèi)型的電路。晶體管112被描繪為nmos晶體管，所述nmos晶體管的源極、主體和柵極各自接地(vss)。這種配置有時(shí)被稱(chēng)為接地柵極(gg)nmos配置。將柵極和源極連接到相同電壓可避免晶體管112在正常操作期間導(dǎo)電。在正常操作期間，驅(qū)動(dòng)電路104可將襯墊114上的電壓驅(qū)動(dòng)到在由vdd和vss限定的電壓范圍內(nèi)的值。晶體管112配置有允許通過(guò)在nmos晶體管的nmos結(jié)構(gòu)內(nèi)形成的寄生雙極晶體管分流esd電流的擊穿特征。為了便于論述，在參考寄生雙極晶體管的操作和配置時(shí)使用術(shù)語(yǔ)發(fā)射極和集電極。類(lèi)似地，在參考nmos晶體管結(jié)構(gòu)時(shí)使用術(shù)語(yǔ)源極和漏極，其中所述源極對(duì)應(yīng)于發(fā)射極且所述漏極對(duì)應(yīng)于集電極。根據(jù)各種實(shí)施例，可通過(guò)使用一個(gè)或多個(gè)拾取區(qū)來(lái)控制寄生雙極晶體管的屬性。拾取區(qū)可設(shè)置用于襯底的電壓電位，襯底形成寄生雙極晶體管的基極。舉例來(lái)說(shuō)，電壓電位可設(shè)置成在正常條件下保持雙極晶體管禁用(例如，接地)。由于寄生雙極晶體管的集電極中的沖擊離子化電流的部分到達(dá)裝置的襯底且通過(guò)對(duì)應(yīng)的拾取區(qū)離去，可開(kāi)始接通esd保護(hù)電路。具體地說(shuō)，在集電極與拾取區(qū)之間的襯底電阻導(dǎo)致在雙極晶體管的基極處產(chǎn)生電壓的電壓降(集電極與拾取區(qū)之間的電位差)。當(dāng)電位差足夠大時(shí)，寄生雙極晶體管將接通并分流esd電流。用以將寄生雙極晶體管維持于接通狀態(tài)中的最小電壓有時(shí)被稱(chēng)為保持電壓。如本文所論述且與以上論述一致，保持電壓可以隨集電極與拾取區(qū)之間的有效襯底電阻而變。根據(jù)某些實(shí)施例，將拾取區(qū)集成到nmos晶體管的源極區(qū)中。在特定實(shí)施方案中，相對(duì)于在源極區(qū)外部的拾取區(qū)的布局(例如，相對(duì)于使用包圍其它等效nmos晶體管的防護(hù)環(huán))，拾取區(qū)的集成可以允許減小nmos晶體管112的整體尺寸。在一些實(shí)施方案中，且同樣是相對(duì)于在源極區(qū)外部的拾取區(qū)的布局，拾取區(qū)的集成可被設(shè)計(jì)成增加用于寄生雙極晶體管的有效襯底電阻，且由此減小保持電壓。舉例來(lái)說(shuō)，拾取區(qū)可被設(shè)計(jì)成具有導(dǎo)致窄路徑以供電流從襯底進(jìn)入拾取區(qū)的小尺寸。根據(jù)各種實(shí)施例，可作為cmos可兼容程序的部分且不使用額外的掩?；蜉^佳控制的程序?qū)崿F(xiàn)可由集成的拾取區(qū)導(dǎo)致的減小的尺寸和保持電壓。當(dāng)嘗試增大保持電壓時(shí)，原本可能使用這些額外步驟。舉例來(lái)說(shuō)，可通過(guò)使用在漏極下的額外植入、三阱層、在漏極側(cè)上的接合點(diǎn)之下的齊納(zener)狀植入或n沉降器類(lèi)型區(qū)域來(lái)增大保持電壓。這些方法中的每一者可使用可增加對(duì)應(yīng)的裝置的復(fù)雜度和成本的額外處理步驟。圖2描繪符合本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的俯視圖。所描繪的組件和區(qū)域位于可以是較大集成電路(ic)裝置的部分的半導(dǎo)體襯底上。ic裝置可包括由所描繪的組件保護(hù)免受esd事件的一個(gè)或多個(gè)電路元件。箭頭202和204分別為圖3和圖4中所提供的橫截面圖提供了參考點(diǎn)。所描繪的組件(盡管不必限于此)可以結(jié)合在本文中論述的各種其它圖和實(shí)施例來(lái)使用。根據(jù)各種實(shí)施例，可使用由cmos晶體管結(jié)構(gòu)產(chǎn)生的寄生雙極晶體管提供esd保護(hù)，所述cmos晶體管結(jié)構(gòu)包括源極區(qū)206和236、柵極區(qū)216和230和漏極區(qū)220。作為一實(shí)例，可以與圖1的電路圖一致的方式來(lái)連接圖2的cmos晶體管結(jié)構(gòu)。盡管未明確地描繪，通過(guò)重復(fù)如所描繪的交替源極、柵極和漏極區(qū)，多個(gè)額外的源極區(qū)和漏極區(qū)(或“指”)可包括為cmos晶體管結(jié)構(gòu)的部分。結(jié)合圖5示出和論述這些實(shí)施例的特定實(shí)例。根據(jù)某些實(shí)施例，cmos晶體管結(jié)構(gòu)定位于半導(dǎo)體襯底的p摻雜部分或p阱內(nèi)。源極區(qū)和漏極區(qū)均為n摻雜區(qū)。在特定實(shí)施方案中，可相對(duì)于所述襯底(p)的對(duì)應(yīng)摻雜濃度重?fù)诫s(n+)源極區(qū)和漏極區(qū)。根據(jù)實(shí)施例，接觸208、212、214、222、224、226、234、240和242可提供下層區(qū)域與外部布線層之間的連接。舉例來(lái)說(shuō)，源極接觸208、214、234和242可接地，與圖1的電路圖一致。漏極接觸222、224和226可連接到將被保護(hù)免受損害性esd事件的節(jié)點(diǎn)(例如，連接到可與個(gè)人或esd的其它源發(fā)生電接觸的外部襯墊或引腳的節(jié)點(diǎn))。一個(gè)例子，接觸可以是金屬的且可同樣包括下層硅化物層。根據(jù)各種實(shí)施例，柵極區(qū)216和230可包括具有絕緣體的導(dǎo)電柵極電極，所述絕緣體將電極與襯底物理地和電性地分離。各種實(shí)施例包括使用硅化物阻擋區(qū)域218和228，其中在漏極區(qū)和源極區(qū)的對(duì)應(yīng)部分中抑制(阻擋)硅化物擴(kuò)散。結(jié)果是相對(duì)于對(duì)應(yīng)區(qū)域中的硅化物，阻擋區(qū)域中的薄層電阻增加。這種情況可適用于控制裝置和其寄生雙極晶體管(例如，二級(jí)擊穿電流或裝置失效點(diǎn)(it2)和接通電阻(ron))的esd相關(guān)屬性。用虛線描繪防護(hù)/拾取環(huán)244。拾取環(huán)244可實(shí)施作為可為襯底提供參考電位的重?fù)诫sp區(qū)域(p+)。在esd事件期間，拾取環(huán)244可為注入到襯底中的觸發(fā)電流提供路徑。當(dāng)存在足夠量的電壓積聚和對(duì)應(yīng)的觸發(fā)電流時(shí)，可接通寄生雙極晶體管且可通過(guò)寄生雙極晶體管分流esd電流。在某些實(shí)施方案中，拾取環(huán)244可接地。這個(gè)拾取環(huán)由虛線表示，因?yàn)槠洳皇撬枥L的實(shí)施例的部分。但是，拾取環(huán)244為論述提供參照點(diǎn)。舉例來(lái)說(shuō)，可以使用拾取區(qū)210和238來(lái)代替拾取環(huán)244。因此，相對(duì)于不具有防護(hù)環(huán)244的esd裝置的相同屬性，拾取環(huán)244可以是具有防護(hù)環(huán)244的esd裝置的適用的論述屬性。根據(jù)本發(fā)明的實(shí)施例，可將拾取區(qū)210和238分別集成到源極區(qū)206和236中。拾取區(qū)210和238可實(shí)施為可以類(lèi)似于拾取環(huán)244的方式向襯底提供參考電位的重?fù)诫sp區(qū)域(p+)。集成的拾取區(qū)210和238的使用允許設(shè)置襯底電位而防護(hù)環(huán)244不會(huì)占用額外的面積。這允許以較小總面積實(shí)現(xiàn)esd裝置?？墒褂媒佑|212和240來(lái)設(shè)置襯底電位，其可通過(guò)ic裝置的布線層電接地。根據(jù)某些實(shí)施例，集成的拾取區(qū)210和238的使用相對(duì)于使用防護(hù)環(huán)244的類(lèi)似esd裝置為esd裝置提供減小的保持電壓。減小的保持電壓可以是雙極晶體管的集電極與拾取區(qū)之間的增加的有效襯底電阻的副產(chǎn)物。使用相對(duì)較小拾取區(qū)210增加有效電阻，其導(dǎo)致觸發(fā)電流通過(guò)的較小截面積。三維導(dǎo)體的電阻與截面積逆相關(guān)。已示出使用集成的拾取區(qū)210和238可以減少用于與本文中所論述的實(shí)施例一致的cmos結(jié)構(gòu)的保持電壓(相對(duì)于使用外部導(dǎo)引環(huán))。應(yīng)注意計(jì)算有效電阻可以是相對(duì)繁瑣的計(jì)算，所述計(jì)算可依賴(lài)于：結(jié)構(gòu)的三維形狀、摻雜曲線和系統(tǒng)中的其它組件的屬性和方位。因此，cmos結(jié)構(gòu)中的變化可對(duì)對(duì)應(yīng)裝置的相對(duì)有效電阻起作用。如本文所論述且與某些實(shí)施例一致，可使用傳輸線脈沖(tlp)測(cè)量來(lái)確定保持電壓(vh)和類(lèi)似參數(shù)。可通過(guò)將傳輸線預(yù)充電到高電壓并接著快速將能量釋放到被測(cè)試的esd保護(hù)裝置來(lái)進(jìn)行tlp測(cè)量。除非另行說(shuō)明，否則使用用于比較裝置中的每一者的類(lèi)似tlp測(cè)量過(guò)程來(lái)進(jìn)行針對(duì)不同裝置的參數(shù)的相關(guān)比較(例如，保持電壓或其它)。保持電壓(如借助tlp測(cè)量所測(cè)量)與有效的襯底電阻(rsub)逆相關(guān)，大致說(shuō)來(lái)：vh＝1/rsub。圖3描繪根據(jù)本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的截面圖。圖3的特定截面圖對(duì)應(yīng)于來(lái)自圖2的線202且包括拾取區(qū)210和238。出于參考目的再次示出防護(hù)環(huán)244。便于論述和簡(jiǎn)潔起見(jiàn)，從圖2沿用相同特征的編號(hào)，且不重復(fù)相應(yīng)的論述。如結(jié)合各種實(shí)施例所論述，襯底310可摻雜有p型摻雜物。這在漏極區(qū)(n+)220與源極區(qū)(n+)206和204(由于拾取區(qū)210和238的存在，在圖3中為不可見(jiàn)的)之間產(chǎn)生npn晶體管。所得pnp晶體管在圖4中作為306和308示意性地示出。根據(jù)本文中所論述的實(shí)施例，可將漏極接觸224連接到被保護(hù)免受esd事件的節(jié)點(diǎn)上。當(dāng)將esd電壓應(yīng)用到集電極(漏極224)時(shí)，襯底310中的觸發(fā)電流開(kāi)始從集電極流動(dòng)到拾取區(qū)212和240。如本文所論述，穿過(guò)襯底且沿這個(gè)電流路徑的有效電阻可在設(shè)置雙極晶體管306和308的保持電壓中起一定作用。各種實(shí)施例針對(duì)設(shè)計(jì)拾取區(qū)212和240以相對(duì)于將存在于集電極與拾取環(huán)244之間的電流路徑(如果使用拾取環(huán)244來(lái)代替拾取區(qū)212和240)增加有效電阻。圖4描繪根據(jù)本發(fā)明的實(shí)施例的使用集成的拾取區(qū)提供esd保護(hù)的裝置的一部分的截面圖。圖3的特定截面圖對(duì)應(yīng)于來(lái)自圖2的線204且包括源極區(qū)206和236以及其相應(yīng)的接觸區(qū)208和234。便于論述和簡(jiǎn)潔起見(jiàn)，從圖2和圖3沿用相同特征的編號(hào)，且不重復(fù)相應(yīng)的論述。圖4的主要差異是描繪了源極區(qū)206和236。寄生雙極晶體管306和308的基極將連接到拾取區(qū)210和238上，所述拾取區(qū)210和238在這個(gè)橫截面中為不可見(jiàn)的。圖5示出根據(jù)本發(fā)明的實(shí)施例的多指nmos晶體管的布局的俯視圖。如由對(duì)角線填充所指示，圖5示出交替的發(fā)射極(源極)和集電極(漏極)區(qū)域，其將摻雜有n型摻雜物。通過(guò)將p型摻雜物導(dǎo)入到指的一部分中，將拾取區(qū)集成到發(fā)射極(源極)區(qū)域中且所述拾取區(qū)由虛線填充指示。對(duì)于拾取區(qū)的布局的一個(gè)考量是針對(duì)各寄生雙極晶體管的有效的襯底電阻均勻性。均勻性的缺少可導(dǎo)致針對(duì)各種雙極晶體管的不對(duì)稱(chēng)接通。因此，在各發(fā)射極指內(nèi)的拾取區(qū)的一致布局可適用于提供針對(duì)各相應(yīng)寄生雙極晶體管的對(duì)稱(chēng)反應(yīng)。根據(jù)各種實(shí)施例，可將拾取區(qū)集成到不到全部的發(fā)射極指中，如通過(guò)缺少發(fā)射極指504中的拾取區(qū)所示出。舉例來(lái)說(shuō)，可將拾取區(qū)集成到每隔一個(gè)發(fā)射極指、每隔兩個(gè)指中，或根據(jù)另一分布模式。在一些實(shí)施例中，拾取區(qū)的布局可以相對(duì)于指延伸的方向彼此偏移，如由拾取區(qū)502相對(duì)于其它拾取區(qū)的布局所指示。根據(jù)一些實(shí)施例，可將多個(gè)拾取區(qū)放置到指中的每一者中。舉例來(lái)說(shuō)，各指中的拾取區(qū)的數(shù)目可增加，如通過(guò)三個(gè)拾取區(qū)506、508和510所展示。這可導(dǎo)致更低的有效電阻，其適用于相對(duì)于使用單個(gè)拾取區(qū)而降低保持電壓。替代地或此外，可增加拾取區(qū)的尺寸以實(shí)現(xiàn)類(lèi)似結(jié)果(或減小以實(shí)現(xiàn)較高保持電壓)。應(yīng)注意前述圖中的特定布局和配置不是所有可能的變化的綜合且意圖說(shuō)明特定cmos晶體管結(jié)構(gòu)的一般組件。所使用的特定制造程序同樣不限于特定例子。這可包括各種成熟技術(shù)或更先進(jìn)的技術(shù)，例如cmos040(cmos40nm技術(shù))。各種不同產(chǎn)品也可受益于esd保護(hù)，例如與射頻(rf)通信電路相關(guān)的那些產(chǎn)品(例如，使用硅rf-bicmos技術(shù)，例如qubic4si和sige和高速接口)。bicmos是允許在單個(gè)集成電路裝置內(nèi)制造具有cmos晶體管的雙極結(jié)型晶體管的半導(dǎo)體技術(shù)。圖6描繪根據(jù)本發(fā)明的實(shí)施例的使用esd保護(hù)電路的流程圖。在框602處，當(dāng)通過(guò)esd保護(hù)接收esd事件時(shí)，流程開(kāi)始。作為一實(shí)例，用于esd事件的esd電壓的源極可能來(lái)自當(dāng)目標(biāo)或個(gè)人觸摸或非常接近于ic裸片的外部電連接時(shí)。如本文所論述，可將這種外部電連接連接到柵極接地cmos晶體管的漏極指，其中漏極對(duì)應(yīng)于寄生雙極晶體管的集電極。esd電壓在集電極與襯底之間產(chǎn)生反向偏壓(其可形成pn結(jié))。在框604處，如果esd電壓足夠高，那么其可導(dǎo)致在襯底中產(chǎn)生電流，即使有反向偏壓條件也是如此。舉例來(lái)說(shuō)，寄生雙極晶體管的集電極中的沖擊離子化電流可開(kāi)始到達(dá)襯底。根據(jù)本文中所論述的各種實(shí)施例，在框606處，襯底電流可導(dǎo)引向一或多個(gè)拾取區(qū)。拾取區(qū)可定位于源極指內(nèi)并且被配置成增加(相對(duì)于防護(hù)環(huán)的使用)用于所導(dǎo)引的電流的有效電阻。如本文所論述，可將拾取區(qū)接地以便設(shè)置襯底電位并接收所產(chǎn)生的電流。應(yīng)注意不必將襯底電位設(shè)置成完全接地，但為簡(jiǎn)單起見(jiàn)將電位論述作為接地。在框608處，esd保護(hù)電路電流繼續(xù)以此方式導(dǎo)引電流而不接通寄生雙極晶體管，直到達(dá)到esd觸發(fā)條件為止。舉例來(lái)說(shuō)，esd觸發(fā)條件可對(duì)應(yīng)于達(dá)到esd觸發(fā)電壓/電流閾值，其中閾值對(duì)應(yīng)于發(fā)生在esd保護(hù)電路內(nèi)的雪崩擊穿。在框610處，響應(yīng)于滿足觸發(fā)條件，esd保護(hù)電路開(kāi)始分流esd電流以保護(hù)電路組件。這對(duì)應(yīng)于寄生雙極晶體管接通，以使得在集電極與發(fā)射極之間分流電流。在框612處，esd保護(hù)電路將繼續(xù)以此方式分流電流，直到不再滿足保持電壓為止。一旦esd電壓變成低于保持電壓，寄生雙極晶體管就斷開(kāi)，直到esd保護(hù)電路接收到另一esd事件為止。圖7描繪根據(jù)本發(fā)明的實(shí)施例的實(shí)驗(yàn)性tlp測(cè)試結(jié)果的圖表。圖表示出了被同樣配置的兩個(gè)esd保護(hù)電路的曲線圖，區(qū)別是其分別使用集成到源極(發(fā)射極)區(qū)中的拾取防護(hù)環(huán)(曲線702)或拾取區(qū)(曲線704)。曲線704示出比曲線702的對(duì)應(yīng)保持電壓706更低的保持電壓708。這示出通過(guò)用集成的拾取區(qū)代替拾取防護(hù)環(huán)能夠降低保持電壓。各曲線中的最后一個(gè)點(diǎn)表示相應(yīng)的裝置的裝置失效點(diǎn)，也被稱(chēng)作二級(jí)擊穿電流(it2)。部分地由于降低的保持電壓，圖7表明it2在曲線704中較高。這被認(rèn)為是由較低的tlp電流和電壓造成的功率消耗的減小。表1示出esd裝置相對(duì)于其使用拾取環(huán)對(duì)比集成的拾取區(qū)的相對(duì)屬性的類(lèi)似比較。結(jié)果示出，對(duì)于可比較的裝置，面積減小了約15％，而esd性能增加了20％。表1總寬度(μm)單元高度(μm)單元寬度(μm)it2(a)it2/面積(ma/μm2)防護(hù)24034211.01.4集成24032191.22.0除非另外指明，否則所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到如在說(shuō)明書(shū)(包括權(quán)利要求)中所使用的各種術(shù)語(yǔ)意味著本領(lǐng)域中的平常意義。舉例來(lái)說(shuō)，本說(shuō)明書(shū)借助于各種電路或電路系統(tǒng)描述和/或說(shuō)明適用于實(shí)施所主張的發(fā)明的方面，所述電路或電路系統(tǒng)可說(shuō)明為或使用例如框、模塊、裝置、系統(tǒng)、單元、控制器、控制電路和/或其它電路型繪圖的術(shù)語(yǔ)(例如，圖1的參考標(biāo)號(hào)102描繪本文所述的框)。這些電路或電路系統(tǒng)與其它元件一起使用以例證可在形式或結(jié)構(gòu)、步驟、功能、操作、活動(dòng)等中如何實(shí)行某些實(shí)施例。舉例來(lái)說(shuō)，在某些以上論述的實(shí)施例中，一或多個(gè)模塊是離散邏輯電路、被配置成和被布置成用于實(shí)施這些操作/活動(dòng)的可編程邏輯電路或其組合。在某些實(shí)施例中，這種可編程電路是一個(gè)或多個(gè)計(jì)算機(jī)電路，包括用于存儲(chǔ)和存取將執(zhí)行為(一個(gè)或多個(gè))指令集(和/或?qū)⒂米髋渲脭?shù)據(jù)以限定可編程電路如何工作)的程序的存儲(chǔ)器電路系統(tǒng)，和由可編程電路使用以執(zhí)行各種步驟、功能、操作、活動(dòng)等的算法或過(guò)程。根據(jù)應(yīng)用而定，指令(和/或配置數(shù)據(jù))可被配置成在邏輯電路系統(tǒng)中實(shí)施，其中指令(無(wú)論其特征是否在于目標(biāo)代碼、固件或軟件的形式)存儲(chǔ)于存儲(chǔ)器(電路)中且可從存儲(chǔ)器存取?；谝陨险撌龊驼f(shuō)明，所屬領(lǐng)域的技術(shù)人員將易于認(rèn)識(shí)到可以對(duì)各種實(shí)施例作出各種修改和改變而無(wú)需嚴(yán)格地遵循在本文中所說(shuō)明的且描述的示例性實(shí)施例和應(yīng)用。舉例來(lái)說(shuō)，如圖式中例示的方法可涉及以各種次序執(zhí)行的步驟，其中保持本文的實(shí)施例的一個(gè)或多個(gè)方面，或可涉及更少或更多步驟。這些修改不脫離本發(fā)明的各個(gè)方面的真實(shí)精神和范圍，包括在權(quán)利要求書(shū)中闡述的各方面。當(dāng)前第1頁(yè)12