本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)及其制備方法。

背景技術(shù)：

絕緣體上硅(SOI)技術(shù)在90年代后期首次被商業(yè)化。絕緣體上硅SOI技術(shù)的定義性特性是其內(nèi)形成電路的半導(dǎo)體區(qū)與體襯底被電絕緣層隔離。將電路與體襯底隔離的一個(gè)優(yōu)點(diǎn)是寄生電容顯著減小，寄生電容允許達(dá)到更理想的功率-速度性能水平。因此，SOI結(jié)構(gòu)對(duì)于高頻應(yīng)用，比如射頻(RF)通信電路而言尤其有吸引力。由于消費(fèi)者的需求加劇了RF通信電路所面臨的功率限制，因此SOI技術(shù)的重要性持續(xù)增加。

通常情況下，器件的金屬連線會(huì)形成在SOI襯底上，這就使SOI襯底構(gòu)成了一電容結(jié)構(gòu)。當(dāng)對(duì)器件進(jìn)行施加電壓或電流信號(hào)時(shí)，SOI襯底構(gòu)成的電容便會(huì)影響其電容特性，導(dǎo)致輸出信號(hào)被扭曲。

現(xiàn)有技術(shù)中，為了解決上述問(wèn)題，通常會(huì)使用富陷阱層SOI襯底。具體的，請(qǐng)參考圖1，其包括硅襯底10，形成在硅襯底10表面的富陷阱層20，形成在富陷阱層20表面的氧化層30以及形成在氧化層30表面的頂層硅40。其中，后續(xù)會(huì)在頂層硅40上形成器件以及金屬連線。所述富陷阱層20材質(zhì)為未摻雜的多晶硅，其具有較多的懸浮鍵，從而能夠在頂層硅40金屬連線中具有電流時(shí)，降低其與富陷阱層SOI襯底之間的電容影響，從而使其電容特性穩(wěn)定，避免輸出信號(hào)被扭曲。

然而，富陷阱層SOI襯底的造價(jià)十分昂貴，使用其進(jìn)行量產(chǎn)會(huì)極大的增加制作成本。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)及其制備方法，能夠降低SOI襯底的電容效應(yīng)，并且制作簡(jiǎn)單，成本低廉。

為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)，包括：襯底、氧化層、頂層硅、淺溝槽隔離、溝槽及富陷阱層；其中，所述氧化層形成在所述襯底表面，所述頂層硅及淺溝槽隔離均形成在所述氧化層表面，所述溝槽貫穿所述淺溝槽隔離及氧化層，暴露出部分所述襯底，所述富陷阱層填充于所述溝槽內(nèi)，所述富陷阱層的厚度小于所述溝槽的深度。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)中，所述溝槽的寬度小于等于所述富陷阱層的厚度的2倍。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)中，所述溝槽為多個(gè)平行排列的條狀溝槽。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)中，所述溝槽為多個(gè)垂直交錯(cuò)排列的網(wǎng)格狀溝槽。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)中，所述富陷阱層為未摻雜的多晶硅。

在本實(shí)施例中，還提出了一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法，用于制備如上文所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)，包括步驟：

提供SOI襯底，所述SOI襯底包括襯底，形成在所述襯底上的氧化層及形成在所述氧化層上的頂層硅；

刻蝕所述頂層硅，暴露出所述部分氧化層，并在暴露出的氧化層表面形成淺溝槽隔離；

在所述頂層硅表面形成柵氧化層；

依次刻蝕所述淺溝槽隔離和氧化層，形成溝槽；

在所述溝槽中，所述柵氧化層和淺溝槽隔離表面形成富陷阱層；

刻蝕所述富陷阱層，在所述柵氧化層表面形成柵極，并使所述溝槽中殘留部分富陷阱層。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法中，所述淺溝槽隔離材質(zhì)為二氧化硅。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法中，所述溝槽的深度小于等于所述富陷阱層的厚度的2倍。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法中，所述溝槽為多個(gè)平行排列的條狀溝槽。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法中，所述溝槽為多個(gè)垂直交錯(cuò)排列的網(wǎng)格狀溝槽。

進(jìn)一步的，在所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法中，所述富陷阱層為未摻雜的多晶硅。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在：在SOI襯底中形成淺溝槽隔離，并形成溝槽貫穿所述淺溝槽隔離及氧化層，在溝槽中形成富陷阱層，使其與襯底相連，富陷阱層能夠進(jìn)行自由載流子的捕獲，避免造成SOI襯底電容特性異常；此外，富陷阱層與柵極可以同時(shí)形成，能夠降低制作成本。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)中富陷阱層SOI襯底的結(jié)構(gòu)示意圖；

圖2至圖4為本發(fā)明一實(shí)施例中降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備過(guò)程剖面示意圖；

圖5和圖6為溝槽不同的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的俯視圖。

具體實(shí)施方式

下面將結(jié)合示意圖對(duì)本發(fā)明的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)及其制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。

為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。

請(qǐng)參考圖2至圖4，在本實(shí)施例中，提出了一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)，包括：襯底100、氧化層200、頂層硅600、淺溝槽隔離300、溝槽400及富陷阱層700；其中，所述氧化層200形成在所述襯底100表面，所述頂層硅600及淺溝槽隔離300均形成在所述氧化層200表面，所述溝槽400貫穿所述淺溝槽隔離300及氧化層200，暴露出部分所述襯底100，所述富陷阱層700填充于所述溝槽400內(nèi)，所述富陷阱層700的厚度小于所述溝槽400的深度。

具體的，所述溝槽400的寬度a小于等于所述富陷阱層的厚度的2倍，從而可以方便富陷阱層700填充在所述溝槽400內(nèi)。

請(qǐng)參考圖5，所述溝槽400為多個(gè)平行排列的條狀溝槽，多個(gè)溝槽400中均填充富陷阱層700，從而能夠更好的避免SOI襯底電容特性的影響。除此之外，請(qǐng)參考圖6，所述溝槽400還可以為多個(gè)垂直交錯(cuò)排列的網(wǎng)格狀溝槽。

在本實(shí)施例中，所述富陷阱層700為未摻雜的多晶硅。

在本實(shí)施例的另一方面還提出了一種降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)的制備方法，用于制備如上文所述的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)，包括步驟：

提供SOI襯底，所述SOI襯底包括襯底100，形成在所述襯底100上的氧化層200及形成在所述氧化層200上的頂層硅600；

刻蝕所述頂層硅600，暴露出所述部分氧化層200，并在暴露出的氧化層200表面形成淺溝槽隔離300；

在所述頂層硅600表面形成柵氧化層500；

依次刻蝕所述淺溝槽隔離300和氧化層200，形成溝槽400；

在所述溝槽400中，所述柵氧化層500和淺溝槽隔離300表面形成富陷阱層700；

刻蝕所述富陷阱層700，在所述柵氧化層500表面形成柵極710，并使所述溝槽400中殘留部分富陷阱層700。

當(dāng)進(jìn)行刻蝕時(shí)，只需要使用一道光罩，以形成柵極710即可，對(duì)于溝槽400中的富陷阱層700并不需要額外的光罩，因?yàn)椋涛g時(shí)，溝槽400內(nèi)刻蝕速率較低，并且溝槽400中形成的多晶硅較厚，不易被完全刻蝕，只要確保溝槽400中存在富陷阱層700即可達(dá)到降低SOI襯底電容效應(yīng)的目的。

此外，在本實(shí)施例中，所述淺溝槽隔離300的材質(zhì)為二氧化硅。

綜上，在本發(fā)明實(shí)施例提供的降低SOI襯底電容效應(yīng)的襯底結(jié)構(gòu)及其制備方法中，在SOI襯底中形成淺溝槽隔離，并形成溝槽貫穿所述淺溝槽隔離及氧化層，在溝槽中形成富陷阱層，使其與襯底相連，富陷阱層能夠進(jìn)行自由載流子的捕獲，避免造成SOI襯底電容特性異常；此外，富陷阱層與柵極可以同時(shí)形成，能夠降低制作成本。

上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。