本公開實施例涉及半導(dǎo)體元件的制造方法，且特別涉及在源極/漏極區(qū)域上接點結(jié)構(gòu)的結(jié)構(gòu)及其制造方法。

背景技術(shù)：

當(dāng)半導(dǎo)體元件的尺寸縮小，外延源極/漏極結(jié)構(gòu)被廣泛的應(yīng)用于制造鰭狀場效晶體管(finfet)。此外，接觸條(源極/漏極(s/d)接觸層)形成于外延源極/漏極結(jié)構(gòu)之上，以電性連接鰭狀場效晶體管的源極/漏極與上層金屬線路。隨元件密度增加(亦即半導(dǎo)體元件尺寸縮小)，鰭狀場效晶體管中鰭結(jié)構(gòu)與鄰近的淺溝槽隔離(shallowtrenchisolation,sti)接點之間的電性分離更為困難，這可能引起鄰近的淺溝槽隔離接點與鰭結(jié)構(gòu)之間的短路。

技術(shù)實現(xiàn)要素：

根據(jù)本公開一實施例，半導(dǎo)體元件包括第一鰭狀場效晶體管(finfet)及接觸條。第一鰭狀場效晶體管，包括：第一鰭結(jié)構(gòu)，往第一方向延伸，第一柵極結(jié)構(gòu)，往與第一方向交叉的第二方向延伸，及第一源極/漏極(s/d)結(jié)構(gòu)。接觸條，位于第一源極/漏極結(jié)構(gòu)之上，在平面圖中往與第一源極/漏極結(jié)構(gòu)交叉的第二方向延伸。接觸條包括第一部分，位于第一源極/漏極結(jié)構(gòu)之上，及一第二部分，第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，在平面圖中，第二部分于第一方向的寬度小于第一部分于第一方向的寬度。

根據(jù)本公開另一實施例，半導(dǎo)體元件包括多個鰭狀場效晶體管與多個接觸條，每一個鰭狀場效晶體管包括：鰭結(jié)構(gòu)往第一方向延伸，柵極結(jié)構(gòu)往與第一方向交叉的第二方向延伸，及源極/漏極(s/d)結(jié)構(gòu)。多個接觸條位于該些源極/漏極結(jié)構(gòu)中的第一源極/漏極結(jié)構(gòu)之上，并往該第二方向延伸，多個接觸條包括第一接觸條，該第一接觸條包括位于第一源極/漏極結(jié)構(gòu)之上的第一部分，及第二部分。第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，在平面圖中，第二部分于第一方向的寬度小于第一部分于第一方向的寬度。

根據(jù)本公開又一實施例，于制造半導(dǎo)體元件，包括鰭狀場效晶體管的方法中，形成柵極結(jié)構(gòu)，往第一方向延伸，并沿與該第一方向交叉的第二方向排列，在相鄰的兩柵極結(jié)構(gòu)間形成源極/漏極(s/d)結(jié)構(gòu)，形成絕緣層于源極/漏極結(jié)構(gòu)之上，形成掩模層于絕緣層之上，掩模層具有掩模開口。通過該掩模開口移除一部分的該絕緣層，以形成一開口，以導(dǎo)電材料填充開口，從而形成接觸條，掩模開口往第一方向延伸，掩模開口包括第一部分位于該源極/漏極結(jié)構(gòu)之上，及第二部分。第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，及在剖面圖中，第二部分的厚度小于第一部分的厚度。

附圖說明

以下將配合所附附圖詳述本公開實施例。應(yīng)注意的是，依據(jù)在業(yè)界的標(biāo)準(zhǔn)做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現(xiàn)出本公開實施例的特征。

圖1根據(jù)本公開的一實施例繪示出鰭狀場效晶體管元件的示例性布局結(jié)構(gòu)。

圖2a繪示出沿圖1中線x1-x1的示例性剖面圖，圖2b繪示出沿圖1中線x2-x2的示例性剖面圖，圖2c繪示出沿圖1中線y1-y1的示例性剖面圖。

圖3及圖4根據(jù)本公開的其他實施例繪示出鰭狀場效晶體管元件的示例性布局結(jié)構(gòu)。

圖5a根據(jù)本公開的一實施例繪示出半導(dǎo)體元件連續(xù)制造過程中一階段的示例性平面圖(由上俯瞰)。圖5b繪示出沿圖5a中線x3-x3的示例性剖面圖。圖5c為圖5b所繪示柵極結(jié)構(gòu)的放大圖。圖5d根據(jù)本公開的一實施例繪示出半導(dǎo)體元件連續(xù)制造過程中一階段的示例性透視圖。

圖6-圖11根據(jù)本公開的一實施例繪示出半導(dǎo)體元件依序制造過程中不同階段的示例性剖面圖。

圖12繪示出開口寬度與蝕刻深度的相依性。

圖13-圖15根據(jù)本公開的一實施例繪示出接觸條的設(shè)計流程。

附圖標(biāo)記說明：

1～基板

2、2a、2b～鰭結(jié)構(gòu)

3～絕緣層

4、4a、4b、4c～柵極結(jié)構(gòu)

5a、5b～源極/漏極結(jié)構(gòu)

7、7a、7b、7c～接觸條

10～基板

20～鰭結(jié)構(gòu)

25～源極/漏極區(qū)域

30～隔離絕緣層

40、40a、40b、40c、40d～柵極結(jié)構(gòu)

41～界面介電層

42～柵極介電層

43～功函數(shù)調(diào)整層

44～柵極電極

45～金屬材料

46～側(cè)壁間隔物

50、50a～層間介電層

60～覆蓋絕緣層

61～覆層

65、65a～開口

70、70a～接觸條

71～第一導(dǎo)電材料

211、212～鰭結(jié)構(gòu)

300～基板

310～鰭結(jié)構(gòu)

315～溝道區(qū)域

320～隔離絕緣層

330～柵極結(jié)構(gòu)

350～側(cè)壁間隔物

360～源極/漏極區(qū)域

370～層間介電層

711、712、713、714、715、716～接觸條

p1、p2、p3、p12、p13～部分

tr1、tr2、tr3～鰭狀場效晶體管

mp、mp1、mp2～開口

x1-x1、x2-x2、x3-x3、y1-y1～線

x、y、z～方向

w1、w2、w3～寬度

h1、h2～高度

d1、d2～深度

ed1、ed2～蝕刻深度

具體實施方式

以下公開許多不同的實施方法或是例子來實行本公開實施例的不同特征，以下描述具體的元件及其排列的實施例以闡述本公開實施例。當(dāng)然這些實施例僅用以例示，且不該以此限定本公開實施例的范圍。例如，在說明書中提到第一特征形成于第二特征之上，其包括第一特征與第二特征是直接接觸的實施例，另外也包括于第一特征與第二特征之間另外有其他特征的實施例，亦即，第一特征與第二特征并非直接接觸。此外，在不同實施例中可能使用重復(fù)的標(biāo)號或標(biāo)示，這些重復(fù)僅為了簡單清楚地敘述本公開實施例，不代表所討論的不同實施例及/或結(jié)構(gòu)之間有特定的關(guān)系。

此外，其中可能用到與空間相關(guān)用詞，例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關(guān)用詞是為了便于描述圖示中一個(些)元件或特征與另一個(些)元件或特征之間的關(guān)系，這些空間相關(guān)用詞包括使用中或操作中的裝置的不同方位，以及附圖中所描述的方位。當(dāng)裝置被轉(zhuǎn)向不同方位時(旋轉(zhuǎn)90度或其他方位)，則其中所使用的空間相關(guān)形容詞也將依轉(zhuǎn)向后的方位來解釋。

圖1根據(jù)本公開的一實施例繪示出鰭狀場效晶體管元件的示例性布局結(jié)構(gòu)。圖1為簡化的布局結(jié)構(gòu)，只繪示出相關(guān)層。

如圖1所繪示出，鰭結(jié)構(gòu)2往x方向延伸并沿y方向排列，柵極結(jié)構(gòu)4往y方向延伸，并沿x方向排列，接觸條(源極/漏極(s/d)接觸層)7往y方向延伸，并沿x方向排列。鰭結(jié)構(gòu)組成鰭狀場效晶體管的溝道、源極、及漏極。在本公開實施例中，源極及漏極可通用，源極/漏極(s/d)這個用語意味源極和漏極其中之一。

柵極結(jié)構(gòu)4位于鰭結(jié)構(gòu)2的溝道上，包括柵極介電層及柵極電極層。在一些實施例中，側(cè)壁間隔物形成于柵極結(jié)構(gòu)4的主要兩側(cè)。如圖1所繪示，多個柵極結(jié)構(gòu)沿x方向等節(jié)距(pitch)排列。部分柵極結(jié)構(gòu)為虛置(dummy)柵極結(jié)構(gòu)，并不用來組成晶體管。在圖1中，柵極結(jié)構(gòu)4a可為虛置柵極結(jié)構(gòu)。

在圖1中繪示出三鰭狀場效晶體管tr1、tr2、及tr3。每個三鰭狀場效晶體管tr1、tr2、及tr3包括兩個鰭結(jié)構(gòu)。在此情形下，在一鰭結(jié)構(gòu)上外延形成的半導(dǎo)體層與另一鰭結(jié)構(gòu)上外延形成的半導(dǎo)體層合并。一鰭狀場效晶體管包括的鰭結(jié)構(gòu)數(shù)目可為一或三或更多。雖然在圖1中，兩鰭以淺溝槽隔離接點7電性連接，本實施例并不受限于圖1的結(jié)構(gòu)。在一些實施例中，單鰭組成鰭狀場效晶體管。

源極和漏極包括包括以外延形成半導(dǎo)體層的源極/漏極結(jié)構(gòu)。源極/漏極結(jié)構(gòu)還包括在以外延形成半導(dǎo)體層上方形成硅化物層。接觸條7位于源極/漏極結(jié)構(gòu)上，并電性連接源極/漏極結(jié)構(gòu)至上方導(dǎo)電層(垂直連接)及/或另一源極/漏極結(jié)構(gòu)(水平連接)。接觸條7位于柵極結(jié)構(gòu)4之間，并位于隔離絕緣層(淺溝槽隔離)之上。

繼續(xù)參見圖1，至少一接觸條，例如接觸條7a或7b包括至少具不同寬度的兩部分。接觸條7b包括第一部分p1位于鰭狀場效晶體管tr1源極/漏極結(jié)構(gòu)之上(源極/漏極接點部分)，第二部分p2，未與鰭結(jié)構(gòu)和源極/漏極結(jié)構(gòu)重疊，位于隔離絕緣層之上(淺溝槽隔離接點部分)。在平面圖中，第二部分p2于x方向的寬度小于第一部分p1于x方向的寬度。在本公開實施例中，第一部分包括于y方向鄰近于源極/漏極結(jié)構(gòu)的相鄰區(qū)域，每一相鄰區(qū)域于y方向的長度與鰭結(jié)構(gòu)的寬度相同。

接觸條7b還包括第三部分p3，位于鰭狀場效晶體管tr2源極/漏極結(jié)構(gòu)之上。在平面圖中，第三部分于x方向的寬度大體上等于第一部分p1于x方向的寬度。此處大體上寬度相等意味著這兩部分被設(shè)計為具有相同寬度，這兩部分寬度的差別在本領(lǐng)域已知的工藝變異或測量變異之內(nèi)(例如幾個nm)。此外，以每一部分的中間量測寬度。

如圖1所繪示，第二部分p2位于正對鰭狀場效晶體管tr3鰭結(jié)構(gòu)(如2a)末端的區(qū)域。

圖2a繪示出沿圖1中線x1-x1的示例性剖面圖，圖2b繪示出沿圖1中線x2-x2的示例性剖面圖，圖2c繪示出沿圖1中線y1-y1的示例性剖面圖。在圖2a-圖2c中，鰭結(jié)構(gòu)2a及2b、柵極結(jié)構(gòu)4a及4b、源極/漏極結(jié)構(gòu)5(5a及5b)、及接觸條7a、7b形成于基板1之上。

如圖2a及圖2b所繪示，接觸條7b的第二部分p2在上表面量測于x方向的寬度w2小于第一部分p1于x方向的寬度w1。此外，如圖2c所繪示，第二部分p2于z方向的厚度(或深度)d2小于第一部分p1于z方向的厚度d1。第一部分p1的厚度d1被定義為第一部分的平均厚度，且為第一部分接觸條7b的上表面與第一部分底部絕緣層3的上表面之間的垂直距離。第二部分p2的厚度d2被定義為第二部分的平均厚度，且為第二部分接觸條7b的上表面與第二部分底部絕緣層3的上表面之間的垂直距離。在某些實施例中，如圖2a所繪示，接觸條7b的第二部分p2為錐形，其底部寬度w3小于頂部寬度w2。然而在其他實施例中，并未形成錐形。

當(dāng)?shù)诙糠謕2的厚度(深度)d2等于或大于厚度(深度)d1時，接觸條7b與鰭結(jié)構(gòu)2a邊緣之間的距離減少，電性分離可能變得不足。此外，當(dāng)?shù)诙糠謕2的厚度(深度)d2變成遠(yuǎn)大于厚度(深度)d1時，接觸條7b與基板1(及鰭結(jié)構(gòu)2a)之間的距離(h1)減少，電性分離可能變得不足。然而，如圖2a及圖2c所繪示，既然第二部分p2的厚度(深度)d2小于厚度(深度)d1，接觸條7b的底部位于鰭結(jié)構(gòu)2a之上，接觸條7b與鰭結(jié)構(gòu)2a及/或基板1具足夠安全的電性分離是可能的。尤其前述的結(jié)構(gòu)可避免接觸條7b與鰭結(jié)構(gòu)因工藝變異而接觸，因此避免接觸條7b與鰭結(jié)構(gòu)2a及/或基板1之間的短路，及/或抑制接觸條7b與鰭結(jié)構(gòu)2a及/或基板1之間的漏電流是可能的。

在一些實施例中，寬度w1與寬度w2之間的差異約在1nm至10nm的范圍，在另一些實施例中，約在2nm至約4nm的范圍。在一些實施例中，厚度(深度)d1與厚度(深度)d2之間的差異約在3nm至30nm的范圍，在另一些實施例中，約在8nm至12nm的范圍。

根據(jù)本公開的另一些實施例，圖3及4繪示出鰭狀場效晶體管元件的示例性布局結(jié)構(gòu)。

在圖3中，每一接觸條7包括第一部分，位于源極/漏極結(jié)構(gòu)之上，及第二部分，未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊。換句話說，在3圖中，接觸條7的寬度僅于源極/漏極結(jié)構(gòu)上的區(qū)域較大(亦即第一部分)。

在圖4中，接觸條7的寬度僅于鄰近鰭結(jié)構(gòu)靠近源極/漏極結(jié)構(gòu)的區(qū)域較窄(亦即第二部分)。舉例來說，接觸條713或714包括第二部分為鄰近鰭結(jié)構(gòu)2靠近源極/漏極結(jié)構(gòu)的區(qū)域。于x方向中，接觸條713的第二部分p12與靠近接觸條713的鰭結(jié)構(gòu)211的末端的距離等于或小于第一臨界(threshold)距離s1。接觸條7位于源極/漏極結(jié)構(gòu)上的寬度(亦即，第一部分寬度w1)大于第二部分p12的寬度(亦即，第二部分寬度w2)。同樣的，如圖4所繪示，接觸條714在鰭結(jié)構(gòu)212靠近接觸條714處具寬度較窄的第二部分。此外，即使接觸條7包括未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊的部分，只要接觸條與最近的鰭結(jié)構(gòu)之間的距離大于第一臨界距離s1，這樣的部分寬度被設(shè)置為w1。因此，接觸條711、712、及716未包括第二部分(具較窄寬度w2)，其寬度為定值。

在一些實施例中，當(dāng)鄰近鰭結(jié)構(gòu)2與源極/漏極結(jié)構(gòu)的區(qū)域的距離小于第一臨界距離s1時，接觸條包括第二部分。若接觸條包括此部分，接觸條僅于源極/漏極結(jié)構(gòu)之上具寬度w1(第一部分的寬度)，并于其他部分具寬度w2(第二部分的寬度)。若接觸條未包括此部分，接觸條具不變的寬度w1。

圖3與圖4的布局結(jié)構(gòu)可以混和方式使用。此外，值得注意的是，接觸條在第二部分(窄的部分)的厚度小于接觸條在第一及第三部分(寬的部分)的厚度。

根據(jù)本公開一實施例，后續(xù)半導(dǎo)體鰭狀場效晶體管元件的制造過程將以圖5a-圖11說明。

根據(jù)本公開一實施例，圖5a及圖5b繪示出后續(xù)的制造過程的一階段。圖5a繪示出一平面(上視)圖，圖5b繪示出沿圖5a中線x3-x3的剖面圖。

圖5a及圖5b繪示出金屬柵極結(jié)構(gòu)形成后的半導(dǎo)體元件結(jié)構(gòu)。圖5a及圖5b中，金屬柵極結(jié)構(gòu)40形成于溝道層之上，部分鰭結(jié)構(gòu)20形成于基板10之上。金屬柵極結(jié)構(gòu)40包括第一至第四金屬柵極結(jié)構(gòu)40a、40b、40c、及40d，往y方向延伸，沿x方向排列。在一些實施例中，金屬柵極結(jié)構(gòu)40厚度約在5nm至200nm的范圍。每一柵極結(jié)構(gòu)40包括柵極介電層42、金屬柵極電極44、及位于金屬柵極電極44主要側(cè)壁上的側(cè)壁間隔物46。側(cè)壁間隔物46至少由sin、sion、alo、及alon的其一所制。在一些實施例中，側(cè)壁間隔物46底部的側(cè)壁間隔物膜層厚度約在2nm至20nm的范圍。在另一些實施例中，約在4nm至8nm的范圍。此外，源極/漏極(s/d)區(qū)域于25柵極結(jié)構(gòu)旁邊形成，柵極結(jié)構(gòu)之間的空間填以第一層間介電(ild)層50。第一層間介電層50包括單層或多層絕緣材料，如sio2、sin、sion、siocn、sicn、或sico。在一實施例中，使用sio2。在一些實施例中，硅化物層(未繪示出)形成于源極/漏極區(qū)域25之上。

圖5c為柵極結(jié)構(gòu)的放大圖。金屬柵極結(jié)構(gòu)40包括單層或多層金屬材料45，例如al、cu、w、ti、ta、tin、tial、tialc、tialn、tan、nisi、cosi、及其他導(dǎo)電材料。柵極介電層42位于溝道層與金屬柵極電極44之間，金屬柵極電極44包括單層或多層金屬氧化物，例如高介電常數(shù)(high-k)金屬氧化物。用以作為高介電常數(shù)介電質(zhì)的例子包括li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu的氧化物及/或上述的混和。在一些實施例中，界面介電層41由例如二氧化硅制成，于溝道層與柵極介電層42之間形成。

在一些實施例中，單層或多層功函數(shù)調(diào)整層43插入柵極介電層42與金屬材料45之間。功函數(shù)調(diào)整層43由導(dǎo)電材料，例如單層的tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi、或tialc、或兩層或更多層上述材料制成。對于n-溝道場效晶體管，可使用tan、taalc、tin、tic、co、tial、hfti、tisi、及tasi等一或多種材料作為功函數(shù)調(diào)整層，對于p-溝道場效晶體管，可使用tialc、al、tial、tan、taalc、tin、tic、及co等一或多種材料作為功函數(shù)調(diào)整層。

在此實施例中，采用柵極-替代工藝制作的鰭狀場效晶體管(finfets)。

圖5d繪示出鰭狀場效晶體管結(jié)構(gòu)的示例性透視圖。

首先，鰭結(jié)構(gòu)310制造于基板300之上。鰭結(jié)構(gòu)包括底部區(qū)域及上部區(qū)域作為溝道區(qū)域315?；鍨槔鏿-型硅基板，其雜質(zhì)濃度范圍約為1×10¹⁵cm^-3至1×10¹⁸cm^-3。在其他實施例中，基板為n-型硅基板，其雜質(zhì)濃度范圍約為1×10¹⁵cm^-3至1×10¹⁸cm^-3?；蛘撸蹇砂ㄆ渌匕雽?dǎo)體，例如鍺；化合物半導(dǎo)體包括iv-iv族化合物半導(dǎo)體如sic及sige、iii-v族化合物半導(dǎo)體如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp、及/或gainasp、或上述的組合。在一實施例中，基板為絕緣層覆硅(silicon-on-insulator,soi)基板的硅層。

形成鰭結(jié)構(gòu)310后，隔離絕緣層320形成于鰭結(jié)構(gòu)310之上。隔離絕緣層320包括單層或多層的絕緣材料如氧化硅(siliconoxide)、氮氧化硅(siliconoxynitride)、或氮化硅(siliconnitride)，以低壓化學(xué)氣相沉積(low-pressurechemicalvapordeposition,lpcvd)、等離子體化學(xué)氣相沉積(plasmachemicalvapordeposition,plasma-cvd)、或可流動化學(xué)氣相沉積(flowablechemicalvapordeposition,flowable-cvd)形成。隔離絕緣層可以單層或多層旋轉(zhuǎn)涂布玻璃(spin-on-glass,sog)、sio、sion、siocn、及/或摻氟硅玻璃(fluorine-dopedsilicaglass,fsg)形成。

在形成隔離絕緣層320于鰭結(jié)構(gòu)上后，執(zhí)行平坦化工藝以移除部分的隔離絕緣層320。平坦化工藝可包括化學(xué)機械研磨(chemicalmechanicalpolishing,cmp)及/或回蝕(etch-back)工藝。接著，隔離絕緣層320被進(jìn)一步移除(下凹)以致鰭結(jié)構(gòu)的上部區(qū)域露出。

虛置柵極結(jié)構(gòu)形成于露出的鰭結(jié)構(gòu)之上。虛置柵極結(jié)構(gòu)包括以多晶硅(polysilicon)制成的虛置柵極電極層及虛置柵極介電層。側(cè)壁間隔物350包括單層或多層的絕緣材料亦形成于虛置柵極電極層的側(cè)壁上。虛置柵極結(jié)構(gòu)形成后，未被虛置柵極結(jié)構(gòu)覆蓋的鰭結(jié)構(gòu)310被下凹(recess)至隔離絕緣層320的上表面之下。接著，源極/漏極區(qū)域360以外延成長方法形成于下凹的鰭結(jié)構(gòu)之上。源極/漏極區(qū)域可包括應(yīng)變(strain)材料以對溝道區(qū)域315施加應(yīng)力(stress)。

接著，層間介電層(interlayerdielectriclayer,ild)370形成于虛置柵極結(jié)構(gòu)及源極/漏極區(qū)域360之上。在平坦化工藝之后，虛置柵極結(jié)構(gòu)被移除以制造柵極空間。接著，于柵極空間中，形成金屬柵極結(jié)構(gòu)330，包括金屬柵極電極及柵極介電層如高介電常數(shù)介電層。在圖5d中，金屬柵極結(jié)構(gòu)330、側(cè)壁間隔物350、及層間介電層370的視圖被切割，以繪示底部結(jié)構(gòu)。

圖5d中的金屬柵極結(jié)構(gòu)330、源極/漏極360、及層間介電層370大體上個別對應(yīng)于圖5a及圖5b的金屬柵極結(jié)構(gòu)40、源極/漏極區(qū)域25、及第一層間介電層(ild)50。

根據(jù)本公開一實施例，圖6-圖11繪示出半導(dǎo)體鰭狀場效晶體管元件依序工藝中的不同階段。圖6、圖7、及圖9-圖11繪示出沿圖5a中線x3-x3的示例性剖面圖，圖8繪示出其平面圖?？衫斫獾氖牵~外的過程可于圖6至圖11中工藝之前、之中、及之后提供，部分下述的過程可被取代或刪除，以提供本方法額外的實施例。并非所有層或特征均繪示于圖中，過程/工藝的次序可互換。

如圖6所繪示，金屬柵極電極44以干及/或濕蝕刻工藝下凹至側(cè)壁間隔物46的上表面之下。在一些實施例中，下凹的柵極電極44余留高度h2約在25nm至50nm的范圍。

柵極電極44下凹后，如圖6所繪示，形成第一絕緣材料層的覆層(blanketlayer)61。第一絕緣材料包括sic、sion、及siocn等一或多種材料。

于覆層61上執(zhí)行平坦化工藝，如回蝕或化學(xué)機械研磨(cmp)工藝，以致柵極覆蓋絕緣(gatecapinsulating)層60形成于柵極電極44之上，如同圖7所繪示。在某些實施例中，形成覆蓋絕緣層60并非必要。

如圖8所繪示，掩模圖案mp包括開口mp1及mp2形成于圖7的結(jié)構(gòu)之上。開口mp2的寬度小于開口mp1的寬度。在一些實施例中，開口mp2的寬度約為掩模圖案mp1的寬度的50-90％。掩模開口mp2對應(yīng)于圖1-圖4中的第二部分。掩模圖案mp1的寬度等于或大于柵極結(jié)構(gòu)之間的空間。在一些實施例中，掩模圖案mp1的寬度可小于柵極結(jié)構(gòu)之間的空間。

接著，如圖9所繪示，以掩模圖案mp為蝕刻掩模干及/或濕蝕刻第一層間介電層層50，從而形成開口65及65a。在開口65中，源極/漏極結(jié)構(gòu)25從開口65的底部露出。然而，在開口65a中，既然開口65a的寬度較小，第一層間介電層層50a的蝕刻停止于第一層間介電層層50a中間。如圖9所繪示，開口65a的底部位于鰭結(jié)構(gòu)20邊緣以上。

在蝕刻，特別是干蝕刻，十納米數(shù)量級(orderscale)的開口時，蝕刻深度對于開口寬度是敏感的。如圖12所繪示，當(dāng)開口寬度相對大(例如wd1)時，蝕刻深度并不取決于寬度，大體上獲得不變的深度ed1。然而，當(dāng)寬度變小(例如wd2)時，蝕刻深度變得較小，例如ed2。

在本實施例中，使第二部分的開口mp2的寬度小于開口mp1的寬度，可于第一層間介電層層50a制造較淺的開口65a。

接著，如圖10所繪示，形成第一導(dǎo)電材料71的覆層。第一導(dǎo)電材料71包括w、co、ni、或ti等一或多種材料。在一實施例中，使用w。

于覆層71上執(zhí)行平坦化工藝，如回蝕工藝或化學(xué)機械研磨工藝，因此如圖11所繪示，接觸條70及70a形成于源極/漏極區(qū)域25之上。如圖11所繪示，第二部分p2接觸條70a的厚度及寬度小于第一或第三部分p1、p3接觸條70。

于前述的實施例中，使第二部分的寬度較小，開口65a的深度(接觸條70a的厚度)將被調(diào)整。在其他實施例中，以二種或多種圖案化工藝(光刻及蝕刻)，第二部分的深度可被調(diào)整。在此情況下，第二部分的寬度可與第一部分相同。換言之，只有第二部分接觸條的厚度(深度)小于第一及/或第三部分。

可理解的是，圖11繪示出的元件經(jīng)歷更多cmos工藝以形成不同的特征，例如互連金屬層、介電層、鈍化層等。

根據(jù)本公開一實施例，圖13-圖15繪示出設(shè)計接觸條的流程。

于圖13的流程圖中，初始的接觸條圖案被置于柵極圖案之間。接著，如圖14所繪示，找出初始的接觸條圖案于x方向離任一鰭結(jié)構(gòu)小于給定的距離(例如第一臨界距離(s1))的部分。于圖14中，找出圈出的部分。接著，如圖15所繪示，這些部分于x方向的寬度被縮減。

寬度未被縮減的部分成為第一或第三部分，視下面的結(jié)構(gòu)而定。若第三部分沿y方向的長度小于臨界值，第三部分可被第二部分取代。

在本實施例中，使接觸條的第二部分厚度較小，接觸條與鰭結(jié)構(gòu)及/或基板間具足夠安全的電性分離是可能的。因此，避免接觸條與鰭結(jié)構(gòu)及/或基板之間的短路，及/或抑制接觸條與鰭結(jié)構(gòu)及/或基板之間的漏電流是可能的。此外，簡單的使第二部分的寬度變小，控制形成接觸條的開口深度是可能的。

應(yīng)被了解的是，并非所有的優(yōu)點必然在此處被討論，并不需要所有實施例或范例都具備特定優(yōu)點，其他實施例或例子可能提供其他的優(yōu)點。

根據(jù)本公開實施例的一方面，半導(dǎo)體元件包括第一鰭狀場效晶體管(finfet)及接觸條。第一鰭狀場效晶體管，包括：第一鰭結(jié)構(gòu)，往第一方向延伸，第一柵極結(jié)構(gòu)，往與第一方向交叉的第二方向延伸，及第一源極/漏極(s/d)結(jié)構(gòu)。接觸條，位于第一源極/漏極結(jié)構(gòu)之上，在平面圖中往與第一源極/漏極結(jié)構(gòu)交叉的第二方向延伸。接觸條包括第一部分，位于第一源極/漏極結(jié)構(gòu)之上，及一第二部分，第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，在平面圖中，第二部分于第一方向的寬度小于第一部分于第一方向的寬度。

在一些其他實施例中，在剖面圖中該第二部分的厚度小于該第一部分的厚度。

在一些其他實施例中，半導(dǎo)體元件還包括：一第二鰭狀場效晶體管，包括：一第二鰭結(jié)構(gòu)，往該第一方向延伸、一第二柵極結(jié)構(gòu)，往該第二方向延伸、及一第二源極/漏極結(jié)構(gòu)，其中：該接觸條連接該第一源極/漏極結(jié)構(gòu)及該第二源極/漏極結(jié)構(gòu)，該接觸條包括一第三部分，位于該第二源極/漏極結(jié)構(gòu)之上，在平面圖中，該第二部分于該第一方向的寬度小于該第三部分于該第一方向的寬度。

在一些其他實施例中，該第三部分的寬度等于該第一部分的寬度。

在一些其他實施例中，在剖面圖中，該第二部分的厚度小于該第一部分的厚度。

在一些其他實施例中，在剖面圖中，該第二部分的厚度小于該第三部分的厚度。

在一些其他實施例中，該第二部分位于該第一部分與該第三部分之間。

在一些其他實施例中，半導(dǎo)體元件還包括：一第三鰭狀場效晶體管，包括一第三鰭結(jié)構(gòu)，往該第一方向延伸、一第三柵極結(jié)構(gòu)，往該第二方向延伸、及一第三源極/漏極結(jié)構(gòu)，其中：該第一至第三鰭結(jié)構(gòu)往該第一方向延伸，該第一至第三鰭結(jié)構(gòu)沿與該第一方向交叉的該第二方向排列，沿該第二方向，該第三鰭結(jié)構(gòu)的一末端正對該第二部分。

根據(jù)本公開實施例的另一方面，半導(dǎo)體元件包括多個鰭狀場效晶體管與多個接觸條，每一個鰭狀場效晶體管包括：鰭結(jié)構(gòu)往第一方向延伸，柵極結(jié)構(gòu)往與第一方向交叉的第二方向延伸，及源極/漏極(s/d)結(jié)構(gòu)。多個接觸條位于該些源極/漏極結(jié)構(gòu)中的第一源極/漏極結(jié)構(gòu)之上，并往該第二方向延伸，多個接觸條包括第一接觸條，該第一接觸條包括位于第一源極/漏極結(jié)構(gòu)之上的第一部分，及第二部分。第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，在平面圖中，第二部分于第一方向的寬度小于第一部分于第一方向的寬度。

在一些其他實施例中，在剖面圖中該第二部分的厚度小于該第一部分的厚度。

在一些其他實施例中，該多個接觸條還包括：一第二接觸條，與該第一接觸條平行，及該第二接觸條在該第一方向的寬度除了末端部分外為定值。

在一些其他實施例中，該第二接觸條的寬度等于該第一部分的寬度。

在一些其他實施例中，該多個接觸條還包括一第二接觸條，平行于該第一接觸條，該第二接觸條包括一第三部分位于該多個源極/漏極結(jié)構(gòu)中的一第二源極/漏極結(jié)構(gòu)之上，及一第四部分，該第四部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，及在平面圖中，該第三部分于該第一方向的寬度等于該第四部分于該第一方向的寬度。

在一些其他實施例中，該第三部分的寬度等于該第一部分的寬度。

在一些其他實施例中，于該第一方向中，該第二部分與該鰭狀場效晶體管其中一最近的鰭結(jié)構(gòu)末端之間的距離等于或小于一第一距離，及于該第一方向中，該第四部分與該鰭狀場效晶體管其中一最近的鰭結(jié)構(gòu)末端之間的距離大于該第一距離。

在一些其他實施例中，該第一接觸條還包括一第三部分，該第二部分位于該第一部分與該第三部分之間，及該第三部分于該第一方向的寬度等于該第一部分于該第一方向的寬度。

在一些其他實施例中，該第三部分位于該多個源極/漏極結(jié)構(gòu)中的一第二源極/漏極結(jié)構(gòu)之上。

在一些其他實施例中，該第三部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊。

在一些其他實施例中，于該第一方向中，該第二部分與該鰭狀場效晶體管其中一最近的鰭結(jié)構(gòu)末端之間的一距離等于或小于一第一距離，及于該第一方向中，該第三部分與該鰭狀場效晶體管其中一最近的鰭結(jié)構(gòu)末端之間的一距離大于該第一距離。

根據(jù)又一個本公開實施例，于制造半導(dǎo)體元件，包括鰭狀場效晶體管的方法中，形成柵極結(jié)構(gòu)，往第一方向延伸，并沿與該第一方向交叉的第二方向排列，在相鄰的兩柵極結(jié)構(gòu)間形成源極/漏極(s/d)結(jié)構(gòu)，形成絕緣層于源極/漏極結(jié)構(gòu)之上，形成掩模層于絕緣層之上，掩模層具有掩模開口。通過該掩模開口移除一部分的該絕緣層，以形成一開口，以導(dǎo)電材料填充開口，從而形成接觸條，掩模開口往第一方向延伸，掩模開口包括第一部分位于該源極/漏極結(jié)構(gòu)之上，及第二部分。第二部分未與鰭結(jié)構(gòu)及源極/漏極結(jié)構(gòu)重疊，及在剖面圖中，第二部分的厚度小于第一部分的厚度。

上述內(nèi)容概述許多實施例的特征，因此任何本領(lǐng)域技術(shù)人員，可更加理解本公開實施例的各面向。任何本領(lǐng)域技術(shù)人員，可能無困難地以本公開實施例為基礎(chǔ)，設(shè)計或修改其他工藝及結(jié)構(gòu)，以達(dá)到與本公開實施例實施例相同的目的及/或得到相同的優(yōu)點。任何本領(lǐng)域技術(shù)人員也應(yīng)了解，在不脫離本公開實施例的精神和范圍內(nèi)做不同改變、代替及修改，如此等效的創(chuàng)造并沒有超出本公開實施例的精神及范圍。