優(yōu)先權(quán)申請(qǐng)

本申請(qǐng)要求于2015年2月27日提交的題為“magneticrandomaccessmemory(mram)bitcellsemployingsourcelines(sls)and/orbitlines(bls)disposedinmultiple,stackedmetallayerstoreducemrambitcellresistance(采用布置在多個(gè)堆疊式金屬層中的源線(sl)和/或位線(bl)以減小磁性隨機(jī)存取存儲(chǔ)器(mram)位單元電阻的mram位單元)”的美國(guó)臨時(shí)專利申請(qǐng)s/n.62/121,982的優(yōu)先權(quán)，其全部?jī)?nèi)容通過援引納入于此。

本申請(qǐng)還要求于2015年9月16日提交的題為“magneticrandomaccessmemory(mram)bitcellsemployingsourcelines(sls)and/orbitlines(bls)disposedinmultiple,stackedmetallayerstoreducemrambitcellresistance(采用布置在多個(gè)堆疊式金屬層中的源線(sl)和/或位線(bl)以減小磁性隨機(jī)存取存儲(chǔ)器(mram)位單元電阻的mram位單元)”的美國(guó)專利申請(qǐng)s/n.14/856,316的優(yōu)先權(quán)，其全部?jī)?nèi)容通過援引納入于此。

背景

i.公開領(lǐng)域

本公開的技術(shù)一般涉及磁性隧道結(jié)(mtj)，尤其涉及在磁性隨機(jī)存取存儲(chǔ)器(mram)位單元中被采用以提供mram的mtj。

ii.

背景技術(shù)：

在電子設(shè)備中的集成電路(ic)中使用半導(dǎo)體存儲(chǔ)器件以提供數(shù)據(jù)存儲(chǔ)。半導(dǎo)體存儲(chǔ)器件的一個(gè)示例是磁性隨機(jī)存取存儲(chǔ)器(mram)。mram是非易失性存儲(chǔ)器，其中數(shù)據(jù)通過編程作為mram位單元的一部分的磁性隧道結(jié)(mtj)來存儲(chǔ)。mram的一個(gè)優(yōu)點(diǎn)在于，即使在功率被關(guān)閉時(shí)，mram位單元中的mtj也能保持所存儲(chǔ)的信息。這是因?yàn)?，?shù)據(jù)作為小型磁性元件(而非作為電荷或電流)存儲(chǔ)在mtj中。

就此而言，mtj包括布置在固定或釘扎鐵磁層(“釘扎層”)之上或之下的自由鐵磁層(“自由層”)。自由層和釘扎層被由薄的非磁性介電層形成的隧道結(jié)或勢(shì)壘分隔開。該自由層的磁取向可被改變，但是該釘扎層的磁取向保持固定或“釘扎”?？梢愿鶕?jù)自由層與釘扎層之間的磁取向來在mtj中存儲(chǔ)數(shù)據(jù)。當(dāng)自由層和釘扎層的磁取向彼此反平行(ap)時(shí)，存在第一存儲(chǔ)器狀態(tài)(例如，邏輯‘1’)。當(dāng)自由層和釘扎層的磁取向彼此平行(p)時(shí)，存在第二存儲(chǔ)器狀態(tài)(例如，邏輯‘0’)?？梢酝ㄟ^感測(cè)電流流經(jīng)mtj時(shí)的電阻來感測(cè)自由層和釘扎層的磁取向以讀取存儲(chǔ)在該mtj中的數(shù)據(jù)。也可以通過施加磁場(chǎng)將自由層相對(duì)于釘扎層的取向改變?yōu)閜或ap磁取向來在mtj中寫入和存儲(chǔ)數(shù)據(jù)。

mtj器件中的新近發(fā)展涉及自旋轉(zhuǎn)移矩(stt)-mram器件。在stt-mram器件中，載流子電子的自旋極化(而非磁場(chǎng)的脈沖)被用來編程存儲(chǔ)在mtj中的狀態(tài)(即，‘0’或‘1’)。圖1解說了stt-mtj100。stt-mtj100作為mram位單元102的一部分來提供以存儲(chǔ)非易失性數(shù)據(jù)。金屬氧化物半導(dǎo)體(通常為n型mos，即，nmos)存取晶體管104被提供以控制對(duì)stt-mtj100的讀和寫。存取晶體管104的漏極(d)被耦合到stt-mtj100的底部電極106，該底部電極106例如被耦合到釘扎層108。字線(wl)被耦合到存取晶體管104的柵極(g)。存取晶體管104的源極(s)通過源線(sl)耦合到電壓源(vs)。電壓源(vs)在源線(sl)上提供電壓(vsl)。位線(bl)被耦合到stt-mtj100的頂部電極110，該頂部電極110例如被耦合到自由層112。釘扎層108和自由層112被隧道勢(shì)壘114分隔開。

繼續(xù)參照?qǐng)D1，在向stt-mtj100寫入數(shù)據(jù)時(shí)，存取晶體管104的柵極(g)通過激活字線(wl)來激活。位線(bl)上的電壓(vbl)與源線(sl)上的電壓(vsl)之間的電壓差被施加。作為結(jié)果，在存取晶體管104的漏極(d)與源極(s)之間生成寫電流(i)。如果圖1中的stt-mtj100的磁取向要從ap改變?yōu)閜，則生成從自由層112流向釘扎層108的寫電流(iap-p)。這在自由層112處引發(fā)自旋轉(zhuǎn)移矩(stt)以將自由層112相對(duì)于釘扎層108的磁取向改變?yōu)閜。如果磁取向要從p改變?yōu)閍p，則產(chǎn)生從釘扎層108流向自由層112的電流(ip-ap)，這在自由層112處引發(fā)stt以將自由層112相對(duì)于釘扎層108的磁取向改變?yōu)閍p。

繼續(xù)參照?qǐng)D1，作為示例，為了改變自由層112的磁取向而需要在mram位單元102的位線(bl)與源線(sl)之間生成的寫電流(i)可以為五十(50)到三百(300)微安(μa)。因?yàn)橹圃旃に囋试S節(jié)點(diǎn)在尺寸上被進(jìn)一步縮小以減小給定芯片的面積或封裝尺寸，所以金屬互連電阻因芯片中可用于金屬互連的減小的橫截面積而增大。由此，例如，如果圖1中的mram位單元102的尺寸在節(jié)點(diǎn)尺寸被縮小時(shí)維持在給定芯片或封裝中，則針對(duì)給定供電電壓(vs)跨stt-mtj100生成的寫電流(i)量將因位線(bl)和源線(sl)中的增大的電阻而減小(即，寫電流(i)＝(vsl-vbl)/電阻)。由此，stt-mtj100的寫電流(i)裕量被減小，這可導(dǎo)致mram位單元102的降低的寫性能和良率損失。為了解決因節(jié)點(diǎn)尺寸縮小而引起的mram位單元102中增大的電阻的問題，由外圍電路供應(yīng)的電壓(vbl和vsl)可被增大以將寫電流(i)維持為在mram位單元102中執(zhí)行寫操作所必需的所要求電流電平。然而，增大供電電壓(vs)增加了功耗，這可能是不期望的。由此，該增加的功耗可能是mram陣列大小中的限制因素。但是在許多芯片設(shè)計(jì)中，增大供電電壓(vs)或許是不可能的，因?yàn)楣╇婋妷?vs)根據(jù)一般半導(dǎo)體技術(shù)縮放來減小例如以維持柵極電介質(zhì)完好性并降低芯片中的整體功耗。

公開概述

本公開的各方面涉及采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小磁性隨機(jī)存取存儲(chǔ)器(mram)位單元電阻的mram位單元。還公開了相關(guān)方法和系統(tǒng)。mram位單元中的源線和位線的金屬互連電阻對(duì)mram位單元的整體電阻作出貢獻(xiàn)。mram位單元的電阻影響針對(duì)在包括mram位單元的mram陣列的邊沿處施加的給定電壓在mram位單元中生成的寫電流量。當(dāng)節(jié)點(diǎn)尺寸被縮小時(shí)，金屬互連電阻因集成電路(ic)中可用于金屬互連的減小的橫截面積而增大。然而，金屬導(dǎo)線的數(shù)目通常增加，因?yàn)楣饪滔拗茰p少或消除了ic中自由形成的布線，并且需求增長(zhǎng)以通過互連來耦合較大數(shù)目的邏輯門。由此，在本文中所公開的各方面，ic中這些額外的堆疊式金屬層可被用來在mram位單元中形成源線和/或位線以補(bǔ)償原本在節(jié)點(diǎn)尺寸縮小之后在單個(gè)金屬層源線和/或位線中將發(fā)生的增大的電阻。通過在多個(gè)堆疊式金屬層中形成源線和/或位線以維持或甚至減小源線和/或位線的電阻，mram位單元的電阻可按需維持或甚至減小，即使mram位單元節(jié)點(diǎn)尺寸被縮小亦如此。

就此而言，在本文中所公開的各方面，mram位單元被制造在ic中以提供存儲(chǔ)器陣列。在本文中所公開的某些方面，該mram位單元被提供有源線，該源線由布置在半導(dǎo)體層之上的多個(gè)堆疊式金屬層形成以減小源線的電阻。在本文中所公開的其他方面，mram位單元的位線也可被形成在布置在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中以減小位線的電阻。以此方式，如果ic中的節(jié)點(diǎn)尺寸被縮小，則可以維持源線和/或位線的電阻以維持mram位單元讀/寫路徑的總電阻從而允許針對(duì)給定驅(qū)動(dòng)電壓生成相同的、足夠的寫電流以用于寫操作。此外，如果源線和/或位線被形成在ic中的多個(gè)堆疊式金屬層內(nèi)以減小(而非維持)源線和/或位線的電阻，則可以減小寫驅(qū)動(dòng)器電壓和/或ic電壓以節(jié)省功率，同時(shí)在mram位單元中生成足以用于寫操作的足夠的寫電流。或者，如果期望為mram位單元提供較高的寫操作良率，則可以在不減小電壓電源的電壓的情況下減小源線和/或位線的電阻以在mram位單元中生成增大的寫電流。

此外，在本文中所公開的其他方面，為了補(bǔ)償或抵消原本因ic中的典型mram位單元布局提供比位線窄的源線而導(dǎo)致的mram位單元中源線與位線之間的電阻失衡，可以在附加金屬層中提供本文中所公開的提供在mram位單元中的源線和/或位線。在附加金屬層中提供源線和/或位線能進(jìn)一步減小源線和/或位線的電阻以提供mram位單元中源線與位線之間更大的電阻平衡，從而允許寫驅(qū)動(dòng)器電路中的驅(qū)動(dòng)電壓被減小。這是因?yàn)閙ram陣列中源線與位線之間的電阻失衡導(dǎo)致寫電流裕量的附加損耗，該寫電流裕量在寫操作期間必須被提供在寫驅(qū)動(dòng)器電路中以補(bǔ)償位于更接近與更遠(yuǎn)離寫驅(qū)動(dòng)器電路的mram位單元之間所產(chǎn)生的整體電阻差異的增大。mram陣列中源線與位線之間的電阻失衡還可以在讀操作期間增加信號(hào)降級(jí)。

注意到，盡管mram，尤其是stt-mram，被用來解說本公開的某些方面和益處，但是本公開并不限于mram或stt-mram。本公開可被應(yīng)用于需要用于讀和/或?qū)懖僮鞯碾p極和顯著電流的任何其他片上(即，嵌入式)存儲(chǔ)器位單元。

就此而言，在一個(gè)方面，提供了一種包括至少一個(gè)磁性隨機(jī)存取存儲(chǔ)器(mram)位單元的集成電路(ic)。該至少一個(gè)mram位單元包括布置在ic的半導(dǎo)體層中的存取晶體管，該存取晶體管包括柵極、源極和漏極。該至少一個(gè)mram位單元還包括布置在ic中布置在半導(dǎo)體層之上的金屬層中的磁性隧道結(jié)(mtj)。該mtj包括第一端電極和第二端電極。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中的漏極側(cè)連接柱，該漏極側(cè)連接柱將存取晶體管的漏極耦合到mtj的第一端電極。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中的位線，該位線被耦合到mtj的第二端電極。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中并耦合到存取晶體管的源極的源線。

在另一方面，提供了一種在ic中制造mram位單元的方法。該方法包括在半導(dǎo)體層中形成存取晶體管，該存取晶體管包括柵極、源極和漏極。該方法還包括在布置在半導(dǎo)體層之上的金屬層中形成磁性隧道結(jié)(mtj)，該mtj包括第一端電極和第二端電極。該方法還包括在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中形成將存取晶體管的漏極耦合到mtj的第一端電極的漏極側(cè)連接柱。該方法還包括在半導(dǎo)體層之上的至少一個(gè)金屬層中形成耦合到mtj的第二端電極的位線。該方法還包括在ic中在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中形成耦合到存取晶體管的源極的源線。

在另一方面，提供了一種包括至少一個(gè)mram位單元的ic。該至少一個(gè)mram位單元包括布置在ic的半導(dǎo)體層中的存取晶體管，該存取晶體管包括柵極、源極和漏極。該至少一個(gè)mram位單元還包括布置在ic中布置在半導(dǎo)體層之上的金屬層中的mtj。該mtj包括第一端電極和第二端電極。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中的漏極側(cè)連接柱，該漏極側(cè)連接柱將存取晶體管的漏極耦合到mtj的第一端電極。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中并耦合到存取晶體管的源極的源線。該至少一個(gè)mram位單元還包括布置在ic中在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中的位線，該位線被耦合到mtj的第二端電極。

在另一方面，提供了一種在ic中制造mram位單元的方法。該方法包括在半導(dǎo)體層中形成存取晶體管，該存取晶體管包括柵極、源極和漏極。該方法還包括在布置在半導(dǎo)體層之上的金屬層中形成磁性隧道結(jié)(mtj)，該mtj包括第一端電極和第二端電極。該方法還包括在ic中在半導(dǎo)體層之上的至少一個(gè)金屬層中形成將存取晶體管的漏極耦合到mtj的第一端電極的漏極側(cè)連接柱。該方法還包括在半導(dǎo)體層之上的至少一個(gè)金屬層中形成耦合到存取晶體管的源極的源線。該方法還包括在ic中在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中形成耦合到mtj的第二端電極的位線。

附圖簡(jiǎn)述

圖1是可被提供在集成電路(ic)中的mram陣列中的示例性磁性隨機(jī)存取存儲(chǔ)器(mram)位單元的示意圖；

圖2是ic中采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率的示例性mram位單元的示意圖；

圖3是ic中具有僅在布置在半導(dǎo)體層之上的第一金屬層中提供的源線的示例性mram位單元的示意圖；

圖4a是ic中采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率的示例性mram位單元堆疊的側(cè)視圖；

圖4b是ic中的mram位單元布局的俯視圖，其中該mram位單元采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率；

圖4c是圖4b中的mram位單元的mram位單元布局的金屬層的俯視圖；

圖5是ic中采用被布置在多個(gè)堆疊式金屬層中以減小mram位單元電阻的源線以及用于位線的mram專用金屬層的另一示例性mram位單元堆疊的側(cè)視圖；

圖6是ic中采用被布置在多個(gè)堆疊式金屬層中以減小mram位單元電阻的源線以及被布置在多個(gè)不同大小的堆疊式金屬層中的位線的另一示例性mram位單元堆疊的側(cè)視圖；

圖7是采用連接位線的多個(gè)不同大小的堆疊式金屬層的延長(zhǎng)通孔以進(jìn)一步減小位線的電阻的圖6中的示例性mram位單元堆疊的側(cè)視圖；

圖8是ic中采用被布置在多個(gè)堆疊式金屬層中以減小mram位單元電阻的源線以及共享位線的另一示例性兩(2)晶體管、兩(2)磁性隧道結(jié)(mtj)(2t-2mtj)mram位單元堆疊的側(cè)視圖；以及

圖9是可以包括具有mram陣列的存儲(chǔ)器系統(tǒng)的示例性基于處理器的系統(tǒng)的框圖，該mram陣列包括根據(jù)本文中所公開的任何方面的采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率的mram位單元。

詳細(xì)描述

現(xiàn)在參照附圖，描述了本公開的若干示例性方面。措辭“示例性”在本文中用于表示“用作示例、實(shí)例或解說”。本文中描述為“示例性”的任何方面不必被解釋為優(yōu)于或勝過其他方面。

本公開的各方面涉及采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小磁性隨機(jī)存取存儲(chǔ)器(mram)位單元電阻的mram位單元。還公開了相關(guān)方法和系統(tǒng)。mram位單元中的源線和位線的金屬互連電阻對(duì)mram位單元的整體電阻作出貢獻(xiàn)。mram位單元的電阻影響針對(duì)在包括該mram位單元的mram陣列的邊沿處施加的給定電壓在mram位單元中生成的寫電流量。當(dāng)節(jié)點(diǎn)尺寸被縮小時(shí)，金屬互連電阻因集成電路(ic)中可用于金屬互連的減小的橫截面積而增大。然而，金屬導(dǎo)線的數(shù)目通常增加，因?yàn)楣饪滔拗茰p少或消除了ic中自由形成的布線，并且需求增長(zhǎng)以通過互連來耦合較大數(shù)目的邏輯門。由此，在本文中所公開的各方面，ic中這些額外的堆疊式金屬層可被用來在mram位單元中形成源線和/或位線以補(bǔ)償原本在節(jié)點(diǎn)尺寸縮小之后在單個(gè)金屬層源線和/或位線中將發(fā)生的增大的電阻。通過在多個(gè)堆疊式金屬層中形成源線和/或位線以維持或甚至減小源線和/或位線的電阻，mram位單元的電阻可按需維持或甚至減小，即使mram位單元節(jié)點(diǎn)尺寸被縮小亦如此。

就此而言，在本文中所公開的各方面，mram位單元被制造在ic中以提供存儲(chǔ)器陣列。在本文中所公開的某些方面，該mram位單元被提供有源線，該源線由布置在半導(dǎo)體層之上的多個(gè)堆疊式金屬層形成以減小源線的電阻。在本文中所公開的其他方面，mram位單元的位線也可被形成在布置在半導(dǎo)體層之上的多個(gè)堆疊式金屬層中以減小位線的電阻。以此方式，如果ic中的節(jié)點(diǎn)尺寸被縮小，則可以維持源線和/或位線的電阻以維持mram位單元讀/寫路徑的總電阻從而允許針對(duì)給定驅(qū)動(dòng)電壓生成相同的、足夠的寫電流以用于寫操作。此外，如果源線和/或位線被形成在ic中的多個(gè)堆疊式金屬層內(nèi)以減小(而非維持)源線和/或位線的電阻，則可以減小寫驅(qū)動(dòng)器電壓和/或ic電壓以節(jié)省功率，同時(shí)在mram位單元中生成足以用于寫操作的足夠的寫電流。或者，如果期望為mram位單元提供較高的寫操作良率，則可以在不減小電壓電源的電壓的情況下減小源線和/或位線的電阻以在mram位單元中生成足夠的寫電流。

就此而言，圖2是ic202中的示例性mram位單元200的示意圖。例如，ic202可以是片上系統(tǒng)(soc)。mram位單元200采用布置在多個(gè)堆疊式金屬層中的源線(sl)204和位線(bl)206以減小mram位單元200的電阻以實(shí)現(xiàn)減小的操作功率。圖2中的mram位單元200包括布置在ic202的半導(dǎo)體層210中的存取晶體管208。存取晶體管208包括柵極(g)、作為第一電流電極的漏極節(jié)點(diǎn)(d)、以及作為第二電流電極的源極節(jié)點(diǎn)(s)。mram位單元200還包括磁性隧道結(jié)(mtj)212。mtj212被布置在ic202中在半導(dǎo)體層210之上的多個(gè)堆疊式金屬層214(1)-214(x)(m1-mx)的上部金屬層214(其在該示例中為上部金屬層214(2))中。mtj212包括耦合到存取晶體管208的漏極節(jié)點(diǎn)(d)的第一端電極216以及耦合到位線206的第二端電極218。第一端電極216可以通過布置在半導(dǎo)體層210之上的通孔或金屬層220來耦合到漏極節(jié)點(diǎn)(d)。mram位單元200還提供了耦合到存取晶體管208的源極節(jié)點(diǎn)(s)的源線204。為了對(duì)mram位單元200執(zhí)行寫操作以改變mtj212的磁化狀態(tài)，激活字線(wl)以激活存取晶體管208。這使得來自向ic202供應(yīng)電壓(v)的寫驅(qū)動(dòng)器電壓電源和/或電壓電源222(下文的“電壓電源222”)的電壓(v)被施加在mram位單元200的源線204與位線206之間，由此因mtj212的電阻而生成通過mtj212的寫電流(i)。

注意到，在圖2中的mram位單元200的替換設(shè)計(jì)中，第一端電極216可被耦合到存取晶體管208的源極節(jié)點(diǎn)(s)，而源線204可被耦合到存取晶體管208的漏極節(jié)點(diǎn)(d)(諸如在mtj212中的自由層(未示出)毗鄰于第一端電極216來提供的情況下)。

繼續(xù)參照?qǐng)D2，為了在mram位單元200在尺寸上被縮小時(shí)維持或減小mram位單元200的源線204和/或位線206的電阻，源線204和/或位線206被布置在多個(gè)堆疊式金屬層214中，該多個(gè)堆疊式金屬層214被布置在半導(dǎo)體層210之上。在圖2中的mram位單元200的該示例中，源線204被布置在多個(gè)堆疊式金屬層214(1)、214(2)(也被稱為金屬層1(m1)和金屬層2(m2))中，該多個(gè)堆疊式金屬層214(1)、214(2)被布置在半導(dǎo)體層210之上。就此而言，可在mram位單元200在尺寸上被縮小時(shí)維持或減小源線204的電阻以避免為了以生成期望寫電流(i)而必須增大在包括mram位單元200的mram陣列的邊沿處提供的電壓。mram位單元200還包括耦合到mtj212的第二端電極218的位線206。位線206被布置在ic202中布置在ic202的上部金屬層214(2)之上的至少一個(gè)金屬層214中。在該示例中，盡管未要求，但是位線206還是被布置在多個(gè)堆疊式金屬層214(x-1)-214(x)中，其中‘x’可以表征布置在ic202中的堆疊式金屬層214的任何號(hào)碼索引。就此而言，也可以在mram位單元200在尺寸上被縮小時(shí)維持或減小位線206的電阻。

以此方式，如果在圖2中ic202中的節(jié)點(diǎn)尺寸被縮小，則可以維持mram位單元200的源線204和/或位線206的電阻以維持mram位單元200的總電阻以允許針對(duì)給定驅(qū)動(dòng)電壓生成相同的、足夠的寫電流以用于寫操作。然而，如果多個(gè)堆疊式金屬層214被布置在經(jīng)縮小的ic202中以減小(而非維持)源線204和/或位線206的電阻，則由電壓電源222供應(yīng)的電壓(v)可被減小以節(jié)省功率，同時(shí)在mram位單元200中生成足以用于寫操作的足夠的寫電流(i)?；蛘?，如果期望為mram位單元200提供較高的寫操作良率，則可以在不減小來自電壓電源222的電壓(v)的情況下減小源線204和/或位線206的電阻以在mram位單元200中生成增大的寫電流(i)。

由此，通過向圖2中的mram位單元200提供布置在多個(gè)堆疊式金屬層214中的源線204和/或位線206以維持或減小mram位單元電阻，不必采用其他技術(shù)來補(bǔ)償原本因mram位單元尺寸縮小將發(fā)生的mram位單元電阻的增大。例如，盡管未限定，但是mram位單元寬度將不必被增大以為源線和/或位單元提供增大的寬度和減小的電阻來補(bǔ)償原本將使得ic中的mram位單元消耗更多面積的mram位單元尺寸縮小。作為另一示例，盡管未限定，但是將不必跨mram位單元提供增大的電壓以針對(duì)mram位單元中增大的電阻維持施加到mram位單元的寫電流。例如，可以ic的較高功耗為代價(jià)在ic中提供電壓電源來增大施加到mram位單元的電壓。即使特殊的附加電壓電源被提供以向mram位單元施加僅用于寫操作的增大的電壓，這仍然將增大功耗并且需要為寫操作提供附加電壓電源和電壓切換的附加復(fù)雜度。

與圖2中的mram位單元200形成對(duì)比，圖3是其中源線(sl)304和位線(bl)306僅被提供在單個(gè)金屬層314(其在圖3中為金屬層314(x)(mx))中的ic302中的mram位單元300的示意圖。源線被布置在半導(dǎo)體層310之上的第一金屬層314(1)(m1)中。位線306被布置在mtj312之上的較高金屬層(mx)中。以此方式，如果ic302中mram位單元300的節(jié)點(diǎn)尺寸被縮小，則源線304的電阻可能不能被維持，因?yàn)樵淳€304和位線306將因該縮小而在厚度上被減小。然而，如果在附加金屬層314中提供源線304和/或位線306(如圖2中的mram位單元102中所示的那樣)，則原本因縮小而導(dǎo)致的源線304和/或位線306的增大的電阻可被抵消以維持mram位單元300的電阻，或者甚至可以減小源線304和/或位線306的電阻。

類似于圖2中的mram位單元200，圖3中的mram位單元300包括布置在ic302的半導(dǎo)體層310中的存取晶體管308。存取晶體管308包括柵極(g)、作為第一電流電極的漏極節(jié)點(diǎn)(d)、以及作為第二電流電極的源極節(jié)點(diǎn)(s)。mram位單元300還包括mtj312。在該示例中，mtj312被布置在ic302中半導(dǎo)體層310之上的上部層314(2)中。mtj312包括耦合到存取晶體管308的漏極節(jié)點(diǎn)(d)的第一端電極316以及耦合到位線306的第二端電極318。第一端電極316可以通過布置在半導(dǎo)體層310之上的通孔或金屬層320來耦合到漏極節(jié)點(diǎn)(d)。mram位單元300還提供了耦合到存取晶體管308的源極節(jié)點(diǎn)(s)的源線304。

為了進(jìn)一步解說在布置在半導(dǎo)體層之上的多個(gè)堆疊層中布置mram位單元的源線和/或位線以維持或減小源線和/或位線的電阻的示例，提供了圖4a和4b。圖4a是ic402中采用源線(sl)404和位線(bl)406的mram位單元400的示例性mram位單元堆疊424的側(cè)視圖，該源線404和位線406兩者均被布置在多個(gè)堆疊式金屬層414(1)-414(x)(m1-mx)中以減小mram位單元400的電阻。如以下更詳細(xì)討論的，mram位單元400采用布置在多個(gè)堆疊式金屬層414(m)中的源線404和位線406以維持或減小mram位單元400的源線404和位線406的電阻。

圖4a中的mram位單元400包括布置在ic402的半導(dǎo)體層410中的存取晶體管408。存取晶體管408包括柵極(g)、作為第一電流電極的漏極節(jié)點(diǎn)(d)、以及作為第二電流電擊的源極節(jié)點(diǎn)(s)。mram位單元400還包括mtj412?？稍谛纬蒻tj412的蝕刻過程期間在mtj412堆疊上布置硬掩模413。mtj412被布置在ic402中在半導(dǎo)體層410之上的上部金屬層414(4)(其在該示例中為金屬層4(m4))中。mtj412包括耦合到存取晶體管408的漏極節(jié)點(diǎn)(d)的第一端電極416以及耦合到位線406的第二端電極418。第一端電極416通過布置在半導(dǎo)體層410之上的通孔或金屬層414(1)(m1)來耦合到漏極節(jié)點(diǎn)(d)。mram位單元400還提供了耦合到存取晶體管408的源極節(jié)點(diǎn)(s)的源線404。

繼續(xù)參照?qǐng)D4a，為了在mram位單元400在尺寸上被縮小時(shí)維持或減小mram位單元400的源線404的電阻，源線404被布置在多個(gè)堆疊式金屬層414(m)中，該多個(gè)堆疊式金屬層414(m)被布置在半導(dǎo)體層410之上。。在該示例中，源線404被布置在堆疊式金屬層414(1)-414(3)(m1-m3)(也被稱為金屬層m1-m3)中，該堆疊式金屬層414(1)-414(3)(m1-m3)被布置在半導(dǎo)體層410之上。mram位單元400還包括耦合到mtj412的第二端電極418的位線406。位線406被布置在ic402中布置在ic402的上部金屬層414(4)(m4)之上的至少一個(gè)金屬層414(m)中。在該示例中，位線406被布置在堆疊式金屬層414(5)-414(x)(mx-1-mx)(其在該示例中為ic402中的第五和第六金屬層(m5和m6))中。就此而言，可以在mram位單元400在尺寸上被縮小時(shí)維持或減小位線406的電阻。

即使在ic402中的多個(gè)堆疊式金屬層414(m)中提供mram位單元400的源線404和/或位線406時(shí)，如果mram位單元400被提供在具有比位線窄的源線的典型布局中，則也可能存在源線404與位線406之間的電阻失衡。作為示例，mram位單元400中源線404與位線406之間的電阻失衡可能導(dǎo)致mram陣列中所包括的位于靠近和遠(yuǎn)離寫驅(qū)動(dòng)器電路的mram位單元400的整體電阻差異。mram位單元400中源線404與位線406之間的電阻失衡還可以在讀操作期間增加信號(hào)降級(jí)。

就此而言，在圖4a中的示例性mram位單元400中，源線404和位線406被布置在多個(gè)堆疊式金屬層414(m)中，使得源線404的電阻和位線406的電阻彼此大致相等。這提供了mram位單元400中源線404和位線406之間更平衡的電阻。與類似于圖3中的mram位單元300的典型mram位單元布局相比，mram位單元400中源線404和位線406的電阻在該示例中通過在堆疊式金屬層414(m)中提供源線404和位線406而被平衡或基本上被平衡，這補(bǔ)償了源線404與位線406之間的長(zhǎng)度和傳導(dǎo)率的差異。

繼續(xù)參照?qǐng)D4a，為了允許源線404的電阻與位線406的電阻平衡或基本上平衡、或減小其失衡，位線406可比被布置在金屬層414(1)-414(3)(m1-m3)中的源線404被布置在更少數(shù)目的堆疊式金屬層414(x-1)-414(x)(mx-1-mx)。在該示例中，源線404以ic402的密集節(jié)距金屬層的高度(記為“1x”高度)布置在金屬線426(1)-426(3)中。金屬線426(1)-426(3)在金屬層414(1)-414(3)(m1-m3)中彼此電耦合。以經(jīng)電耦合的金屬線427(1)-427(4)的形式提供的漏極側(cè)連接柱分別在金屬層414(1)-414(4)(m1-m4)中提供以將漏極(d)連接到mtj412。作為示例，金屬線426(1)-426(3)和427(1)-427(4)可以作為銅線和島提供在ic402中。金屬線426(1)-426(3)被提供成具有比提供位線406的彼此電耦合的堆疊式金屬線428(1)-428(2)更小的傳導(dǎo)率。然而，通過將mram位單元400中的源線404布置在比位線406多的金屬線426(1)-426(3)中，源線404和位線406的電阻可被提供成被平衡或基本上被平衡。在該示例中，如果金屬線428(1)-428(2)正使用金屬線426(1)-426(3)的兩倍的節(jié)距(金屬層級(jí)(諸如金屬線428(1)-428(2))的高度被記為“2x”高度)，則金屬線426(1)-426(3)可以約為金屬線428(1)-428(2)的高度的一半(1x高度)。金屬線428(1)-428(2)的寬度約為金屬線426(1)-426(3)的寬度的1.5倍。由此，在該示例中，每條金屬線428具有約為每條金屬線426三(3)倍的傳導(dǎo)率。注意到，在此類示例中，金屬線428(1)可被省略以在源線404和位線406上實(shí)現(xiàn)基本上相等的電阻。注意到，源線404可以比圖4a中所解說的在附加金屬層426中延伸到更高的金屬層414(m)，包括提供源線404與位線406之間平衡的電阻。只要可以在用于源線404的金屬線426之間、和作為漏極側(cè)連接柱將漏極(d)連接到mtj412的金屬線427之間、以及位線406的金屬線428之間維持期望節(jié)距，就可以在較高金屬層414(m)中提供源線404。

注意到，繼續(xù)參考圖4a，用來提供位線406的(諸)金屬線428的高度并不被限于源線404的金屬線426的高度的“2x(2倍)”。例如，可以采用單條金屬線428來提供位線404。用來提供位線406的(諸)金屬線428的高度可以為1.25倍或根據(jù)mram位單元400的期望操作特性(包括源線404和位線406的電阻的平衡)所期望的任何其他高度。

圖4b是解說可包括類似于圖4a中所示的mram位單元400的mtj位單元的mram位單元布局的ic402的俯視圖。就此而言，提供了共享共同源極(s)的兩個(gè)mram位單元400(1)、400(2)的編組。每個(gè)mram位單元400(1)、400(2)包括存取晶體管408(1)、408(2)。存取晶體管408(1)、408(2)各自具有相應(yīng)的漏極(d1、d2)和柵極(g1、g2)、以及共同源極(s)。如以上所討論的，圖4a中的mram位單元400包括mram位單元堆疊424，其各自采用其布置在多個(gè)堆疊式金屬層414中的源線404和位線406以減小mram位單元400的電阻以實(shí)現(xiàn)減小的操作功率。

圖4c是解說圖4b中的兩個(gè)mram位單元400(1)、400(2)的布局以提供附加細(xì)節(jié)的金屬層414(1)-414(5)(m1-m5)的俯視圖。如圖4c中所示，在前端制程(feol)制造過程中，存取晶體管408(1)、408(2)以及它們相應(yīng)的漏極(d)、源極(s1、s2)和柵極(g1、g2)(其被連系在一起)被提供在半導(dǎo)體層410中。布置在半導(dǎo)體層410之上的第一金屬層414(1)(m1)被提供并經(jīng)由接觸焊盤連接到源極(s)和漏極(d1、d2)。作為源線404的一部分連接到半導(dǎo)體層410中的源極(s)的金屬線426(1)被提供在第一金屬層414(1)(m1)中。連接到半導(dǎo)體層410中的存取晶體管408(1)、408(2)的相應(yīng)漏極(d1、d2)的金屬線428(1)也被提供在第一金屬層414(1)(m1)中。

繼續(xù)參照?qǐng)D4c，金屬線427(2)、427(2)被提供在第二金屬層414(2)(m2)中作為相應(yīng)漏極(d1、d2)的漏極側(cè)連接柱的一部分。源極捆扎線434(2)-434(3)被提供在第二金屬層414(2)(m2)和第三金屬層414(3)(m3)中以捆扎或耦合用于相應(yīng)mram位單元400(1)、400(2)的金屬線426(1)，以捆扎到ic402中的多個(gè)堆疊式金屬層中的源極(s)。金屬線427(2)、427(3)被提供在第二金屬層414(2)(m2)和第三金屬層414(3)(m3)中以捆扎或耦合到用于相應(yīng)mram位單元400(1)、400(2)的漏極金屬線427(1)以將漏極(d1、d2)捆扎到第四金屬層414(4)(m4)中用于相應(yīng)mram位單元400(1)、400(2)的相應(yīng)mtj著陸焊盤438(1)、438(2)，如圖4c中所示。位線406的金屬線428(2)被提供在用于每個(gè)mram位單元400(1)、400(2)的mtj著陸焊盤438(1)、438(2)之上的第五金屬層414(5)(m5)中。

提供具有在布置在半導(dǎo)體層之上的多個(gè)堆疊層當(dāng)中提供的源線和/或位線以維持或減小源線和/或位線的電阻的mram位單元的其他變型是可能的。例如，圖5解說了ic502中的mram位單元500，其類似于圖4a中的mram位單元400。圖5中的mram位單元500與圖4a中的mram位單元400之間的共同元件在圖4a與圖5之間以共同元件編號(hào)示出，并且由此將不再重復(fù)描述。如圖5中所示，mram位單元500包括用于提供位線506的一部分或全部的mram專用金屬層414m。例如，mram專用金屬層414m可作為專用布線層級(jí)來提供，而非使用用于標(biāo)準(zhǔn)邏輯電路的金屬層。在mram位單元500中提供mram專用金屬層414m可以允許設(shè)計(jì)和電阻方面的特定優(yōu)化，因?yàn)樵趇c502中為邏輯組件提供的金屬層的圖案可以作為用于ic502的布局設(shè)計(jì)或工具操作的一部分來隨機(jī)地提供。

將理解，盡管一晶體管一mtj的位單元布局(通常被稱為“1t1j”或“1t1mtj”)被用來解說圖4a中的mram位單元400的示例，但是本文中所公開的mram位單元的各方面可被應(yīng)用于任何mram位單元或陣列架構(gòu)?？赡芷谕捎帽疚闹兴_的各方面以用于其中源線或位線電阻不利地影響寫裕量、功耗、或采用mram位單元的器件的任何其他方面的mram位單元架構(gòu)。例如，但不作為限定，具有共同源線的位單元架構(gòu)可以采用根據(jù)本文中所公開的各方面的布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率。同樣作為示例，但不作為限定，兩晶體管、兩mtj(2t-2mtj)位單元架構(gòu)可以采用根據(jù)本文中所公開的各方面的布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率。

用來在采用多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻的mram位單元中提供源線和/或位線的金屬線也可以根據(jù)期望的電阻特性來不同地調(diào)整大小。就此而言，圖6是ic602中采用布置在多個(gè)堆疊式金屬層中的源線404以減小mram位單元電阻的另一示例性mram位單元600的側(cè)視圖。圖6中的mram位單元600與圖4a中的mram位單元400之間的共同元件在圖4a與圖6之間以共同元件編號(hào)示出，并且由此將不再重復(fù)描述。圖6中的mram位單元600也包括布置在多個(gè)不同大小的堆疊式金屬層中的位線606。然而，位線606被提供在彼此被不同大小的金屬層414(x-1)(mx-1)和414(x)(mx)中的不同金屬線628中。例如，作為位線606的一部分的被提供在金屬層414(x-1)(mx-1)中的金屬線628(1)的寬度比金屬線426的寬度長(zhǎng)大約2.5倍。金屬線628(2)的寬度比金屬線426的寬度長(zhǎng)大約1.5倍。

提供在mram位單元中以將不同堆疊式金屬層(m)中的不同金屬線進(jìn)行互連以用于提供源線和/或位線從而減小mram位單元電阻的通孔也可被修改以減小通孔電阻以及由此整體mram位單元電阻。就此而言，圖7是ic702中的示例性mram位單元700的側(cè)視圖，其類似于圖6中的mram位單元600。圖7中的mram位單元700與圖6中的mram位單元600之間的共同元件在圖6與圖7之間以共同元件編號(hào)示出，并且由此將不再重復(fù)描述。然而，圖7中的mram位單元700采用連接源線404的金屬線426(1)-426(3)的(諸)延長(zhǎng)通孔730以進(jìn)一步減小源線404和mram位單元700的電阻。在該示例中，圖7中的mram位單元700還采用連接位線706的多個(gè)不同大小的金屬線628(1)、628(2)的(諸)延長(zhǎng)通孔732以進(jìn)一步減小位線706和mram位單元700的電阻。延長(zhǎng)通孔是在長(zhǎng)度方向上顯著長(zhǎng)于其寬度方向的通孔。在圖7中的示例中，延長(zhǎng)通孔730、732的寬度與在通孔730、732沒有被延長(zhǎng)的情況下(類似于圖6中的mram位單元600中所示)其電阻將為多少相對(duì)減小了源線404的電阻。在圖7中的示例中，通孔730、732被制造為矩形形狀以被延長(zhǎng)。

還可以提供具有提供在布置在半導(dǎo)體層之上的多個(gè)堆疊層之間的共享源線和/或位線以維持或減小源線和/或位線的電阻的mram位單元。就此而言，圖8是ic802中的示例性兩(2)晶體管、兩(2)mtj(2t-2mtj)mram位單元800的側(cè)視圖。2t-2mtjmram位單元800提供了兩個(gè)存取晶體管808(1)、808(2)，其各自具有被淺溝槽832隔離的其自己的相應(yīng)源極(s1、s2)、漏極(d、d2)和柵極(g1、g2)以提供淺溝槽隔離(sti)。2t-2mtjmram位單元800采用布置在多個(gè)堆疊式金屬層414中的兩個(gè)源線804(1)、804(2)以減小mram位單元電阻的mram位單元電阻(類似于在圖4a中的mram位單元400中提供的那些)。圖8中的mram位單元800與圖4a中的mram位單元400之間的共同元件在圖4a與圖8之間以共同元件編號(hào)示出，并且由此將不再重復(fù)描述。源線804(1)、804(2)被提供在多個(gè)金屬層414(1)-414(3)(m1-m3)上相應(yīng)的金屬線826(1)(1)-826(1)(3)、826(2)(1)-826(2)(3)中，類似于圖4a中的mram位單元400中的源線404。相應(yīng)金屬線427(1)(1)-427(1)(4)、427(2)(1)-427(2)(4)被提供在多個(gè)金屬層414(1)-414(4)(m1-m4)上以將相應(yīng)mtj412(1)、412(2)耦合到漏極(d1、d2)。然而，共享位線806s被提供在圖8中的2t-2mtjmram位單元800中。共享位線806被提供在布置在金屬層414(x-1)(mx-1)中的正好在mtj412(1)、412(2)的位置之上的共享金屬線428s中。共享位線806s可在寬度和/或長(zhǎng)度上被調(diào)整大小以提供2t-2mtjmram位單元800的期望位線電阻和/或參照2t-2mtjmram位單元800的源線804(1)、804(2)的電阻，如所期望的。

根據(jù)本文中所公開的各方面的采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率的mram位單元可被提供在或被集成到任何基于處理器的設(shè)備中。不作為限定的示例包括機(jī)頂盒、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、固定位置數(shù)據(jù)單元、移動(dòng)位置數(shù)據(jù)單元、移動(dòng)電話、蜂窩電話、計(jì)算機(jī)、便攜式計(jì)算機(jī)、臺(tái)式計(jì)算機(jī)、個(gè)人數(shù)字助理(pda)、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無線電、衛(wèi)星無線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、數(shù)字視頻播放器、視頻播放器、數(shù)字視頻碟(dvd)播放器、以及便攜式數(shù)字視頻播放器。

就此而言，圖9解說了可以采用具有采用mram位單元的存儲(chǔ)器陣列的存儲(chǔ)器系統(tǒng)的基于處理器的系統(tǒng)900的示例，該mram位單元根據(jù)以上所討論的任何特定方面采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻以實(shí)現(xiàn)減小的操作功率。在該示例中，基于處理器的系統(tǒng)900包括一個(gè)或多個(gè)中央處理單元(cpu)902，其各自包括一個(gè)或多個(gè)處理器904。(諸)cpu902可具有耦合到(諸)處理器904以用于對(duì)臨時(shí)存儲(chǔ)的數(shù)據(jù)進(jìn)行快速訪問的高速緩存存儲(chǔ)器906。(諸)cpu902被耦合至系統(tǒng)總線908，且可交互耦合被包括在基于處理器的系統(tǒng)900中的主設(shè)備和從設(shè)備。如眾所周知的，(諸)cpu902通過在系統(tǒng)總線908上交換地址、控制、以及數(shù)據(jù)信息來與這些其他設(shè)備通信。例如，(諸)cpu902可向作為從設(shè)備的示例的存儲(chǔ)器系統(tǒng)912中的存儲(chǔ)器控制器910傳達(dá)總線事務(wù)請(qǐng)求。盡管未在圖9中解說，但可提供多個(gè)系統(tǒng)總線908，其中每個(gè)系統(tǒng)總線908構(gòu)成不同的織構(gòu)。在該示例中，存儲(chǔ)器控制器910被配置成向存儲(chǔ)器系統(tǒng)912中的存儲(chǔ)器陣列914提供存儲(chǔ)器存取請(qǐng)求。存儲(chǔ)器陣列914可以包括mram位單元915，mram位單元915可以采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元915的電阻。高速緩存存儲(chǔ)器陣列906還可以包括可以采用布置在多個(gè)堆疊式金屬層中的源線和/或位線以減小mram位單元電阻的mram位單元。

其它設(shè)備可連接到系統(tǒng)總線908。如圖9中所解說的，作為示例，這些設(shè)備可以包括存儲(chǔ)器系統(tǒng)912、一個(gè)或多個(gè)輸入設(shè)備916、一個(gè)或多個(gè)輸出設(shè)備918、一個(gè)或多個(gè)網(wǎng)絡(luò)接口設(shè)備920、以及一個(gè)或多個(gè)顯示控制器922。(諸)輸入設(shè)備916可包括任何類型的輸入設(shè)備，包括但不限于輸入鍵、開關(guān)、語音處理器等。(諸)輸出設(shè)備918可包括任何類型的輸出設(shè)備，包括但不限于音頻、視頻、其他視覺指示器等。(諸)網(wǎng)絡(luò)接口設(shè)備920可以是被配置成允許往來于網(wǎng)絡(luò)924的數(shù)據(jù)交換的任何設(shè)備。網(wǎng)絡(luò)924可以是任何類型的網(wǎng)絡(luò)，包括但不限于：有線或無線網(wǎng)絡(luò)、私有或公共網(wǎng)絡(luò)、局域網(wǎng)(lan)、廣域網(wǎng)(wlan)、以及因特網(wǎng)。(諸)網(wǎng)絡(luò)接口設(shè)備920可以被配置成支持所期望的任何類型的通信協(xié)議。

(諸)cpu902還可被配置成在系統(tǒng)總線908上訪問(諸)顯示控制器922以控制發(fā)送給一個(gè)或多個(gè)顯示器926的信息。(諸)顯示控制器922經(jīng)由一個(gè)或多個(gè)視頻處理器928向(諸)顯示器926發(fā)送要顯示的信息，視頻處理器928將要顯示的信息處理成適于(諸)顯示器926的格式。(諸)顯示器926可包括任何類型的顯示器，包括但不限于陰極射線管(crt)、液晶顯示器(lcd)、等離子顯示器等。

本領(lǐng)域技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文所公開的各方面描述的各種解說性邏輯塊、模塊、電路和算法可被實(shí)現(xiàn)為電子硬件、存儲(chǔ)在存儲(chǔ)器中或另一計(jì)算機(jī)可讀介質(zhì)中并由處理器或其它處理設(shè)備執(zhí)行的指令、或這兩者的組合。作為示例，本文描述的主設(shè)備和從設(shè)備可用在任何電路、硬件組件、集成電路(ic)、或ic芯片中。本文中所公開的存儲(chǔ)器可以是任何類型和大小的存儲(chǔ)器，并且可被配置成存儲(chǔ)所期望的任何類型的信息。為了清楚地解說這種可互換性，各種解說性組件、框、模塊、電路和步驟在上文已經(jīng)以其功能性的形式一般性地作了描述。此類功能性如何被實(shí)現(xiàn)取決于具體應(yīng)用、設(shè)計(jì)選擇、和/或加諸于整體系統(tǒng)上的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文中所公開的各方面描述的各種解說性邏輯塊、模塊、以及電路可用被設(shè)計(jì)成執(zhí)行本文所描述的功能的處理器、數(shù)字信號(hào)處理器(dsp)、專用集成電路(asic)、現(xiàn)場(chǎng)可編程門陣列(fpga)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實(shí)現(xiàn)或執(zhí)行。處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如dsp與微處理器的組合、多個(gè)微處理器、與dsp核心協(xié)同的一個(gè)或多個(gè)微處理器、或任何其它此類配置。

本文中所公開的各方面可被體現(xiàn)為硬件和存儲(chǔ)在硬件中的指令，并且可駐留在例如隨機(jī)存取存儲(chǔ)器(ram)、閃存、只讀存儲(chǔ)器(rom)、電可編程rom(eprom)、電可擦可編程rom(eeprom)、寄存器、硬盤、可移動(dòng)盤、cd-rom、或本領(lǐng)域中所知的任何其它形式的計(jì)算機(jī)可讀介質(zhì)中。示例性存儲(chǔ)介質(zhì)被耦合到處理器，以使得處理器能從/向該存儲(chǔ)介質(zhì)讀取/寫入信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在asic中。asic可駐留在遠(yuǎn)程站中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在遠(yuǎn)程站、基站或服務(wù)器中。

還注意到，本文任何示例性方面中所描述的操作步驟是為了提供示例和討論而被描述的。所描述的操作可按除了所解說的順序之外的眾多不同順序來執(zhí)行。此外，在單個(gè)操作步驟中描述的操作實(shí)際上可在多個(gè)不同步驟中執(zhí)行。另外，示例性方面中討論的一個(gè)或多個(gè)操作步驟可被組合。應(yīng)理解，如對(duì)本領(lǐng)域技術(shù)人員顯而易見地，在流程圖中解說的操作步驟可進(jìn)行眾多不同的修改。本領(lǐng)域技術(shù)人員還將理解，可使用各種不同技術(shù)和技藝中的任何一種來表示信息和信號(hào)。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、比特、碼元和碼片可由電壓、電流、電磁波、磁場(chǎng)或磁粒子、光場(chǎng)或光粒子、或其任何組合來表示。提供對(duì)本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對(duì)本公開的各種修改對(duì)本領(lǐng)域技術(shù)人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應(yīng)用到其他變型而不會(huì)脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例和設(shè)計(jì)，而是應(yīng)被授予與本文中所公開的原理和新穎特征一致的最廣義的范圍。