本實用新型涉及半導體測試領域，特別是涉及一種針對多晶硅層與第一金屬線層之間的TDDB測試結構。

背景技術：

當在器件上加恒定的電壓，使器件處于電荷積累狀態(tài)，經過一段時間后，器件中的介電層就會擊穿，這期間經歷的時間就是在該條件下的壽命，也就是一般所說的與時間相關電介質擊穿(time dependent dielectric breakdown，TDDB)，在后段制程(The back end of line，BEOL)中，TDDB是衡量金屬介質層(inter-metal-dielectrics，IMD)以及半導體器件穩(wěn)定性的關鍵因素之一。

在低介電常數(shù)k的電介質材料被引入到BEOL工藝后，介質經時擊穿特性在互連中需要考慮和測試，特別是在技術特征尺寸低于45nm的時候。金屬線層間介質經時擊穿的數(shù)據(jù)通常使用“梳-梳”或“梳-蛇”形測試結構測得，也用于測試MOM電容結構的層間電介質。

對于多晶硅(Poly)與第一金屬線層之間的介質經時擊穿的可靠性測試結構，如圖1和圖2所示，通常使用“梳-梳”狀的測試結構，且第一金屬線層1’堆棧于多晶硅條2’之上。但是現(xiàn)有的針對多晶硅條層與第一金屬線層之間的TDDB測試結構都不能真實反映芯片中介質經時擊穿的性能，具體的原因如下：

1、實驗數(shù)據(jù)顯示，測試結構中的層間介質層通常要比芯片器件中的層間介質層厚，由于測試結構和真正芯片器件中的層間介質層的厚度不一致，例如，在測試結構中的層間介質層厚度是80um，而在實際芯片中可能只有45nm，所以，TDDB特性不能被正確合理的反映，測試得出的結果通常會比真實的性能要好。

2、由于測試結構中所有的多晶硅條是直接位于淺溝槽隔離區(qū)(STI)上的，多晶硅表面是非常平坦的，而在實際的芯片中，多晶硅表面是高低不平的，特別是在淺溝槽隔離區(qū)和有源區(qū)的交界處，所以，多晶硅與第一金屬線層之間的介質層厚度在測試結構由于具有很平坦的表面而比真實芯片中的介質層厚度均勻。

技術實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術的缺點，本實用新型的目的在于提供一種針對多晶硅層與第一金屬線層之間的TDDB測試結構，用于解決現(xiàn)有技術中的測試結構不能真實反映芯片中介質經時擊穿可靠性的問題。

為實現(xiàn)上述目的，本實用新型提供一種TDDB測試結構，包括：襯底；多個有源區(qū)，形成于所述襯底上；淺溝槽隔離區(qū)，位于所述有源區(qū)兩側，適于將相鄰兩個所述有源區(qū)隔離；多晶硅條，相互平行且呈指狀分布，所述多晶硅條沉積于所述有源區(qū)和/或所述淺溝槽隔離區(qū)上；第一金屬線層，位于所述多晶硅條上方，且與所述多晶硅條電連接；層間介質層，填充于所述多晶硅條與所述第一金屬線層之間，適于隔離所述多晶硅條與所述第一金屬線層。

于本實用新型的一實施方式中，所述多晶硅條沉積于所述有源區(qū)和/或所述淺溝槽隔離區(qū)上，包括以下五個部分：第一部分，所述多晶硅條沉積于所述淺溝槽隔離區(qū)，且不覆蓋所述淺溝槽隔離區(qū)的邊緣；第二部分，所述多晶硅條沉積于所述淺溝槽隔離區(qū)，且靠近所述淺溝槽隔離區(qū)邊緣的所述多晶硅條的邊緣與所述淺溝槽隔離區(qū)的邊緣相重合；第三部分，所述多晶硅條的一部分沉積于所述淺溝槽隔離區(qū)，另一部分沉積于所述有源區(qū)，且所述多晶硅條覆蓋所述淺溝槽隔離區(qū)的邊緣；第四部分，所述多晶硅條沉積于所述有源區(qū)，且靠近所述淺溝槽隔離區(qū)邊緣的所述多晶硅條的邊緣與所述淺溝槽隔離區(qū)的邊緣相重合；第五部分，所述多晶硅條沉積于所述有源區(qū)，且不覆蓋所述淺溝槽隔離區(qū)的邊緣；

于本實用新型的一實施方式中，在所述第二部分中，所述多晶硅條沉積于大塊的所述淺溝槽隔離區(qū)的中部位置，所述多晶硅條外周的所述淺溝槽隔離區(qū)內嵌有四個小塊有源區(qū)，所述小塊有源區(qū)為矩形結構，四個所述小塊有源區(qū)分別間隔位于所述多晶硅條底面四條邊的端部，且靠近所述多晶硅條底面四條邊的所述小塊有源區(qū)邊緣與所述多晶硅條底面四條邊相重合，靠近所述多晶硅條底面四條邊延長線的所述小塊有源區(qū)的邊緣與所述多晶硅條底面四條邊的延長線相重合。

于本實用新型的一實施方式中，在所述第三部分中，包括所述有源區(qū)與所述淺溝槽隔離區(qū)依次沿著所述多晶硅條長度方向上和寬度方向上設置的兩種結構。

于本實用新型的一實施方式中，在所述第四部分中，所述多晶硅條沉積于大塊的所述有源區(qū)的中部位置，所述多晶硅條外周的所述有源區(qū)內嵌有四個小塊淺溝槽隔離區(qū)，所述小塊淺溝槽隔離區(qū)為矩形結構，四個所述小塊淺溝槽隔離區(qū)分別間隔位于所述多晶硅條底面四條邊的端部，且靠近所述多晶硅條底面四條邊的所述小塊淺溝槽隔離區(qū)邊緣與所述多晶硅條底面四條邊相重合，靠近所述多晶硅條底面四條邊延長線的所述小塊淺溝槽隔離區(qū)的邊緣與所述多晶硅條底面四條邊的延長線相重合。

于本實用新型的一實施方式中，所述第一部分和所述第五部分的所述多晶硅條均至少設置兩條，所述第二部分、所述第三部分和所述第四部分的所述多晶硅條均設置有兩條。

于本實用新型的一實施方式中，所述多晶硅條與所述第一金屬線層之間設有金屬插塞，所述金屬插塞適于電連接所述多晶硅條與所述第一金屬線層。

于本實用新型的一實施方式中，所述第一金屬線層通過測試金屬互連線電連接，并通過所述測試金屬互連線引出所述TDDB測試結構外。

于本實用新型的一實施方式中，還包括形成于所述有源區(qū)上的柵氧化層，所述多晶硅條沉積于所述柵氧化層上。

于本實用新型的一實施方式中，所述襯底為P型襯底或N型襯底。

如上所述，本實用新型的TDDB測試結構，具有以下有益效果：

1、提供能夠反映多晶硅條與淺溝槽隔離區(qū)、有源區(qū)之間各種位置關系的結構，真實反映芯片層間介質層的厚度和平坦性，提高測試結果的合理性和準確性。

2、改進的測試結構可以防止一定方向上的對準偏移，如果有任何工藝缺陷或對準偏移，該測試結構能檢測出相應的問題，例如CMP(化學機械研磨)均勻性改變、光刻對準偏移等問題。

附圖說明

圖1為現(xiàn)有技術中“梳-梳”狀TDDB測試結構的剖視示意圖。

圖2為現(xiàn)有技術中“梳-梳”狀TDDB測試結構的俯視示意圖。

圖3為本實用新型的TDDB測試結構的剖視示意圖。

圖4為本實用新型的TDDB測試結構的俯視示意圖。

圖5為本實用新型的TDDB測試結構為防止對準偏移而改進的俯視示意圖。

元件標號說明

1’ 第一金屬線層

2’ 多晶硅條

1 襯底

2 有源區(qū)

21 小塊有源區(qū)

3 淺溝槽隔離區(qū)

31 小塊淺溝槽隔離區(qū)

4 多晶硅條

5 第一金屬線層

6 金屬插塞

7 測試金屬互連線

具體實施方式

以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本實用新型的其他優(yōu)點及功效。

請參閱圖3至圖5。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技術的人士了解與閱讀，并非用以限定本實用新型可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本實用新型所能產生的功效及所能達成的目的下，均應仍落在本實用新型所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語，亦僅為便于敘述的明了，而非用以限定本實用新型可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當亦視為本實用新型可實施的范疇。

請參閱圖3-圖4，本實用新型提供一種TDDB測試結構，包括：襯底1；多個有源區(qū)2，形成于所述襯底1上；淺溝槽隔離區(qū)3，位于所述有源區(qū)2兩側，適于將相鄰兩個所述有源區(qū)2隔離；多晶硅條4，相互平行且呈指狀分布，所述多晶硅條4沉積于所述有源區(qū)2和/或所述淺溝槽隔離區(qū)3上；第一金屬線層5，位于所述多晶硅條4上方，且與所述多晶硅條4電連接；層間介質層(未示出)，填充于所述多晶硅條4與所述第一金屬線層5之間，適于隔離所述多晶硅條4與所述第一金屬線層5。

作為示例，所述多晶硅條4與所述第一金屬線層5之間設有金屬插塞6，所述金屬插塞6適于電連接所述多晶硅條4與所述第一金屬線層5。半導體領域所述的金屬插塞6或通孔(Via)并非一般意義上的通孔，通常是指填有金屬介質的通孔，用于連接多晶硅條4和第一金屬線層5以及連接各個金屬線層之間。

作為示例，所述第一金屬線層5通過測試金屬互連線7電連接，并通過所述測試金屬互連線7引出所述TDDB測試結構外，便于測試。

需要注意的是，這里除了填充的層間介質層，TDDB測試結構在空間上可大致分為四層，第一至第四層分別為：襯底1/有源區(qū)2/淺溝槽隔離區(qū)3、多晶硅條4、金屬插塞6和第一金屬線層5/測試金屬互連線7，所述有源區(qū)2和所述淺溝槽隔離區(qū)3是“嵌”入所述襯底1內。

如圖4所示，本實用新型的TDDB測試結構是能夠反映多晶硅條4與淺溝槽隔離區(qū)3、有源區(qū)2之間各種位置關系的結構，圖4所示的也是梳齒狀的測試結構，所述多晶硅條4沉積于于所述有源區(qū)2和/或所述淺溝槽隔離區(qū)3上，包括以下五個部分：第一部分，所述多晶硅條4沉積于所述淺溝槽隔離區(qū)3，且不覆蓋所述淺溝槽隔離區(qū)3的邊緣；第二部分，所述多晶硅條4沉積于所述淺溝槽隔離區(qū)3，且靠近所述淺溝槽隔離區(qū)3邊緣的所述多晶硅條4的邊緣與所述淺溝槽隔離區(qū)3的邊緣相重合；第三部分，所述多晶硅條4的一部分沉積于所述淺溝槽隔離區(qū)3，另一部分沉積于所述有源區(qū)2，且所述多晶硅條4覆蓋所述淺溝槽隔離區(qū)3的邊緣；第四部分，所述多晶硅條4沉積于所述有源區(qū)2，且靠近所述淺溝槽隔離區(qū)3邊緣的所述多晶硅條4的邊緣與所述淺溝槽隔離區(qū)3的邊緣相重合；第五部分，所述多晶硅條4沉積于所述有源區(qū)2，且不覆蓋所述淺溝槽隔離區(qū)3的邊緣；

請參閱圖5，為本實用新型的TDDB測試結構為防止對準偏移而改進的俯視示意圖。其中，圖5中的I、II、IV和V分別對應圖4中所述的第一部分，第二部分、第四部分和第五部分的結構，圖5中的III和VI對應于圖4中的第三部分結構。

在半導體的生產工藝中，套準精度OVL(Overlay)是反映各層圖案之間的對準偏移程度的，偏移小則精度高。本實用新型的TDDB測試結構可以防止一定方向上的對準偏移。

在圖5的II結構中，所述多晶硅條4沉積于大塊的所述淺溝槽隔離區(qū)3的中部位置，所述多晶硅條4外周的所述淺溝槽隔離區(qū)3內嵌有四個小塊有源區(qū)21，所述小塊有源區(qū)21為矩形結構，四個所述小塊有源區(qū)21分別間隔位于所述多晶硅條4底面四條邊的端部，且靠近所述多晶硅條4底面四條邊的所述小塊有源區(qū)21邊緣與所述多晶硅條4底面四條邊相重合，靠近所述多晶硅條4底面四條邊延長線的所述小塊有源區(qū)21的邊緣與所述多晶硅條4底面四條邊的延長線相重合。

作為示例，以直角坐標系為標準，在圖5的II結構中，可以防止X或Y單方向上的偏移，例如：當所述多晶硅條4的左右兩邊在X方向上有偏移時，所述多晶硅條4的上下兩邊仍然保持著與所述淺溝槽隔離區(qū)3的邊緣相重合；當所述多晶硅條4的上下兩邊在Y方向上有偏移時，所述多晶硅條4的左右兩邊仍然保持著與所述淺溝槽隔離區(qū)3的邊緣相重合，

優(yōu)選的，與所述多晶硅條4底面四條邊重合的所述小塊有源區(qū)21邊緣的長度是對應的所述多晶硅條4底面邊長的一半。

在圖5的IV結構中，所述多晶硅條4沉積于大塊的所述有源區(qū)2的中部位置，所述多晶硅條4外周的所述有源區(qū)2內嵌有四個小塊淺溝槽隔離區(qū)31，所述小塊淺溝槽隔離區(qū)31為矩形結構，四個所述小塊淺溝槽隔離區(qū)31分別間隔位于所述多晶硅條4底面四條邊的端部，且靠近所述多晶硅條4底面四條邊的所述小塊淺溝槽隔離區(qū)31邊緣與所述多晶硅條4底面四條邊相重合，靠近所述多晶硅條4底面四條邊延長線的所述小塊淺溝槽隔離區(qū)31的邊緣與所述多晶硅條4底面四條邊的延長線相重合。

作為示例，以直角坐標系為標準，在圖5的IV結構中，可以防止X或Y單方向上的偏移，例如：當所述多晶硅條4的左右兩邊在X方向上有偏移時，所述多晶硅條4的上下兩邊仍然保持著與所述有源區(qū)2的邊緣相重合；當所述多晶硅條4的上下兩邊在Y方向上有偏移時，所述多晶硅條4的左右兩邊仍然保持著與所述有源區(qū)2的邊緣相重合。

優(yōu)選的，與所述多晶硅條4底面四條邊重合的所述小塊淺溝槽隔離區(qū)31邊緣的長度是對應的所述多晶硅條4底面邊長的一半。

由于所述第一部分和所述第五部分中的所述多晶硅條4是分別完全沉積在所述淺溝槽隔離區(qū)3和所述有源區(qū)2上的，所以不存在對準偏移的問題。

作為示例，圖5中的III和VI的結構分別為所述有源區(qū)2與所述淺溝槽隔離區(qū)3依次沿著所述多晶硅條4長度方向上和寬度方向上設置的兩種結構。所述有源區(qū)2與所述淺溝槽隔離區(qū)3依次沿著所述多晶硅條4長度方向設置的結構可以防止橫向的偏移，所述有源區(qū)2與所述淺溝槽隔離區(qū)3依次沿著所述多晶硅條4寬度方向設置的結構可以防止縱向的偏移；優(yōu)選的，所述有源區(qū)2與所述淺溝槽隔離區(qū)3各占一半，防止在偏移方向上可以容忍最大的偏移量。

作為示例，所述第一部分和所述第五部分的所述多晶硅條4均至少設置兩條，所述第二部分、所述第三部分和所述第四部分的所述多晶硅條4均設置有兩條。為了測試結構的簡化，優(yōu)選每一部分的所述多晶硅條4均為兩條。

作為示例，還包括形成于所述有源區(qū)2上的柵氧化層(未示出)，所述多晶硅條4沉積于所述柵氧化層上。由于所述柵氧化層的存在，也會影響多晶硅條4表面的不均勻性，特別是在所述柵氧化層與所述淺溝槽隔離區(qū)3的交界處。

作為示例，所述襯底1為P型襯底或N型襯底。

綜上所述，本實用新型的TDDB測試結構能夠反映多晶硅條與淺溝槽隔離區(qū)、有源區(qū)之間各種位置關系的結構，真實反映芯片層間介質層的厚度和平坦性，提高測試結果的合理性和準確性；改進的測試結構可以防止一定方向上的對準偏移，如果有任何工藝缺陷或對準偏移，該測試結構能檢測出相應的問題，例如CMP(化學機械研磨)均勻性改變、光刻對準偏移等問題。

上述實施例僅例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何熟悉此技術的人士皆可在不違背本實用新型的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本實用新型所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本實用新型的權利要求所涵蓋。