本實(shí)用新型涉及智能玩具技術(shù)領(lǐng)域，具體涉及模塊化智能電子積木的多通道拼接結(jié)構(gòu)及其連接方法。

背景技術(shù)：

前的很多電路類實(shí)驗(yàn)產(chǎn)品都是以一種獨(dú)立形式存在的，無法與機(jī)械結(jié)構(gòu)類的產(chǎn)品一起使用，其拼接、電路連接都存在各種限制，使用者難以根據(jù)自己的需求和想法自由拼接，難以調(diào)動(dòng)青少年兒童對(duì)于搭建結(jié)構(gòu)以及電路原理的認(rèn)知。而可自由組合、根據(jù)用戶想法自由拼接的智能、模塊化積木，滿足用戶在進(jìn)行積木拼接的過程中，感受電子控制電路帶來的樂趣并學(xué)習(xí)相關(guān)知識(shí)。為了實(shí)現(xiàn)用戶根據(jù)電路原理自由設(shè)計(jì)各種電路結(jié)構(gòu)，實(shí)現(xiàn)積木系統(tǒng)自由拼接、拼接模塊之間供電、總線信號(hào)、上下位模塊信號(hào)的連通、分配及傳輸，提出了一種模塊化智能電子積木的多通道拼接結(jié)構(gòu)。本實(shí)用新型的涉及的智能積木系統(tǒng)由多個(gè)智能積木模塊(簡(jiǎn)稱積木模塊)構(gòu)成。

技術(shù)實(shí)現(xiàn)要素：

為了實(shí)現(xiàn)用戶根據(jù)電路原理自由設(shè)計(jì)各種電路結(jié)構(gòu)，實(shí)現(xiàn)積木系統(tǒng)自由拼接、拼接模塊之間供電、總線信號(hào)、上下位模塊信號(hào)的連通、分配及傳輸，提出了一種模塊化智能電子積木的多通道拼接結(jié)構(gòu)。

本實(shí)用新型至少通過如下技術(shù)方案之一實(shí)現(xiàn)。

模塊化智能電子積木的多通道拼接結(jié)構(gòu)，其包括輸入模塊、輸出模塊和處理器，輸入模塊包括高電平輸入端、數(shù)據(jù)總線輸入端、信號(hào)輸入端、低電平輸入端四個(gè)端口，模數(shù)轉(zhuǎn)換器與信號(hào)輸入端連接，輸入模塊和模數(shù)轉(zhuǎn)換器安裝在輸入端基板上；輸出模塊包括高電平輸出端、數(shù)據(jù)總線輸出端、信號(hào)輸出端和低電平輸出端四個(gè)端口，數(shù)模轉(zhuǎn)換器與信號(hào)輸出端連接，輸出模塊和數(shù)模轉(zhuǎn)換器安裝在輸出端基板上；

所述輸入模塊和輸出模塊能自由組合形成多通道的拼接結(jié)構(gòu)；一個(gè)多通道的拼接結(jié)構(gòu)中包括N個(gè)輸入模塊和M個(gè)輸出模塊，則N個(gè)輸入模塊的高電平輸入端并聯(lián)連接，M個(gè)輸出模塊的高電平輸出端并聯(lián)連接，高電平輸入端的并聯(lián)連接段和高電平輸出端的并聯(lián)連接段之間串聯(lián)連接，處理器的高電平端口與上述高電平串聯(lián)段連接，N、M均大于或等于1；

N個(gè)輸入模塊的低電平輸入端并聯(lián)連接，M個(gè)輸出模塊的低電平輸出端并聯(lián)連接，低電平輸入端的并聯(lián)連接段和低電平輸出端的并聯(lián)連接段之間串聯(lián)連接；處理器的低電平端口與低電平串聯(lián)段連接；

處理器實(shí)時(shí)對(duì)智能積木系統(tǒng)中高電平和低電平之間的電壓差進(jìn)行采樣，當(dāng)電壓差超出標(biāo)稱電壓的設(shè)定范圍時(shí)，處理器發(fā)出報(bào)警信號(hào)，提示用戶對(duì)外接的電源系統(tǒng)進(jìn)行調(diào)整，所述的調(diào)整包括更換合適電壓的電池模塊，或者增加一個(gè)或者多個(gè)外接電源系統(tǒng)以并聯(lián)的方式接入智能積木系統(tǒng)；

N個(gè)輸入模塊的數(shù)據(jù)總線輸入端并聯(lián)連接，M個(gè)輸出模塊的數(shù)據(jù)總線輸出端并聯(lián)連接，兩個(gè)并聯(lián)連接段進(jìn)行串聯(lián)連接，處理器的數(shù)據(jù)總線與串聯(lián)連接段連接，實(shí)現(xiàn)雙向數(shù)據(jù)聯(lián)通；

N個(gè)輸入模塊的信號(hào)輸入端經(jīng)過模數(shù)轉(zhuǎn)換器的處理，轉(zhuǎn)換為數(shù)字信號(hào)，并與處理器的輸入引腳連接，輸入端的信號(hào)輸入經(jīng)過處理器的處理后，從M個(gè)輸出模塊的數(shù)模轉(zhuǎn)換器轉(zhuǎn)換為模擬電壓信號(hào)，并從信號(hào)輸出端輸出；若N個(gè)輸入端的輸入信號(hào)分別為U_i，i＝1,2,…,N，那么M個(gè)輸出模塊的每一個(gè)輸出端輸出相同幅度的信號(hào)

進(jìn)一步地，一個(gè)輸入模塊和兩個(gè)輸出模塊以及一個(gè)處理器能構(gòu)成T型三通模塊，其中，輸入模塊的高電平輸入端、數(shù)據(jù)總線輸入端、信號(hào)輸入端、低電平輸入端直接輸出作為兩個(gè)輸出模塊的高電平輸出端、數(shù)據(jù)總線輸出端、信號(hào)輸出端和低電平輸出端。

進(jìn)一步地，兩個(gè)輸入模塊和一個(gè)輸出模塊以及一個(gè)處理器可構(gòu)成Y型三通模塊；兩個(gè)輸入模塊的高電平輸入端、數(shù)據(jù)總線輸入端、信號(hào)輸入端、低電平輸入端相加求取平均值，將平均值分別輸出為輸出模塊的高電平輸出端、數(shù)據(jù)總線輸出端、信號(hào)輸出端和低電平輸出端。

進(jìn)一步地，兩個(gè)輸入模塊和兩個(gè)輸出模塊以及一個(gè)處理器可構(gòu)成四通模塊；兩個(gè)輸入模塊的高電平輸入端、數(shù)據(jù)總線輸入端、信號(hào)輸入端、低電平輸入端相加求取平均值，將平均值分別作為兩個(gè)輸出模塊的高電平輸出端、數(shù)據(jù)總線輸出端、信號(hào)輸出端和低電平輸出端。

相對(duì)于現(xiàn)有技術(shù)，本實(shí)用新型具有以下優(yōu)點(diǎn)和技術(shù)效果：

本實(shí)用新型一種模塊化智能電子積木的多通道拼接結(jié)構(gòu)，構(gòu)建了標(biāo)準(zhǔn)化的輸入模塊和輸出模塊，不同數(shù)量的輸入模塊和不同數(shù)量的輸出模塊可自由組合形成多通道拼接結(jié)構(gòu)；本實(shí)用新型電力和數(shù)據(jù)連接方式，可滿足任意拼接的積木系統(tǒng)中供電需求、數(shù)據(jù)信號(hào)分配和傳輸方案。本實(shí)用新型使得智能積木模塊搭接結(jié)構(gòu)簡(jiǎn)潔，使用靈活方便。

附圖說明

圖1是實(shí)例中模塊化智能電子積木的多通道拼接結(jié)構(gòu)的輸入模塊的原理圖。

圖2是實(shí)例中模塊化智能電子積木的多通道拼接結(jié)構(gòu)的輸入模塊的結(jié)構(gòu)圖。

圖3是實(shí)例中模塊化智能電子積木的多通道拼接結(jié)構(gòu)的輸出模塊的原理圖。

圖4是實(shí)例中模塊化智能電子積木的多通道拼接結(jié)構(gòu)的輸出模塊的結(jié)構(gòu)圖。

圖5是實(shí)例中一個(gè)輸入兩個(gè)輸出組合而成的T型三通模塊的原理圖。

圖6是實(shí)例中一個(gè)輸入兩個(gè)輸出組合而成的T型三通模塊的結(jié)構(gòu)圖。

圖7是實(shí)例中兩個(gè)輸入一個(gè)輸出組合而成的Y型三通模塊的原理圖。

圖8是實(shí)例中兩個(gè)輸入一個(gè)輸出組合而成的Y型三通模塊的結(jié)構(gòu)圖。

圖9是實(shí)例中兩個(gè)輸入兩個(gè)輸出組合而成的四通模塊的原理圖。

圖中：1-高電平輸入端；2-數(shù)據(jù)總線輸入端；3-信號(hào)輸入端；4-低電平輸入端；5-模數(shù)轉(zhuǎn)換器；6-輸入端基板；7-高電平輸出端；8-數(shù)據(jù)總線輸出端；9-信號(hào)輸出端；10-低電平輸出端；11-數(shù)模轉(zhuǎn)換器；12-輸出端基板；13-處理器。

具體實(shí)施方式

以下將結(jié)合具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，但本實(shí)用新型的實(shí)施和保護(hù)不限于此，本實(shí)用新型的關(guān)鍵在于對(duì)結(jié)構(gòu)提出的技術(shù)方案，以下若有涉及軟件的部分或未特別詳細(xì)說明之過程，均是本領(lǐng)域技術(shù)人員可參照現(xiàn)有技術(shù)實(shí)現(xiàn)的。如圖1～圖5所示，模塊化智能電子積木的多通道拼接結(jié)構(gòu)，包括輸入模塊、輸出模塊和處理器13。

如圖1、圖2，輸入模塊主要包括高電平輸入端1、數(shù)據(jù)總線輸入端2、信號(hào)輸入端3、低電平輸入端4四個(gè)端口，模數(shù)轉(zhuǎn)換器5與信號(hào)輸入端3連接，上述各部件安裝在輸入端基板6上。如圖3、圖4，輸出模塊主要包括高電平輸出端7、數(shù)據(jù)總線輸出端8、信號(hào)輸出端9和低電平輸出端10四個(gè)端口，數(shù)模轉(zhuǎn)換器11與信號(hào)輸出端9連接，上述各部件安裝在輸出端基板12上。

所述輸入模塊和輸出模塊可自由組合形成多通道的拼接結(jié)構(gòu)；假定一個(gè)多通道拼接結(jié)構(gòu)中保護(hù)N個(gè)(N大于等于1)輸入模塊和M個(gè)(M大于等于1)輸出模塊，則N個(gè)輸入模塊的高電平輸入端1并聯(lián)連接，M個(gè)輸出模塊的高電平輸出端7并聯(lián)連接，高電平輸入端的并聯(lián)連接段和高電平輸出端的并聯(lián)連接段串聯(lián)連接，處理器13的高電平端口與上述高電平串聯(lián)段連接。

N個(gè)輸入模塊的低電平輸入端4并聯(lián)連接，M個(gè)輸出模塊的低電平輸出端8并聯(lián)連接，低電平輸入端的并聯(lián)連接段和低電平輸出端的并聯(lián)連接段串聯(lián)連接。處理器13的低電平端口與低電平串聯(lián)段連接。

處理器13實(shí)時(shí)對(duì)系統(tǒng)中高電平和低電平之間的電壓差進(jìn)行采樣，當(dāng)電壓差超出標(biāo)稱電壓的+/-5％時(shí)，處理器發(fā)出報(bào)警信號(hào)，提示用戶對(duì)電源系統(tǒng)進(jìn)行調(diào)整。

N個(gè)輸入模塊的數(shù)據(jù)總線輸入端2并聯(lián)連接，M個(gè)輸出模塊的數(shù)據(jù)總線輸出端8并聯(lián)連接，兩個(gè)并聯(lián)連接段進(jìn)行串聯(lián)連接，處理器13的數(shù)據(jù)總線與串聯(lián)連接段連接，實(shí)現(xiàn)雙向數(shù)據(jù)聯(lián)通。

N個(gè)輸入模塊的信號(hào)輸入端3經(jīng)過模數(shù)轉(zhuǎn)換器的處理，轉(zhuǎn)換為數(shù)字信號(hào)，并與處理器13的輸入引腳連接，輸入端的信號(hào)輸入經(jīng)過處理器13的處理后，從M個(gè)輸出模塊的數(shù)模轉(zhuǎn)換器11轉(zhuǎn)換為模擬電壓信號(hào)，并從信號(hào)輸出端5輸出；假定N個(gè)輸入端的輸入信號(hào)分別為U_i(i＝1,2,…,N)，那么M個(gè)輸出模塊的每一個(gè)輸出端輸出相同幅度的信號(hào)

如圖5和圖6所示，一個(gè)輸入模塊601和兩個(gè)輸出模塊602以及一個(gè)處理器可構(gòu)成T型三通模塊；輸入模塊的高電平輸入端1、數(shù)據(jù)總線輸入端2、信號(hào)輸入端3、低電平輸入端4直接輸出作為兩個(gè)輸出模塊的高電平輸出端7、數(shù)據(jù)總線輸出端8、信號(hào)輸出端9和低電平輸出端10。

如圖7和圖8所示，兩個(gè)輸入模塊和一個(gè)輸出模塊以及一個(gè)處理器可構(gòu)成Y型三通模塊；兩個(gè)輸入模塊601和一個(gè)輸出模塊602以及一個(gè)處理器可構(gòu)成Y型三通模塊；兩個(gè)輸入模塊的高電平輸入端1、數(shù)據(jù)總線輸入端2、信號(hào)輸入端3、低電平輸入端4相加求取平均值，將平均值分別輸出為輸出模塊的高電平輸出端7、數(shù)據(jù)總線輸出端8、信號(hào)輸出端9和低電平輸出端10。

如圖9所示，兩個(gè)輸入模塊和兩個(gè)輸出模塊以及一個(gè)處理器可構(gòu)成四通模塊；兩個(gè)輸入模塊的高電平輸入端1、數(shù)據(jù)總線輸入端2、信號(hào)輸入端3、低電平輸入端4相加求取平均值，將平均值分別作為兩個(gè)輸出模塊的高電平輸出端7、數(shù)據(jù)總線輸出端8、信號(hào)輸出端9和低電平輸出端10。

根據(jù)上述說明書的揭示和教導(dǎo)，本實(shí)用新型所屬領(lǐng)域的技術(shù)人員還可以對(duì)上述實(shí)施方式進(jìn)行變更和修改。因此，本實(shí)用新型并不局限于上面揭示和描述的具體實(shí)施方式，對(duì)本實(shí)用新型的一些修改和變更也應(yīng)當(dāng)落入本實(shí)用新型的權(quán)利要求的保護(hù)范圍內(nèi)。