基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法與流程
本發(fā)明屬于半導體技術(shù)領域，具體涉及一種基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法。
背景技術(shù)：
等離子體天線的可利用改變等離子體密度來改變天線的瞬時帶寬、且具有大的動態(tài)范圍；還可以通過改變等離子體諧振、阻抗以及密度等，調(diào)整天線的頻率、波束寬度、功率、增益和方向性動態(tài)參數(shù)；另外，等離子體天線在沒有激發(fā)的狀態(tài)下，雷達散射截面可以忽略不計，而天線僅在通信發(fā)送或接收的短時間內(nèi)激發(fā)，提高了天線的隱蔽性，這些性質(zhì)可廣泛的應用于各種偵察、預警和對抗雷達，星載、機載和導彈天線，微波成像天線，高信噪比的微波通信天線等領域，極大地引起了國內(nèi)外研究人員的關(guān)注，成為了天線研究領域的熱點。
隨著等離子體天線的進一步發(fā)展，在實際情況中，無線通信系統(tǒng)經(jīng)常要求天線能根據(jù)實際使用環(huán)境來改變其電特性，即實現(xiàn)天線特性的“可重構(gòu)”，進而減少系統(tǒng)中天線的數(shù)量。
因此，如何制作高性能的頻率可重構(gòu)全息天線，尤其是利用半導體工藝來進行制作，就變得非常有意義。
技術(shù)實現(xiàn)要素：
為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：
本發(fā)明的實施例提供了一種基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法，其中，所述全息天線包括SOI襯底(1)、第一天線臂(2)、第二天線臂(3)、同軸饋線(4)及全息圓環(huán)(14)；其中，所述制備方法包括：
在所述SOI襯底(1)上制作多個基于臺狀有源區(qū)的SPiN二極管；
將多個所述基于臺狀有源區(qū)的SPiN二極管依次互連PAD以形成多個SPiN二極管串；
由多個等長的SPiN二極管串形成所述第一天線臂(2)和第二天線臂(3)；
制作所述同軸饋線(4)以連接所述第一天線臂(2)及所述第二天線臂(3)以形成所述全息天線。
在本發(fā)明的一個實施例中，在所述SOI材料(1)上制作多個基于臺狀有源區(qū)的SPiN二極管，包括：
(a)選取SOI襯底；刻蝕SOI襯底形成臺狀有源區(qū)；
(b)利用氧化工藝，對所述臺狀有源區(qū)的側(cè)壁進行氧化以在所述臺狀有源區(qū)側(cè)壁形成氧化層；
(c)利用濕法刻蝕工藝刻蝕所述氧化層以完成對所述臺狀有源區(qū)側(cè)壁的平整化處理；
(d)對所述臺狀有源區(qū)四周利用原位摻雜工藝分別淀積P型Si材料和N型Si材料形成P區(qū)和N區(qū)；
(e)利用CVD工藝，在所述臺狀有源區(qū)四周淀積所述多晶Si材料；在整個襯底表面淀積第四保護層；
(f)利用退火工藝激活所述P區(qū)和所述N區(qū)中的雜質(zhì)；
(g)在所述多晶Si材料表面制作引線并光刻PAD以形成所述SPiN二極管。
進一步的，步驟(a)包括：
(a1)利用CVD工藝，在所述SOI襯底表面形成第一保護層；
(a2)采用第一掩膜版，利用光刻工藝在所述第一保護層上形成有源區(qū)圖形；
(a3)利用干法刻蝕工藝，對所述有源區(qū)圖形的指定位置四周刻蝕所述第一保護層及所述SOI襯底的頂層Si層從而形成有所述臺狀有源區(qū)。
進一步的，步驟(d)包括：
(d1)在整個襯底表面淀積第二保護層；
(d2)采用第二掩膜板，利用光刻工藝在所述第二保護層表面形成P區(qū)圖形；
(d3)利用濕法刻蝕工藝去除P區(qū)圖形上的所述第二保護層；
(d4)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積P型Si材料形成所述P區(qū)；
(d5)在整個襯底表面淀積第三保護層；
(d6)采用第三掩膜板，利用光刻工藝在所述第三保護層表面形成N區(qū)圖形；
(d7)利用濕法刻蝕工藝去除N區(qū)圖形上的所述第三保護層；
(d8)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積N型Si材料形成所述N區(qū)。
在上述實施例的基礎上，步驟(d4)包括：
(d41)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積P型Si材料；(d42)
采用第四掩膜版，利用干法刻蝕工藝刻蝕所述P型Si材料以在所述臺狀有源區(qū)的側(cè)壁形成所述P區(qū)；
(d43)利用選擇性刻蝕工藝去除整個襯底表面的所述第二保護層。
在上述實施例的基礎上，步驟(d8)包括：
(d81)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積N型Si材料；(d82)
采用第五掩膜版，利用干法刻蝕工藝刻蝕所述N型Si材料以在所述臺狀有源區(qū)的另一側(cè)壁形成所述N區(qū)；
(d83)利用選擇性刻蝕工藝去除整個襯底表面的所述第三保護層。
在本發(fā)明的一個實施例中，步驟(g)包括：
(g1)采用第六掩膜版，利用光刻工藝在所述第四保護層表面形成引線孔圖形；
(g2)利用各向異性刻蝕工藝刻蝕所述第四保護層漏出部分所述多晶Si材料以形成所述引線孔；
(g3)對所述引線孔濺射金屬材料以形成金屬硅化物；
(g4)鈍化處理并光刻PAD以形成所述SPiN二極管。
在本發(fā)明的一個實施例中，所述全息圓環(huán)(14)為由八段等長的SPiN二極管串排列形成正八邊形結(jié)構(gòu)，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；所述正八邊形的外接圓的半徑為所述天線接收或發(fā)送的電磁波波長的四分之三。
在本發(fā)明的一個實施例中，還包括制作于所述Si基SOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)；所述直流偏置線(5、6、7、8、9、10、11、12)間隔性的電連接至所述SPiN二極管串(w1、w2、w3、w4、w5、w6)兩端。
在本發(fā)明的一個實施例中，所述第一天線臂(2)和所述第二天線臂(3)的導通長度根據(jù)預接收或發(fā)送的電磁波波長所確定。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：
1、體積小、剖面低，結(jié)構(gòu)簡單、易于加工；
2、采用同軸電纜作為饋源，無復雜饋源結(jié)構(gòu)；
3、采用SPiN二極管作為天線的基本組成單元，只需通過控制其導通或斷開，即可實現(xiàn)頻率的可重構(gòu)；
4、所有組成部分均在半導體基片一側(cè)，易于制版加工。
附圖說明
圖1為本發(fā)明實施例提供的一種基于臺狀有源區(qū)的SPiN二極管的可重構(gòu)全息天線的結(jié)構(gòu)示意圖；
圖2為本發(fā)明實施例提供的一種基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法示意圖；
圖3為本發(fā)明實施例提供的一種基于臺狀有源區(qū)的SPiN二極管的制備方法示意圖；
圖4a-圖4s為本發(fā)明實施例的一種基于臺狀有源區(qū)的SPiN二極管的制備方法示意圖；
圖5為本發(fā)明實施例提供的一種基于臺狀有源區(qū)的SPiN二極管的結(jié)構(gòu)示意圖。
具體實施方式
下面結(jié)合具體實施例對本發(fā)明做進一步詳細的描述，但本發(fā)明的實施方式不限于此。
實施例一
請參見圖1，圖1為本發(fā)明實施例提供的一種基于具備臺狀有源區(qū)SPiN二極管可重構(gòu)全息天線的制備方法，其中，所述全息天線包括SOI襯底(1)、第一天線臂(2)、第二天線臂(3)、同軸饋線(4)及全息圓環(huán)(14)；其中，請參見圖2，圖2為所述制備方法流程圖：
在所述SOI襯底(1)上制作多個基于臺狀有源區(qū)的SPiN二極管；
將多個所述基于臺狀有源區(qū)的SPiN二極管依次互連PAD以形成多個SPiN二極管串；
由多個等長的SPiN二極管串形成所述第一天線臂(2)和第二天線臂(3)；
制作所述同軸饋線(4)以連接所述第一天線臂(2)及所述第二天線臂(3)以形成所述全息天線。
請參見圖3，圖3為所述SOI材料(1)上制作多個基于臺狀有源區(qū)的SPiN二極管制備流程圖，包括：
(a)選取SOI襯底；刻蝕SOI襯底形成臺狀有源區(qū)；
(b)利用氧化工藝，對所述臺狀有源區(qū)的側(cè)壁進行氧化以在所述臺狀有源區(qū)側(cè)壁形成氧化層；
(c)利用濕法刻蝕工藝刻蝕所述氧化層以完成對所述臺狀有源區(qū)側(cè)壁的平整化處理；
(d)對所述臺狀有源區(qū)四周利用原位摻雜工藝分別淀積P型Si材料和N型Si材料形成P區(qū)和N區(qū)；
(e)利用CVD工藝，在所述臺狀有源區(qū)四周淀積所述多晶Si材料；在整個襯底表面淀積第四保護層；
(f)利用退火工藝激活所述P區(qū)和所述N區(qū)中的雜質(zhì)；
(g)在所述多晶Si材料表面制作引線并光刻PAD以形成所述SPiN二極管。
其中，對于步驟(a)，采用SOI襯底的原因在于，對于固態(tài)等離子天線由于其需要良好的微波特性，而固態(tài)等離子pin二極管為了滿足這個需求，需要具備良好的載流子即固態(tài)等離子體的限定能力，而二氧化硅(SiO2)能夠?qū)⑤d流子即固態(tài)等離子體限定在頂層硅中，所以優(yōu)選采用SOI作為固態(tài)等離子pin二極管的襯底。
這樣做的好處在于：可以防止溝槽側(cè)壁的突起形成電場集中區(qū)域，造成Pi和Ni結(jié)擊穿。
進一步的，步驟(a)包括：
(a1)利用CVD工藝，在所述SOI襯底表面形成第一保護層；
(a2)采用第一掩膜版，利用光刻工藝在所述第一保護層上形成有源區(qū)圖形；
(a3)利用干法刻蝕工藝，對所述有源區(qū)圖形的指定位置四周刻蝕所述第一保護層及所述SOI襯底的頂層Si層從而形成有所述臺狀有源區(qū)。
進一步的，步驟(d)包括：
(d1)在整個襯底表面淀積第二保護層；
(d2)采用第二掩膜板，利用光刻工藝在所述第二保護層表面形成P區(qū)圖形；
(d3)利用濕法刻蝕工藝去除P區(qū)圖形上的所述第二保護層；
(d4)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積P型Si材料形成所述P區(qū)；
(d5)在整個襯底表面淀積第三保護層；
(d6)采用第三掩膜板，利用光刻工藝在所述第三保護層表面形成N區(qū)圖形；
(d7)利用濕法刻蝕工藝去除N區(qū)圖形上的所述第三保護層；
(d8)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積N型Si材料形成所述N區(qū)。
需要說明的是：常規(guī)制作固態(tài)等離子pin二極管的P區(qū)與N區(qū)的制備工藝中，均采用注入工藝形成，此方法要求注入劑量和能量較大，對設備要求高，且與現(xiàn)有工藝不兼容；而采用擴散工藝，雖結(jié)深較深，但同時P區(qū)與N區(qū)的面積較大，集成度低，摻雜濃度不均勻，影響固態(tài)等離子pin二極管的電學性能，導致固態(tài)等離子體濃度和分布的可控性差。
采用原位摻雜能夠避免離子注入等方式帶來的不利影響，且能夠通過控制氣體流量來控制材料的摻雜濃度，更有利于獲得陡峭的摻雜界面，從而獲得更好的器件性能。
在上述實施例的基礎上，步驟(d4)包括：
(d41)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積P型Si材料；(d42)
采用第四掩膜版，利用干法刻蝕工藝刻蝕所述P型Si材料以在所述臺狀有源區(qū)的側(cè)壁形成所述P區(qū)；
(d43)利用選擇性刻蝕工藝去除整個襯底表面的所述第二保護層。
在上述實施例的基礎上，步驟(d8)包括：
(d81)利用原位摻雜工藝，在所述臺狀有源區(qū)側(cè)壁淀積N型Si材料；
(d82)采用第五掩膜版，利用干法刻蝕工藝刻蝕所述N型Si材料以在所述臺狀有源區(qū)的另一側(cè)壁形成所述N區(qū)；
(d83)利用選擇性刻蝕工藝去除整個襯底表面的所述第三保護層。
在本發(fā)明的一個實施例中，步驟(g)包括：
(g1)采用第六掩膜版，利用光刻工藝在所述第四保護層表面形成引線孔圖形；
(g2)利用各向異性刻蝕工藝刻蝕所述第四保護層漏出部分所述多晶Si材料以形成所述引線孔；
(g3)對所述引線孔濺射金屬材料以形成金屬硅化物；
(g4)鈍化處理并光刻PAD以形成所述SPiN二極管。
在本發(fā)明的一個實施例中，所述全息圓環(huán)(14)為由八段等長的SPiN二極管串排列形成正八邊形結(jié)構(gòu)，其中，所述正八邊形的邊長與所述第一天線臂(2)和所述第二天線臂(3)長度之和相同；所述正八邊形的外接圓的半徑為所述天線接收或發(fā)送的電磁波波長的四分之三。
在本發(fā)明的一個實施例中，還包括制作于所述Si基SOI半導體基片(1)的直流偏置線(5、6、7、8、9、10、11、12)；所述直流偏置線(5、6、7、8、9、10、11、12)間隔性的電連接至所述SPiN二極管串(w1、w2、w3、w4、w5、w6)兩端。
在本發(fā)明的一個實施例中，所述第一天線臂(2)和所述第二天線臂(3)的導通長度根據(jù)預接收或發(fā)送的電磁波波長所確定。
本發(fā)明實施例提供適用于形成固態(tài)等離子天線的高性能基于臺狀有源區(qū)的SPiN二極管，基于臺狀有源區(qū)的SPiN二極管的頻率可重構(gòu)等離子全息天線體積小、結(jié)構(gòu)簡單、易于加工、無復雜饋源結(jié)構(gòu)、頻率可快速跳變，且天線關(guān)閉時將處于電磁波隱身狀態(tài)，可用于各種跳頻電臺或設備；由于其所有組成部分均在半導體基片一側(cè)，為平面結(jié)構(gòu)，易于組陣，可用作相控陣天線的基本組成單元。
實施例二
請參見圖4a-圖4r，圖4a-圖4r為本發(fā)明實施例的一種基于臺狀有源區(qū)的固態(tài)等離子pin二極管的制備方法示意圖，在上述實施例一的基礎上，以制備固態(tài)等離子區(qū)域長度為100微米的基于臺狀有源區(qū)的固態(tài)等離子pin二極管為例進行詳細說明，具體步驟如下：
S10、選取SOI襯底。
請參見圖4a，該SOI襯底101的晶向為(100)，另外，該SOI襯底101的摻雜類型為p型，摻雜濃度為1014cm-3的，頂層Si的厚度例如為20μm。
S20、在所述SOI襯底表面淀積一層氮化硅。
請參見圖4b，采用化學氣相沉積(Chemical vapor deposition，簡稱CVD)的方法，在SOI襯底101上淀積氮化硅層201。
S30、刻蝕SOI襯底形成有源區(qū)溝槽。
請參見圖4c-1，利用光刻工藝在所述氮化硅層上形成臺面有源區(qū)圖形，利用干法刻蝕工藝在所述有源區(qū)圖形的指定位置處刻蝕所述保護層及頂層硅從而形成臺面有源區(qū)301，俯視圖請參見圖4c-2。
S40、臺面的有源區(qū)四周平坦化處理。
請參見圖4d-1，氧化所述臺面有源區(qū)的四周側(cè)壁以使所述臺面有源區(qū)的四周側(cè)壁形成氧化層401，俯視圖請參見圖4d-2；
請參見圖4e-1，利用濕法刻蝕工藝刻蝕所述臺面有源區(qū)的四周側(cè)壁氧化層以完成所述臺面有源區(qū)的四周側(cè)壁平坦化，俯視圖請參見圖4e-2。
S50、在所述襯底表面淀積一層SiO2。
請參見圖4f，利用CVD方法在所述襯底上淀積一層二氧化硅601。
S60、光刻所述SiO2層。
請參見圖4g，利用光刻工藝在所述SiO2層上形成P區(qū)圖形，利用濕法刻蝕工藝去除P區(qū)圖形上的SiO2層。
S70、形成P區(qū)。
請參見圖4h，具體做法可以是：利用原位摻雜的方法，在所述SOI襯底表面的P區(qū)圖形上淀積p型硅形成P區(qū)801，通過控制氣體流量來控制P區(qū)的摻雜濃度。
S80、平整化襯底表面。
請參見圖4i，具體做法可以是：先利用干法刻蝕工藝使P區(qū)表面平整化，再利用濕法刻蝕工藝去除襯底表面的SiO2層。
S90、在所述襯底表面淀積一層SiO2。
請參見圖4j，具體做法可以是：利用CVD方法在所述襯底表面淀積二氧化硅層1001。
S100、光刻所述SiO2層。
請參見圖4k，利用光刻工藝在所述SiO2層上形成N區(qū)圖形；利用濕法刻蝕工藝去除N區(qū)上的SiO2層。
S110、形成N區(qū)。
請參見圖4l，利用原位摻雜的方法，在所述SOI襯底表面的N區(qū)圖形上淀積n型硅形成N區(qū)1201，通過控制氣體流量來控制N區(qū)的摻雜濃度。
S120、平整化襯底表面。
請參見圖4m，先利用干法刻蝕工藝使N區(qū)表面平整化，再利用濕法刻蝕工藝去除襯底表面的SiO2層。
S130、淀積多晶硅層。
請參見圖4n，可以利用CVD的方法，在溝槽里濺射金屬層1401。
S140、在表面形成二氧化硅(SiO2)層。
請參照圖4o，可以利用CVD的方法，在表面淀積二氧化硅(SiO2)層1501，厚度為500nm。
S150、平整表面。
請參照圖4p，可以采用CMP方法去除表面二氧化硅與氮化硅(SiN)層，使表面平整。
S160、雜質(zhì)激活。
在950-1150℃，退火0.5～2分鐘，使離子注入的雜質(zhì)激活、并且推進有源區(qū)中雜質(zhì)。
S170、光刻引線孔。
請參照圖4q，在二氧化硅(SiO2)層上光刻引線孔1701。
S180、形成引線。
請參照圖4r，可以在襯底表面濺射金屬，合金化形成金屬硅化物，并刻蝕掉表面的金屬；再在襯底表面濺射金屬1801，光刻引線。
S190、鈍化處理，光刻PAD。
請參照圖4s，可以通過淀積氮化硅(SiN)形成鈍化層1901，光刻PAD。最終形成固態(tài)等離子pin二極管，作為制備固態(tài)等離子天線材料。
實施例三
請參照圖5，圖5為本發(fā)明實施例的固態(tài)等離子pin二極管的器件結(jié)構(gòu)示意圖。該固態(tài)等離子pin二極管采用上述如圖1所示的制備方法制成。具體地，該固態(tài)等離子pin二極管在SOI襯底301上制備形成，且pin二極管的P區(qū)303、N區(qū)304以及橫向位于該P區(qū)303和該N區(qū)304之間的I區(qū)均位于該SOI襯底的頂層硅302內(nèi)。
以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明的保護范圍。
- 還沒有人留言評論。精彩留言會獲得點贊！