本公開實(shí)施例涉及半導(dǎo)體技術(shù)，且特別涉及具有導(dǎo)電插塞(conductiveplug)的半導(dǎo)體裝置結(jié)構(gòu)。

背景技術(shù)：

半導(dǎo)體集成電路(integratedcircuit，ic)工業(yè)已經(jīng)歷了快速成長。集成電路材料和設(shè)計(jì)的技術(shù)進(jìn)展產(chǎn)生了數(shù)個(gè)世代的集成電路，每一代都比前一代具有更小且更復(fù)雜的電路。然而，這些進(jìn)展增加了處理與制造集成電路的復(fù)雜性。

在集成電路的發(fā)展史中，功能密度(即每一晶片區(qū)內(nèi)互連裝置的數(shù)目)增加，同時(shí)幾何尺寸(即制造過程所產(chǎn)生的最小的組件(或線路))縮小。此元件尺寸微縮化的工藝一般來說具有增加生產(chǎn)效率與降低相關(guān)費(fèi)用的益處。

然而，由于特征部件尺寸持續(xù)縮減，制造過程持續(xù)變得更加復(fù)雜。舉例來說，所需光掩模的數(shù)目持續(xù)增加。因此，在越來越小的尺寸形成可靠的半導(dǎo)體裝置是一個(gè)挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

在一些實(shí)施例中，提供半導(dǎo)體裝置結(jié)構(gòu)，此半導(dǎo)體裝置結(jié)構(gòu)包含半導(dǎo)體基底，第一導(dǎo)電插塞和第二導(dǎo)電插塞在半導(dǎo)體基底上方且彼此相鄰，以及第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)在半導(dǎo)體基底上方且彼此相鄰，其中第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離，且第一導(dǎo)電插塞的第一高度大于第一導(dǎo)通孔結(jié)構(gòu)的第二高度。

在一些其他實(shí)施例中，提供半導(dǎo)體裝置結(jié)構(gòu)，此半導(dǎo)體裝置結(jié)構(gòu)包含半導(dǎo)體基底，第一介電層在半導(dǎo)體基底上方，第二介電層在第一介電層上方，第一導(dǎo)電插塞和第二導(dǎo)電插塞彼此相鄰，且穿透第一介電層和第二介電層，以及第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)在第二介電層中且不在第一介電層中，其中第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)彼此相鄰，且第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離。

在另外一些實(shí)施例中，提供半導(dǎo)體裝置結(jié)構(gòu)的形成方法，此方法包含形成第一介電層于半導(dǎo)體基底上方，形成第二介電層于第一介電層上方，形成第一通孔和第二通孔穿透第二介電層，形成第一貫穿洞和第二貫穿洞穿透第一介電層和第二介電層，以及形成第一導(dǎo)通孔結(jié)構(gòu)、第二導(dǎo)通孔結(jié)構(gòu)、第一導(dǎo)電插塞和第二導(dǎo)電插塞分別于第一通孔、第二通孔、第一貫穿洞和第二貫穿洞中，其中第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離。

附圖說明

根據(jù)以下的詳細(xì)說明并配合所附附圖可以更加理解本公開的概念。應(yīng)注意的是，根據(jù)本產(chǎn)業(yè)的標(biāo)準(zhǔn)慣例，圖示中的各種特征部件并未必按照比例繪制。事實(shí)上，可能任意的放大或縮小各種特征部件的尺寸，以做清楚的說明。

圖1a-圖1r顯示依據(jù)一些實(shí)施例的形成半導(dǎo)體裝置結(jié)構(gòu)的過程的各個(gè)階段的剖面示意圖。

圖1r-1顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)的另一剖面示意圖。

圖1r-2顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)的上視圖。

圖2顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)的剖面示意圖。

附圖標(biāo)記說明：

100、200半導(dǎo)體裝置結(jié)構(gòu)

110半導(dǎo)體基底

112單元區(qū)

114邏輯區(qū)

116a第一摻雜區(qū)

116b第二摻雜區(qū)

118、216、222a、291、311a、312a、313a、314a、315a、316a、317a、318a頂表面

120隔離結(jié)構(gòu)

132柵極介電層

134柵極電極

134a底表面

134b側(cè)壁

136功函數(shù)金屬層

138間隔層

140、170、210、240、270、290、320、350、360介電層

150、190、230、260蝕刻停止層

160、462、464、466、468導(dǎo)電接觸結(jié)構(gòu)

172、212、242、272溝槽

180、220、310導(dǎo)電材料層

182、222、252、282、331、332、333、334、335、336、337、338、372、374、416、418、422、424、426、428、430、442、444、446、448、450、472、474、476、478導(dǎo)線

214、244、274、292、294、296、298通孔

224、254、284、311、312、313、314、421、423、425、427、429、441、443、445、447、449導(dǎo)通孔結(jié)構(gòu)

224a第一端部

224b第二端部

315、316、317、318、412、414導(dǎo)電插塞

342a、342b釘扎層

344a、344b阻擋層

346a、346b自由層

a1、a2、a3、a4貫穿洞

d1、d2、d3、d4、d5、d6、d1距離

g柵極堆疊

h1、h2、h3、h4高度

i內(nèi)連接結(jié)構(gòu)

m1、m2磁性隨機(jī)存取存儲(chǔ)器

t1、t2、t3、t4晶體管

th1、th2、th3、th4、th5、th6厚度

w1、w2、w3、w4寬度

z方向

具體實(shí)施方式

要了解的是本說明書以下的公開內(nèi)容提供許多不同的實(shí)施例或范例，以實(shí)施所提供標(biāo)的的不同特征部件。本說明書以下的公開內(nèi)容是敘述各個(gè)構(gòu)件及其排列方式的特定范例，以求簡化本公開的說明。當(dāng)然，這些僅為范例并非用以限定本公開。例如，本說明書以下的公開內(nèi)容敘述了將一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件與上述第二特征部件是直接接觸的實(shí)施例，亦包含了尚可將附加的特征部件形成于上述第一特征部件與上述第二特征部件之間，而使上述第一特征部件與上述第二特征部件可能未直接接觸的實(shí)施例。另外，本公開的說明中不同范例可能使用重復(fù)的參考符號及/或用字。這些重復(fù)符號或用字是為了簡化與清晰的目的，并非用以限定各個(gè)實(shí)施例及/或所述外觀結(jié)構(gòu)之間的關(guān)系。

再者，為了方便描述附圖中一元件或特征部件與另一(復(fù)數(shù))元件或(復(fù)數(shù))特征部件的關(guān)系，可使用空間相關(guān)用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了附圖所繪示的方位之外，空間相關(guān)用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉(zhuǎn)90度或者位于其他方位)，并對應(yīng)地解讀所使用的空間相關(guān)用語的描述。應(yīng)當(dāng)理解的是，可于本公開的方法之前、期間和之后提供額外的操作，且在本公開的方法的其他實(shí)施例中，可取代或消除所述的一些操作。

圖1a-圖1r顯示依據(jù)一些實(shí)施例的形成半導(dǎo)體裝置結(jié)構(gòu)100的過程的各個(gè)階段的剖面示意圖。依據(jù)一些實(shí)施例，如圖1a所示，提供半導(dǎo)體基底110。依據(jù)一些實(shí)施例，半導(dǎo)體基底110具有單元區(qū)(cellregion)112和邏輯區(qū)114。依據(jù)一些實(shí)施例，形成于單元區(qū)112中的裝置(例如晶體管或存儲(chǔ)器裝置)的密度大于形成于邏輯區(qū)114中的裝置的密度。

半導(dǎo)體基底110可為半導(dǎo)體晶圓(例如硅晶圓)或一部分的半導(dǎo)體晶圓。在一些實(shí)施例中，半導(dǎo)體基底110可由包含單晶、多晶或非晶結(jié)構(gòu)的硅或鍺的元素半導(dǎo)體材料制成。

在一些其他實(shí)施例中，半導(dǎo)體基底110由化合物半導(dǎo)體例如碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦，合金半導(dǎo)體例如sige或gaasp，或前述的組合制成。半導(dǎo)體基底110也可包含多層半導(dǎo)體、絕緣層上覆半導(dǎo)體(semiconductoroninsulator，soi)(例如絕緣層上覆硅或絕緣層上覆鍺)或前述的組合。

依據(jù)一些實(shí)施例，如圖1a所示，隔離結(jié)構(gòu)120形成于半導(dǎo)體基底110中，以定義半導(dǎo)體基底110中的各種主動(dòng)區(qū)，且用以電性隔離彼此相鄰的裝置(例如晶體管)。依據(jù)一些實(shí)施例，隔離結(jié)構(gòu)120包含介電材料，例如氧化硅、氮化硅、氮氧化硅、摻氟硅玻璃(fluorine-dopedsilicateglass，fsg)、低介電常數(shù)(low-k)介電材料、其他合適的材料或前述的組合。依據(jù)一些實(shí)施例，隔離結(jié)構(gòu)120通過使用隔離技術(shù)形成，例如半導(dǎo)體區(qū)域性氧化(localoxidationofsemiconductor，locos)、淺溝槽隔離(shallowtrenchisolation，sti)或類似技術(shù)。

在一些實(shí)施例中，隔離結(jié)構(gòu)120的形成包含通過實(shí)施光微影工藝將半導(dǎo)體基底110圖案化，在半導(dǎo)體基底110中蝕刻出溝槽，以及用介電材料填入溝槽。在一些實(shí)施例中，填充的溝槽具有多層結(jié)構(gòu)，例如熱氧化物襯墊層和填充的氮化硅或氧化硅。

依據(jù)一些實(shí)施例，如圖1a所示，晶體管t1、t2、t3和t4形成于半導(dǎo)體基底110上和半導(dǎo)體基底110中。依據(jù)一些實(shí)施例，晶體管t1、t2、t3和t4通過隔離結(jié)構(gòu)120彼此隔開。依據(jù)一些實(shí)施例，每一個(gè)晶體管t1、t2、t3和t4包含柵極堆疊g、第一摻雜區(qū)116a和第二摻雜區(qū)116b。

依據(jù)一些實(shí)施例，晶體管t1和t2位于單元區(qū)112中。依據(jù)一些實(shí)施例，晶體管t3和t4位于邏輯區(qū)114中。依據(jù)一些實(shí)施例，由于形成于單元區(qū)112中的裝置的密度大于形成于邏輯區(qū)114中的裝置的密度，因此晶體管t1和t2的柵極堆疊g之間的距離d1小于晶體管t3和t4的柵極堆疊g之間的距離d2。依據(jù)一些實(shí)施例，距離d1在約30nm至50nm的范圍內(nèi)。依據(jù)一些實(shí)施例，距離d2在約100nm至200nm的范圍內(nèi)。

依據(jù)一些實(shí)施例，柵極堆疊g形成于半導(dǎo)體基底110上方。依據(jù)一些實(shí)施例，第一摻雜區(qū)116a和第二摻雜區(qū)116b在半導(dǎo)體基底110中且位于對應(yīng)的柵極堆疊g的相對兩側(cè)。依據(jù)一些實(shí)施例，柵極堆疊g包含柵極介電層132和柵極電極134。依據(jù)一些實(shí)施例，柵極電極134在柵極介電層132上方。

依據(jù)一些實(shí)施例，柵極介電層132由氧化硅、氮氧化硅、前述的組合或其他合適的材料制成。在一些實(shí)施例中，柵極介電層132包含高介電常數(shù)材料(high-k材料)。依據(jù)一些實(shí)施例，高介電常數(shù)材料包含金屬氧化物、金屬氮化物、金屬硅酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅酸鹽、金屬的氮氧化物、氧化鋁、二氧化鉿-氧化鋁(hfo2-al2o3)合金、其他合適的材料或前述的組合。

依據(jù)一些實(shí)施例，高介電常數(shù)材料包含氧化鉿(hfo2)、氧化鉿硅(hfsio)、氮氧化鉿硅(hfsion)、氧化鉿鉭(hftao)、氧化鉿鈦(hftio)、氧化鉿鋅(hfzro)或前述的組合。柵極介電層132通過使用化學(xué)氣相沉積(chemicalvapordeposition，cvd)工藝或其他合適的工藝形成。

依據(jù)一些實(shí)施例，柵極電極134包含合適的金屬材料，例如鋁、鎢、金、鉑、鈷、其他合適的金屬、前述的合金或前述的組合。在一些其他實(shí)施例中，柵極電極134包含多晶硅。依據(jù)一些實(shí)施例，柵極電極134通過使用物理氣相沉積(physicalvapordeposition，pvd)工藝、化學(xué)氣相沉積(cvd)工藝、電鍍工藝、類似工藝或前述的組合沉積。

依據(jù)一些實(shí)施例，在一些實(shí)施例中，柵極堆疊g更包含功函數(shù)(workfunction)金屬層136。依據(jù)一些實(shí)施例，功函數(shù)金屬層136在柵極電極134與柵極介電層132之間。依據(jù)一些實(shí)施例，功函數(shù)金屬層136覆蓋柵極電極134的底表面134a和側(cè)壁134b。依據(jù)一些實(shí)施例，功函數(shù)金屬層136提供晶體管期望的功函數(shù)以增強(qiáng)裝置效能，包含改善臨界電壓(thresholdvoltage)。

在形成n型金屬氧化物半導(dǎo)體(n-typemetaloxidesemiconductor，nmos)晶體管的實(shí)施例中，功函數(shù)金屬層136可為能夠提供適合裝置的功函數(shù)值的n型金屬，功函數(shù)值例如等于或小于約4.5ev。依據(jù)一些實(shí)施例，n型金屬包含金屬、金屬碳化物、金屬氮化物或前述的組合。舉例來說，n型金屬由鉭、氮化鉭或前述的組合制成。

另一方面，在形成p型金屬氧化物半導(dǎo)體(p-typemetaloxidesemiconductor，pmos)晶體管的實(shí)施例中，功函數(shù)金屬層136可為能夠提供適合裝置的功函數(shù)值的p型金屬，功函數(shù)值例如等于或大于約4.8ev。依據(jù)一些實(shí)施例，p型金屬包含金屬、金屬碳化物、金屬氮化物、其他合適的材料或前述的組合。舉例來說，p型金屬由鈦、氮化鈦、其他合適的材料或前述的組合制成。

依據(jù)一些實(shí)施例，功函數(shù)金屬層136包含鉿、鋯、鈦、鉭、鋁、金屬碳化物、鋁化物、釕或前述的組合。依據(jù)一些實(shí)施例，金屬碳化物包含碳化鉿或碳化鋯。依據(jù)一些實(shí)施例，功函數(shù)金屬層136通過使用物理氣相沉積(pvd)工藝、化學(xué)氣相沉積(cvd)工藝、原子層沉積(atomiclayerdeposition，ald)工藝、電鍍工藝、其他合適的方法或前述的組合形成。

依據(jù)一些實(shí)施例，第一摻雜區(qū)116a和第二摻雜區(qū)116b包含重?fù)诫s源極區(qū)和重?fù)诫s漏極區(qū)。依據(jù)一些實(shí)施例，第一摻雜區(qū)116a和第二摻雜區(qū)116b采用iiia族元素或va族元素?fù)诫s。依據(jù)一些實(shí)施例，第一摻雜區(qū)116a和第二摻雜區(qū)116b通過使用離子注入工藝形成。

依據(jù)一些實(shí)施例，如圖1a所示，每一個(gè)晶體管t1、t2、t3和t4更包含間隔層138。依據(jù)一些實(shí)施例，間隔層138圍繞對應(yīng)的柵極堆疊g。依據(jù)一些實(shí)施例，間隔層138包含介電材料，例如氮化硅、氮氧化硅或前述的組合。

依據(jù)一些實(shí)施例，如圖1a所示，介電層140形成于半導(dǎo)體基底110上方。依據(jù)一些實(shí)施例，介電層140圍繞晶體管t1、t2、t3和t4的柵極堆疊g。依據(jù)一些實(shí)施例，介電層140包含絕緣材料。

依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(borosilicateglass，bsg)、磷硅玻璃(phosphoricsilicateglass，psg)、硼磷硅玻璃(borophosphosilicateglass，bpsg)、氟硅玻璃(fluorinatedsilicateglass，fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。依據(jù)一些實(shí)施例，介電層140通過使用化學(xué)氣相沉積(cvd)工藝、高密度等離子體化學(xué)氣相沉積(highdensityplasmacvd，hdpcvd)工藝、旋轉(zhuǎn)涂布工藝、濺鍍工藝或前述的組合形成。

依據(jù)一些實(shí)施例，如圖1a所示，蝕刻停止層150沉積于介電層140和晶體管t1、t2、t3和t4的柵極堆疊g上方。在一些實(shí)施例中，蝕刻停止層150直接接觸柵極堆疊g。依據(jù)一些實(shí)施例，蝕刻停止層150由氮化硅或其他合適的材料制成。

依據(jù)一些實(shí)施例，如圖1a所示，導(dǎo)電接觸結(jié)構(gòu)160形成于介電層140和蝕刻停止層150中。依據(jù)一些實(shí)施例，多個(gè)導(dǎo)電接觸結(jié)構(gòu)160各自地穿透介電層140和蝕刻停止層150。依據(jù)一些實(shí)施例，這些導(dǎo)電接觸結(jié)構(gòu)160分別電性連接其下方的第一摻雜區(qū)116a和第二摻雜區(qū)116b。導(dǎo)電接觸結(jié)構(gòu)160包含鎢或其他合適的導(dǎo)電材料。

依據(jù)一些實(shí)施例，如圖1b所示，介電層170形成于蝕刻停止層150和導(dǎo)電接觸結(jié)構(gòu)160上方。依據(jù)一些實(shí)施例，介電層170包含絕緣材料。依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(bsg)、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氟硅玻璃(fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。依據(jù)一些實(shí)施例，介電層170通過使用化學(xué)氣相沉積(cvd)工藝、高密度等離子體化學(xué)氣相沉積(hdpcvd)工藝、旋轉(zhuǎn)涂布工藝、濺鍍工藝或前述的組合形成。

依據(jù)一些實(shí)施例，如圖1c所示，移除部分的介電層170。依據(jù)一些實(shí)施例，在移除工藝之后，溝槽172形成于介電層170中。依據(jù)一些實(shí)施例，溝槽172暴露出各自的導(dǎo)電接觸結(jié)構(gòu)160，且暴露出相鄰于導(dǎo)電接觸結(jié)構(gòu)160的部分的蝕刻停止層150。依據(jù)一些實(shí)施例，移除工藝包含光微影工藝和蝕刻工藝。

依據(jù)一些實(shí)施例，如圖1c所示，導(dǎo)電材料層180形成于介電層170上方。依據(jù)一些實(shí)施例，導(dǎo)電材料層180填入溝槽172中。導(dǎo)電材料層180包含銅、鋁、鎢或其他合適的導(dǎo)電材料。導(dǎo)電材料層180通過使用物理氣相沉積工藝或其他合適的工藝形成。

依據(jù)一些實(shí)施例，如圖1d所示，移除在溝槽172外面的導(dǎo)電材料層180。依據(jù)一些實(shí)施例，此移除工藝包含化學(xué)機(jī)械研磨工藝。依據(jù)一些實(shí)施例，余留在溝槽172中的導(dǎo)電材料層180形成導(dǎo)線182。依據(jù)一些實(shí)施例，導(dǎo)線182電性連接其下方各自的導(dǎo)電接觸結(jié)構(gòu)160。

依據(jù)一些實(shí)施例，如圖1e所示，蝕刻停止層190沉積于介電層170和導(dǎo)線182上方。在一些實(shí)施例中，蝕刻停止層190直接接觸導(dǎo)線182。依據(jù)一些實(shí)施例，蝕刻停止層190由氮化硅或其他合適的材料制成。

依據(jù)一些實(shí)施例，如圖1e所示，介電層210形成于蝕刻停止層190上方。依據(jù)一些實(shí)施例，介電層210包含絕緣材料。依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(bsg)、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氟硅玻璃(fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。依據(jù)一些實(shí)施例，介電層210通過使用化學(xué)氣相沉積(cvd)工藝、高密度等離子體化學(xué)氣相沉積(hdpcvd)工藝、旋轉(zhuǎn)涂布工藝、濺鍍工藝或前述的組合形成。

依據(jù)一些實(shí)施例，如圖1f所示，移除導(dǎo)線182上方的部分的介電層210和蝕刻停止層190。依據(jù)一些實(shí)施例，此移除工藝形成溝槽212于導(dǎo)線182上方的介電層210中。依據(jù)一些實(shí)施例，此移除工藝形成通孔(vias)214于介電層210和蝕刻停止層190中，且在溝槽212下方。依據(jù)一些實(shí)施例，通孔214與其上方各自的溝槽212相通。依據(jù)一些實(shí)施例，通孔214穿透介電層210和蝕刻停止層190。

依據(jù)一些實(shí)施例，如圖1f所示，導(dǎo)電材料層220形成于介電層210上方。依據(jù)一些實(shí)施例，導(dǎo)電材料層220填入溝槽212和通孔214中。導(dǎo)電材料層220包含銅、鋁、鎢或其他合適的導(dǎo)電材料。導(dǎo)電材料層220通過使用物理氣相沉積(pvd)工藝或其他合適的工藝形成。

依據(jù)一些實(shí)施例，如圖1g所示，移除在溝槽212和通孔214以外的導(dǎo)電材料層220。依據(jù)一些實(shí)施例，此移除工藝包含化學(xué)機(jī)械研磨工藝。依據(jù)一些實(shí)施例，余留在溝槽212中的導(dǎo)電材料層220形成導(dǎo)線222。依據(jù)一些實(shí)施例，余留在通孔214中的導(dǎo)電材料層220形成導(dǎo)通孔結(jié)構(gòu)224。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)224連接其上方各自的導(dǎo)線222。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)224與其上方的導(dǎo)線222之間沒有界面。在一些實(shí)施例中，導(dǎo)線222的頂表面222a與介電層210的頂表面216對齊。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)224延伸于與半導(dǎo)體基底110的頂表面118垂直的方向z。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)224為柱狀，例如梯形柱狀。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)224具有第一端部224a和第二端部224b。

依據(jù)一些實(shí)施例，第二端部224b在第一端部224a與半導(dǎo)體基底110之間。依據(jù)一些實(shí)施例，第一端部224a比第二端部224b寬。依據(jù)一些實(shí)施例，導(dǎo)線222延伸于與頂表面118平行的平面。

依據(jù)一些實(shí)施例，如圖1h所示，實(shí)施圖1e-圖1g的步驟，以形成蝕刻停止層230、介電層240、導(dǎo)線252和導(dǎo)通孔結(jié)構(gòu)254于介電層210和導(dǎo)線222上方。依據(jù)一些實(shí)施例，蝕刻停止層230形成于介電層210和導(dǎo)線222上方。依據(jù)一些實(shí)施例，介電層240形成于蝕刻停止層230上方。

依據(jù)一些實(shí)施例，導(dǎo)線252填充于介電層240的溝槽242中。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)254填充于穿透介電層240和蝕刻停止層230的通孔244中。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)254連接其上方各自的導(dǎo)線252。

依據(jù)一些實(shí)施例，如圖1i所示，實(shí)施圖1e-圖1g的步驟，以形成蝕刻停止層260、介電層270、導(dǎo)線282和導(dǎo)通孔結(jié)構(gòu)284于介電層240和導(dǎo)線252上方。依據(jù)一些實(shí)施例，蝕刻停止層260形成于介電層240和導(dǎo)線252上方。依據(jù)一些實(shí)施例，介電層270形成于蝕刻停止層260上方。

依據(jù)一些實(shí)施例，導(dǎo)線282填充于介電層270的溝槽272中。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)284填充于穿透介電層270和蝕刻停止層260的通孔274中。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)284連接其上方各自的導(dǎo)線282。

依據(jù)一些實(shí)施例，如圖1j所示，介電層290沉積于介電層270和導(dǎo)線282上方。依據(jù)一些實(shí)施例，介電層290包含絕緣材料。依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(bsg)、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氟硅玻璃(fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。依據(jù)一些實(shí)施例，介電層290通過使用化學(xué)氣相沉積(cvd)工藝、高密度等離子體化學(xué)氣相沉積(hdpcvd)工藝、旋轉(zhuǎn)涂布工藝、濺鍍工藝或前述的組合形成。

依據(jù)一些實(shí)施例，如圖1k所示，移除導(dǎo)線282上方的部分的介電層290。依據(jù)一些實(shí)施例，此移除工藝形成通孔292、294、296和298穿透介電層290。依據(jù)一些實(shí)施例，通孔292、294、296和298暴露出部分的導(dǎo)線282。依據(jù)一些實(shí)施例，此移除工藝包含光微影工藝和蝕刻工藝(例如干蝕刻工藝)。

依據(jù)一些實(shí)施例，如圖1l所示，移除部分的介電層140、170、210、240、270和290，以及部分的蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，此移除工藝形成貫穿洞(throughhole)a1和a2穿透介電層140、170、210、240、270和290，以及蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，貫穿洞a1和a2分別暴露出晶體管t1和t2的第一摻雜區(qū)116a。

依據(jù)一些實(shí)施例，如圖1m所示，移除部分的介電層140、170、210、240、270和290，以及部分的蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，此移除工藝形成貫穿洞a3和a4穿透介電層140、170、210、240、270和290，以及蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，貫穿洞a3和a4分別暴露出晶體管t1和t2的第二摻雜區(qū)116b。

依據(jù)一些實(shí)施例，由于貫穿洞a1和a3(或貫穿洞a2和a4)之間的距離d1很小，因此貫穿洞a1、a2、a3和a4通過使用二道光微影和二道蝕刻(two-photolithography,two-etch，2p2e)工藝(即圖1l和圖1m的工藝)形成。假如距離d1足夠大，貫穿洞a1、a2、a3和a4可通過使用一道光微影和一道蝕刻(one-photolithography,one-etch，1p1e)工藝形成。

依據(jù)一些實(shí)施例，如圖1n所示，導(dǎo)電材料層310形成于介電層290上方。依據(jù)一些實(shí)施例，導(dǎo)電材料層310填入通孔292、294、296和298中，以及貫穿洞a1、a2、a3和a4中。導(dǎo)電材料層310包含銅、鋁、鎢或其他合適的導(dǎo)電材料。導(dǎo)電材料層310通過使用物理氣相沉積(pvd)工藝或其他合適的工藝形成。

依據(jù)一些實(shí)施例，如圖1o所示，移除在通孔292、294、296和298，以及貫穿洞a1、a2、a3和a4以外的導(dǎo)電材料層310。依據(jù)一些實(shí)施例，余留在通孔292、294、296和298中的導(dǎo)電材料層310分別形成導(dǎo)通孔結(jié)構(gòu)311、312、313和314。依據(jù)一些實(shí)施例，余留在貫穿洞a1、a2、a3和a4中的導(dǎo)電材料層310分別形成導(dǎo)電插塞(conductiveplugs)315、316、317和318。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)311、312、313和314電性連接其下方各自的導(dǎo)線282。依據(jù)一些實(shí)施例，導(dǎo)電插塞315、316、317和318電性連接其下方各自的第一摻雜區(qū)116a和第二摻雜區(qū)116b。

依據(jù)一些實(shí)施例，導(dǎo)電插塞315、316、317和318各自地穿透介電層140、170、210、240、270和290以及蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)311、312、313和314以及導(dǎo)電插塞315、316、317和318延伸于與半導(dǎo)體基底110的頂表面118垂直的方向z。

依據(jù)一些實(shí)施例，整個(gè)導(dǎo)電插塞315位于晶體管t1的第一摻雜區(qū)116a的正上方。依據(jù)一些實(shí)施例，整個(gè)導(dǎo)電插塞317位于晶體管t1的第二摻雜區(qū)116b的正上方。依據(jù)一些實(shí)施例，整個(gè)導(dǎo)電插塞316位于晶體管t2的第一摻雜區(qū)116a的正上方。依據(jù)一些實(shí)施例，整個(gè)導(dǎo)電插塞318位于晶體管t2的第二摻雜區(qū)116b的正上方。

在一些實(shí)施例中，導(dǎo)通孔結(jié)構(gòu)311、312、313和314、導(dǎo)電插塞315、316、317和318，以及介電層的頂表面311a、312a、313a、314a、315a、316a、317a、318a和291彼此對齊。依據(jù)一些實(shí)施例，頂表面311a、312a、313a、314a、315a、316a、317a、318a遠(yuǎn)離半導(dǎo)體基底110。

依據(jù)一些實(shí)施例，如圖1p所示，介電層320沉積于介電層290、導(dǎo)通孔結(jié)構(gòu)311、312、313和314以及導(dǎo)電插塞315、316、317和318上方。依據(jù)一些實(shí)施例，介電層320包含絕緣材料。依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(bsg)、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氟硅玻璃(fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。依據(jù)一些實(shí)施例，介電層320通過使用化學(xué)氣相沉積(cvd)工藝、高密度等離子體化學(xué)氣相沉積(hdpcvd)工藝、旋轉(zhuǎn)涂布工藝、濺鍍工藝或前述的組合形成。

依據(jù)一些實(shí)施例，如圖1q所示，導(dǎo)線331、332、333、334、335、336、337和338形成于介電層320中。依據(jù)一些實(shí)施例，導(dǎo)線331、332、333、334、335、336、337和338分別在導(dǎo)通孔結(jié)構(gòu)311、312、313和314以及導(dǎo)電插塞315、316、317和318上方，并且分別連接導(dǎo)通孔結(jié)構(gòu)311、312、313和314以及導(dǎo)電插塞315、316、317和318。

依據(jù)一些實(shí)施例，如圖1r所示，釘扎層(pinnedlayer)342a和342b分別形成于導(dǎo)線335和336上方。依據(jù)一些實(shí)施例，每一個(gè)釘扎層342a和342b包含單層或多層結(jié)構(gòu)。舉例來說，每一個(gè)釘扎層342a和342b包含磁性材料，例如cofe、cofeb、nife、co、fe、ni或類似材料。

在一些實(shí)施例中，每一個(gè)釘扎層342a和342b包含多層，例如底層和上方層。依據(jù)一些實(shí)施例，底層由合適的反鐵磁性(anti-ferromagnetic)材料形成，例如ptmn、nimn、irmn、femn或類似材料。依據(jù)一些實(shí)施例，上方層由磁性材料形成，例如cofe、cofeb、nife、co、fe、ni或類似材料。

依據(jù)一些實(shí)施例，如圖1r所示，阻擋層(barrierlayer)344a和344b分別形成于釘扎層342a和342b上方。依據(jù)一些實(shí)施例，阻擋層344a和344b包含介電材料，例如mgo、al2o3及/或類似材料。依據(jù)一些實(shí)施例，如圖1r所示，自由層(freelayer)346a和346b分別形成于阻擋層344a和344b上方。依據(jù)一些實(shí)施例，自由層346a和346b包含磁性材料，例如cofeb、nife、co、fe、ni、feb、fept及/或類似材料。

依據(jù)一些實(shí)施例，如圖1r所示，介電層350形成于介電層320以及導(dǎo)線331、332、333、334、335、336、337和338上方。依據(jù)一些實(shí)施例，釘扎層342a和342b、阻擋層344a和344b以及自由層346a和346b在介電層350中。依據(jù)一些實(shí)施例，介電層350包含絕緣材料。依據(jù)一些實(shí)施例，絕緣材料包含氧化硅，例如硼硅玻璃(bsg)、磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氟硅玻璃(fsg)、低介電常數(shù)(low-k)材料、多孔介電材料或前述的組合。

依據(jù)一些實(shí)施例，如圖1r所示，介電層360形成于介電層350上方。依據(jù)一些實(shí)施例，介電層360包含絕緣材料。依據(jù)一些實(shí)施例，如圖1r所示，導(dǎo)線372和374形成于介電層360中。依據(jù)一些實(shí)施例，導(dǎo)線372和374分別電性連接自由層346a和346b。依據(jù)一些實(shí)施例，大致上已形成半導(dǎo)體裝置結(jié)構(gòu)100。

依據(jù)一些實(shí)施例，導(dǎo)線372和374包含導(dǎo)電材料。依據(jù)一些實(shí)施例，導(dǎo)線335、釘扎層342a、阻擋層344a、自由層346a以及導(dǎo)線337和372一起形成磁性隨機(jī)存取存儲(chǔ)器(magneticrandomaccessmemory，mram)m1。依據(jù)一些實(shí)施例，導(dǎo)線336、釘扎層342b、阻擋層344b、自由層346b以及導(dǎo)線338和374一起形成磁性隨機(jī)存取存儲(chǔ)器(mram)m2。

依據(jù)一些實(shí)施例，由于形成于單元區(qū)112中的裝置的密度大于形成于邏輯區(qū)114中的裝置的密度，因此導(dǎo)電插塞315、316、317和318中相鄰的兩個(gè)之間的最小距離小于導(dǎo)通孔結(jié)構(gòu)311、312、313和314中相鄰的兩個(gè)之間的最小距離。舉例來說，導(dǎo)電插塞315和317之間的最小距離d3小于導(dǎo)通孔結(jié)構(gòu)311和312之間的最小距離d4。依據(jù)一些實(shí)施例，距離d3在約30nm至100nm的范圍內(nèi)。

由于形成于單元區(qū)112中的裝置的密度大于形成于邏輯區(qū)114中的裝置的密度，因此在單元區(qū)112形成通孔及/或溝槽于介電層中的光微影工藝和蝕刻工藝不同于在邏輯區(qū)114形成通孔及/或溝槽于介電層中的光微影工藝和蝕刻工藝。也就是說，實(shí)施于單元區(qū)112和邏輯區(qū)114中的光微影工藝使用不同的光掩模。再者，假如導(dǎo)電插塞315和317之間的最小距離d3很小，實(shí)施于單元區(qū)112的光微影工藝可能需要使用一個(gè)以上的光掩模，以形成通孔及/或溝槽于單元區(qū)112的介電層中。

由于本公開的實(shí)施例形成貫穿洞a1、a2、a3或a4穿透介電層140、170、210、240、270和290以及蝕刻停止層150、190、230和260，因此不須要通過使用兩個(gè)以上的光掩模來分別形成通孔于介電層140、170、210、240、270和290中以及蝕刻停止層150、190、230和260中。

因此，貫穿洞a1、a2、a3和a4的形成減少了所需光掩模的數(shù)目。結(jié)果，依據(jù)一些實(shí)施例，貫穿洞a1、a2、a3和a4的形成減少了形成半導(dǎo)體裝置結(jié)構(gòu)100的工藝成本。

由于每一個(gè)導(dǎo)電插塞315、316、317和318通過使用整合式形成工藝形成，因此在導(dǎo)電插塞315、316、317和318中沒有界面形成。因此，每一個(gè)導(dǎo)電插塞315、316、317和318的電阻小于如圖1q所示的由導(dǎo)通孔結(jié)構(gòu)311、284、254和224、導(dǎo)電接觸結(jié)構(gòu)160以及導(dǎo)線182、222、252和282所形成的內(nèi)連接結(jié)構(gòu)i的電阻。結(jié)果，改善了有著導(dǎo)電插塞315、316、317和318的半導(dǎo)體裝置結(jié)構(gòu)100的效能。

在一些實(shí)施例中，如圖1r所示，導(dǎo)電插塞315的高度h1大于導(dǎo)通孔結(jié)構(gòu)311的高度h2。在一些實(shí)施例中，導(dǎo)電插塞317的高度h3大于導(dǎo)通孔結(jié)構(gòu)312的高度h4。在一些實(shí)施例中，導(dǎo)電插塞315的高度h1與導(dǎo)通孔結(jié)構(gòu)311的高度h2的比值等于或大于約2。在一些實(shí)施例中，高度h1在約200nm至約400nm的范圍內(nèi)。

在一些實(shí)施例中，導(dǎo)電插塞315的最大寬度w1大于導(dǎo)通孔結(jié)構(gòu)311的最大寬度w2。在一些實(shí)施例中，最大寬度w1與最大寬度w2的比值在約2至約10的范圍內(nèi)。依據(jù)一些實(shí)施例，最大寬度w1在約10nm至約100nm的范圍內(nèi)。在一些實(shí)施例中，導(dǎo)電插塞317的最大寬度w3大于導(dǎo)通孔結(jié)構(gòu)312的最大寬度w4。在一些實(shí)施例中，導(dǎo)線335與337之間的距離d5小于導(dǎo)線331與332之間的距離d6。

依據(jù)一些實(shí)施例，導(dǎo)電插塞315、316、317和318具有相同的高度。也就是說，依據(jù)一些實(shí)施例，高度h1等于高度h3。在一些實(shí)施例中，導(dǎo)電插塞315、316、317和318的高度大于介電層140、170、210、240、270和290的厚度th1、th2、th3、th4、th5和th6的總和。依據(jù)一些實(shí)施例，厚度th1、th2、th3、th4、th5或th6在約至約的范圍內(nèi)。由于每一個(gè)厚度th1、th2、th3、th4、th5和th6很小，因此穿透介電層140、170、210、240、270和290的貫穿洞a1、a2、a3或a4的深寬比(aspectratio)能夠維持在合適的范圍內(nèi)。依據(jù)一些實(shí)施例，導(dǎo)電插塞315、316、317和318直接接觸半導(dǎo)體基底110。

在一些實(shí)施例中，貫穿洞a1、a2、a3或a4的深寬比，或者高度h1與最大寬度w1的比值在約2至約10的范圍內(nèi)。在一些實(shí)施例中，導(dǎo)電插塞電性連接晶體管t1、t2、t3和t4各自的柵極電極134，且詳細(xì)描述如下。

圖1r-1顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)100的另一個(gè)剖面示意圖。圖1r-2顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)100的上視圖。

簡明起見，依據(jù)一些實(shí)施例，圖1r-2僅顯示半導(dǎo)體基底110、隔離結(jié)構(gòu)120、第一摻雜區(qū)116a、第二摻雜區(qū)116b、柵極堆疊g、間隔層138、導(dǎo)電插塞315、316、317、318、412和414以及導(dǎo)通孔結(jié)構(gòu)311、312、313、314、429和449。

圖1r顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)100，沿圖1r-2中的剖面線i-i’的剖面示意圖。圖1r-1顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)100，沿圖1r-2中的剖面線ii-ii’的剖面示意圖。

依據(jù)一些實(shí)施例，如圖1r-1和圖1r-2所示，半導(dǎo)體裝置結(jié)構(gòu)100更包含導(dǎo)電插塞412和414、導(dǎo)線416、418、422、424、426、428、430、442、444、446、448和450以及導(dǎo)通孔結(jié)構(gòu)421、423、425、427、429、441、443、445、447和449。

依據(jù)一些實(shí)施例，導(dǎo)電插塞412和414穿透介電層140、170、210、240、270和290以及蝕刻停止層150、190、230和260。依據(jù)一些實(shí)施例，導(dǎo)電插塞412和414電性連接晶體管t1和t2的各自的柵極電極134。在一些實(shí)施例中，導(dǎo)電插塞412和414在形成導(dǎo)電插塞315、316、317和318的期間形成。

依據(jù)一些實(shí)施例，導(dǎo)線416和418形成于介電層320中。依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)421和441形成于蝕刻停止層150中，且電性連接晶體管t3和t4的各自的柵極電極134。依據(jù)一些實(shí)施例，導(dǎo)線422和442形成于介電層170中，且電性連接各自的導(dǎo)通孔結(jié)構(gòu)421和441。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)423和443形成于蝕刻停止層190和介電層210中，且電性連接各自的導(dǎo)線422和442。依據(jù)一些實(shí)施例，導(dǎo)線424和444形成于介電層210中，且電性連接各自的導(dǎo)通孔結(jié)構(gòu)423和443。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)425和445形成于蝕刻停止層230和介電層240中，且電性連接各自的導(dǎo)線424和444。依據(jù)一些實(shí)施例，導(dǎo)線426和446形成于介電層240中，且電性連接各自的導(dǎo)通孔結(jié)構(gòu)425和445。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)427和447形成于蝕刻停止層260和介電層270中，且電性連接各自的導(dǎo)線426和446。依據(jù)一些實(shí)施例，導(dǎo)線428和448形成于介電層270中，且電性連接各自的導(dǎo)通孔結(jié)構(gòu)427和447。

依據(jù)一些實(shí)施例，導(dǎo)通孔結(jié)構(gòu)429和449形成于介電層290中，且電性連接各自的導(dǎo)線428和448。依據(jù)一些實(shí)施例，導(dǎo)線430和450形成于介電層320中，且電性連接各自的導(dǎo)通孔結(jié)構(gòu)429和449。

圖2顯示依據(jù)一些實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)200的剖面示意圖。依據(jù)一些實(shí)施例，如圖2所示，半導(dǎo)體裝置結(jié)構(gòu)200相似于半導(dǎo)體裝置結(jié)構(gòu)100，除了半導(dǎo)體裝置結(jié)構(gòu)200更包含導(dǎo)電接觸結(jié)構(gòu)462、464、466和468以及導(dǎo)線472、474、476和478。

依據(jù)一些實(shí)施例，導(dǎo)電接觸結(jié)構(gòu)462、464、466和468穿透介電層140和蝕刻停止層150。依據(jù)一些實(shí)施例，導(dǎo)電接觸結(jié)構(gòu)462、464、466和468分別電性連接晶體管t1和t2的第一摻雜區(qū)116a和第二摻雜區(qū)116b。

依據(jù)一些實(shí)施例，導(dǎo)線472、474、476和478形成于介電層170中。依據(jù)一些實(shí)施例，導(dǎo)線472將導(dǎo)電插塞315電性連接至導(dǎo)電接觸結(jié)構(gòu)462。依據(jù)一些實(shí)施例，導(dǎo)線474將導(dǎo)電插塞317電性連接至導(dǎo)電接觸結(jié)構(gòu)464。依據(jù)一些實(shí)施例，導(dǎo)線476將導(dǎo)電插塞316電性連接至導(dǎo)電接觸結(jié)構(gòu)466。依據(jù)一些實(shí)施例，導(dǎo)線478將導(dǎo)電插塞318電性連接至導(dǎo)電接觸結(jié)構(gòu)468。

依據(jù)一些實(shí)施例，導(dǎo)電插塞315、316、317、318穿透介電層210、240、270和290以及蝕刻停止層190、230和260。在一些實(shí)施例中，導(dǎo)電插塞315、316、317、318穿透兩個(gè)以上介電層。依據(jù)一些實(shí)施例，貫穿洞a1、a2、a3和a4穿透介電層210、240、270和290，且暴露出導(dǎo)線472、476、474和478。

依據(jù)一些實(shí)施例，本公開提供半導(dǎo)體裝置結(jié)構(gòu)及其形成方法。這些方法(用以形成半導(dǎo)體裝置結(jié)構(gòu))形成導(dǎo)電插塞穿透介電層，以減少所需的光掩模數(shù)目。結(jié)果，導(dǎo)電插塞的形成減少了形成半導(dǎo)體裝置結(jié)構(gòu)的工藝成本。

依據(jù)一些實(shí)施例，提供半導(dǎo)體裝置結(jié)構(gòu)，半導(dǎo)體裝置結(jié)構(gòu)包含半導(dǎo)體基底。半導(dǎo)體裝置結(jié)構(gòu)包含第一導(dǎo)電插塞和第二導(dǎo)電插塞在半導(dǎo)體基底上方且彼此相鄰。半導(dǎo)體裝置結(jié)構(gòu)包含第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)在半導(dǎo)體基底上方且彼此相鄰。第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離，第一導(dǎo)電插塞的第一高度大于第一導(dǎo)通孔結(jié)構(gòu)的第二高度。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞的第一最大寬度大于第一導(dǎo)通孔結(jié)構(gòu)的第二最大寬度。

在一些其他實(shí)施例中，其中第二導(dǎo)電插塞的第三最大寬度大于第二導(dǎo)通孔結(jié)構(gòu)的第四最大寬度。

在一些其他實(shí)施例中，其中第二導(dǎo)電插塞的第三高度大于第二導(dǎo)通孔結(jié)構(gòu)的第四高度。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞的第一頂表面與第二導(dǎo)電插塞的第二頂表面對齊。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞的第一高度與第一導(dǎo)通孔結(jié)構(gòu)的第二高度的比值等于或大于2。

在一些其他實(shí)施例中，上述半導(dǎo)體裝置結(jié)構(gòu)更包含第一導(dǎo)線連接第一導(dǎo)電插塞，第二導(dǎo)線連接第二導(dǎo)電插塞，第三導(dǎo)線連接第一導(dǎo)通孔結(jié)構(gòu)，以及第四導(dǎo)線連接第二導(dǎo)通孔結(jié)構(gòu)，其中第一導(dǎo)線與第二導(dǎo)線之間的第三距離小于第三導(dǎo)線與第四導(dǎo)線之間的第四距離。

在一些其他實(shí)施例中，其中第一導(dǎo)通孔結(jié)構(gòu)的第一頂表面與第一導(dǎo)電插塞的第二頂表面對齊。

依據(jù)一些實(shí)施例，提供半導(dǎo)體裝置結(jié)構(gòu)，半導(dǎo)體裝置結(jié)構(gòu)包含半導(dǎo)體基底。半導(dǎo)體裝置結(jié)構(gòu)包含第一介電層在半導(dǎo)體基底上方，半導(dǎo)體裝置結(jié)構(gòu)包含第二介電層在第一介電層上方。半導(dǎo)體裝置結(jié)構(gòu)包含第一導(dǎo)電插塞和第二導(dǎo)電插塞彼此相鄰，且各自穿透第一介電層和第二介電層。半導(dǎo)體裝置結(jié)構(gòu)包含第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)在第二介電層中且不在第一介電層中，第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)彼此相鄰，第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離。

在一些其他實(shí)施例中，上述半導(dǎo)體裝置結(jié)構(gòu)更包含蝕刻停止層在第一介電層與第二介電層之間，其中第一導(dǎo)電插塞和第二導(dǎo)電插塞穿透蝕刻停止層。

在一些其他實(shí)施例中，上述半導(dǎo)體裝置結(jié)構(gòu)更包含晶體管，晶體管包含柵極電極、源極區(qū)和漏極區(qū)，其中柵極電極在半導(dǎo)體基底上方，源極區(qū)和漏極區(qū)在半導(dǎo)體基底中且位于柵極電極的相對兩側(cè)，且第一導(dǎo)電插塞和第二導(dǎo)電插塞分別在源極區(qū)和漏極區(qū)上方。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞和第二導(dǎo)電插塞分別電性連接源極區(qū)和漏極區(qū)。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞和第二導(dǎo)電插塞具有相同的高度。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞的高度大于第一介電層的第一厚度與第二介電層的第二厚度的總和。

在一些其他實(shí)施例中，其中第一導(dǎo)電插塞和第二導(dǎo)電插塞直接接觸半導(dǎo)體基底。

依據(jù)一些實(shí)施例，提供半導(dǎo)體裝置結(jié)構(gòu)的形成方法，此方法包含形成第一介電層于半導(dǎo)體基底上方。此方法包含形成第二介電層于第一介電層上方。此方法包含形成第一通孔和第二通孔穿透第二介電層。此方法包含形成第一貫穿洞和第二貫穿洞穿透第一介電層和第二介電層。此方法包含形成第一導(dǎo)通孔結(jié)構(gòu)、第二導(dǎo)通孔結(jié)構(gòu)、第一導(dǎo)電插塞和第二導(dǎo)電插塞分別于第一通孔、第二通孔、第一貫穿洞和第二貫穿洞中，第一導(dǎo)電插塞與第二導(dǎo)電插塞之間的第一距離小于第一導(dǎo)通孔結(jié)構(gòu)與第二導(dǎo)通孔結(jié)構(gòu)之間的第二距離。

在一些其他實(shí)施例中，上述方法更包含在第二介電層的形成之前，形成第三導(dǎo)通孔結(jié)構(gòu)和第四導(dǎo)通孔結(jié)構(gòu)于第一介電層中，其中第三導(dǎo)通孔結(jié)構(gòu)和第四導(dǎo)通孔結(jié)構(gòu)分別電性連接第一導(dǎo)通孔結(jié)構(gòu)和第二導(dǎo)通孔結(jié)構(gòu)。

在一些其他實(shí)施例中，上述方法更包含形成第三介電層于第二介電層上方，以及形成第一導(dǎo)線、第二導(dǎo)線、第三導(dǎo)線和第四導(dǎo)線于第三介電層中，其中第一導(dǎo)線、第二導(dǎo)線、第三導(dǎo)線和第四導(dǎo)線分別電性連接第一導(dǎo)通孔結(jié)構(gòu)、第二導(dǎo)通孔結(jié)構(gòu)、第一導(dǎo)電插塞和第二導(dǎo)電插塞。

在一些其他實(shí)施例中，其中第一貫穿洞、第二貫穿洞、第一導(dǎo)通孔結(jié)構(gòu)、第二導(dǎo)通孔結(jié)構(gòu)、第一導(dǎo)電插塞和第二導(dǎo)電插塞的形成包含移除部分的第一介電層和部分的第二介電層，以形成第一貫穿洞和第二貫穿洞暴露出部分的半導(dǎo)體基底，以及將導(dǎo)電材料填入第一通孔、第二通孔、第一貫穿洞和第二貫穿洞中，以形成第一導(dǎo)通孔結(jié)構(gòu)、第二導(dǎo)通孔結(jié)構(gòu)、第一導(dǎo)電插塞和第二導(dǎo)電插塞。

在一些其他實(shí)施例中，其中第一貫穿洞和第二貫穿洞的形成包含在第一通孔和第二通孔形成之后，移除部分的第一介電層和部分的第二介電層，以形成第一貫穿洞和第二貫穿洞，其中第一貫穿洞暴露出半導(dǎo)體基底上方的第一導(dǎo)線的第一部分，且第二貫穿洞暴露出半導(dǎo)體基底上方的第二導(dǎo)線的第二部分。

前述內(nèi)文概述了許多實(shí)施例的特征，使本領(lǐng)域技術(shù)人員可以從各個(gè)方面更佳地了解本公開。本領(lǐng)域技術(shù)人員應(yīng)可理解，且可輕易地以本公開為基礎(chǔ)來設(shè)計(jì)或修飾其他工藝及結(jié)構(gòu)，并以此達(dá)到相同的目的及/或達(dá)到與在此介紹的實(shí)施例等相同的優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員也應(yīng)了解這些相等的結(jié)構(gòu)并未背離本公開的發(fā)明精神與范圍。在不背離本公開的發(fā)明精神與范圍的前提下，可對本公開進(jìn)行各種改變、置換或修改。