本發(fā)明一般涉及半導(dǎo)體器件，且更具體而言涉及具有金屬柵電極的肖特基二極管及其形成方法。

背景技術(shù)：

半導(dǎo)體器件用在很多電子和其他應(yīng)用中。通過在半導(dǎo)體晶片上沉積很多類型的薄膜材料且對薄膜材料進行構(gòu)圖以形成集成電路,半導(dǎo)體器件包含在半導(dǎo)體晶片上形成的集成電路。

在半導(dǎo)體產(chǎn)業(yè)中存在減小特征尺寸和/或改善半導(dǎo)體器件的性能的趨勢。例如，縮放器件的特征以改善電流性能、減小寄生電阻的性能等。然而，這種技術(shù)進步需要克服很多挑戰(zhàn)。一個挑戰(zhàn)涉及包括有源區(qū)域的硅化的前端制程（front-end-of-line）中的接觸形成以及通過絕緣層形成到它的接觸?？s放通過減小接觸尺寸以及接觸到接觸的間隔向這些工藝提出挑戰(zhàn)。越來越多的硅化引入明顯減小工藝產(chǎn)量的缺點。另一挑戰(zhàn)是在半導(dǎo)體器件中使用的二極管的性能的改善。

作為金屬半導(dǎo)體二極管的肖特基二極管通常通過使硅化物區(qū)域與半導(dǎo)體區(qū)域接觸而形成。這是因為基于硅化物的二極管與常規(guī)半導(dǎo)體處理的兼容性。然而，這種二極管具有很多限制。例如，由于較薄的硅化物以及增加的場區(qū)域的存在，拐角處泄露電流會增加。

圖1包括圖1a和1b，說明常規(guī)的基于硅化物的肖特基二極管，其中圖1a說明半導(dǎo)體器件的頂視圖且圖1b說明半導(dǎo)體器件的剖面圖。

參考圖1b，在硅化物接觸區(qū)域23和第一摻雜區(qū)域20之間形成肖特基接觸。硅化物接觸區(qū)域23在第一摻雜區(qū)域20上形成且在相鄰隔離區(qū)域50之間形成。通過在第二摻雜區(qū)域21上形成的硅化物區(qū)域22形成到半導(dǎo)體的接觸，該第二摻雜區(qū)域21是用于接觸二極管的半導(dǎo)體部分的重摻雜區(qū)域。

隔離區(qū)域50防止硅化物接觸區(qū)域23直接接觸硅化物區(qū)域22。在一些器件中，硅化物接觸區(qū)域23在接觸插塞31下方形成，例如在接觸插塞31下方的溝槽中形成，使得在接觸插塞31下方形成多個硅化物接觸區(qū)域23。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個實施例，半導(dǎo)體器件包含布置在基板的第一區(qū)域中的第一摻雜區(qū)域。包含金屬層的第一部分的第一金屬電極布置在第一摻雜區(qū)域上且接觸第一摻雜區(qū)域。第二摻雜區(qū)域布置在基板的第二區(qū)域中。電介質(zhì)層布置在第二摻雜區(qū)域上。包含金屬層的第二部分的第二金屬電極布置在電介質(zhì)層上。第二金屬電極電容耦合到第二摻雜區(qū)域。

根據(jù)本發(fā)明的備選實施例，半導(dǎo)體器件包含布置在基板的第一區(qū)域中的第一摻雜區(qū)域。包含金屬層的金屬電極布置在第一摻雜區(qū)域上且接觸第一摻雜區(qū)域。金屬電極被側(cè)墻環(huán)繞。

根據(jù)本發(fā)明的備選實施例，晶體管包含布置在基板中的第一摻雜類型的溝道區(qū)域。柵極電介質(zhì)層布置在溝道區(qū)域上。柵電極布置在柵極電介質(zhì)層上。第二摻雜類型的第一源極/漏極區(qū)域布置在基板中和/或上且耦合到溝道區(qū)域。第二摻雜類型與第一摻雜類型相反。第一源極/漏極區(qū)域與溝道區(qū)域物理分離。晶體管還包括布置在第一源極/漏極區(qū)域上的第一接觸電極。第一接觸電極包含金屬層的第一部分。柵電極包含金屬層的第二部分。金屬層的第二部分接觸第一源極/漏極區(qū)域。

根據(jù)本發(fā)明的一個實施例，制造半導(dǎo)體器件的方法包含在基板上形成柵極電介質(zhì)層以及在基板的第一區(qū)域中在柵極電介質(zhì)層上形成第一虛擬柵電極。該方法還包括在基板的第二區(qū)域中在柵極電介質(zhì)層上形成第二虛擬柵電極。在第一虛擬柵電極下方形成第一摻雜區(qū)域。通過去除第一虛擬柵電極和第二虛擬柵電極形成第一溝槽和第二溝槽。第一溝槽露出的第一區(qū)域中的柵極電介質(zhì)層的一部分被去除。還包含在基板上形成金屬層。金屬層的第一部分接觸第一溝槽中的第一摻雜區(qū)域且金屬層的第二部分至少部分地填充第二溝槽。

根據(jù)本發(fā)明的又一實施例，制造半導(dǎo)體器件的方法包含在基板上形成柵極電介質(zhì)層以及在基板的第一區(qū)域中在柵極電介質(zhì)層上形成第一虛擬柵電極。第一虛擬柵電極包含第一導(dǎo)電層和第一導(dǎo)電層上的第二導(dǎo)電層。在基板的第二區(qū)域中在柵極電介質(zhì)層上形成第二虛擬柵電極。第二虛擬柵電極包含第三導(dǎo)電層和第三導(dǎo)電層上的第四導(dǎo)電層。在第一虛擬柵電極下方形成第一摻雜區(qū)域。通過去除第一虛擬柵電極形成第一溝槽。通過去除第四導(dǎo)電層形成第二溝槽。第一溝槽露出的第一區(qū)域中的柵極電介質(zhì)層的一部分被去除。在基板上形成金屬層，使得金屬層的第一部分接觸第一溝槽中的第一摻雜區(qū)域且金屬層的第二部分至少部分地填充第二溝槽。

上述內(nèi)容廣泛概括了本發(fā)明的實施例的特征以使得下文的本發(fā)明的詳細描述可以被更好地理解。此后將描述形成本發(fā)明的權(quán)利要求的主旨的本發(fā)明的實施例的附加特征和優(yōu)點。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)意識到，公開的概念和特定實施例可以容易地實現(xiàn)為用于修改或設(shè)計用于實施本發(fā)明相同目的的其他結(jié)構(gòu)或工藝的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)當(dāng)認識到這種等價構(gòu)造不偏離所附權(quán)利要求中提及的本發(fā)明的精神和范圍。

附圖說明

為了更徹底地理解本發(fā)明及其優(yōu)點，現(xiàn)在對結(jié)合附圖的下面的描述做出引用，附圖中：

圖1包括圖1a和1b，說明常規(guī)半導(dǎo)體二極管，其中圖1a說明半導(dǎo)體器件的頂視圖且圖1b說明半導(dǎo)體器件的剖面圖；

圖2包括圖2a和2b，說明根據(jù)本發(fā)明的一個實施例的肖特基二極管的剖面圖；

圖3包括圖3a-3g，說明在根據(jù)本發(fā)明的一個實施例的各個制造階段中的半導(dǎo)體器件；

圖4包括圖4a-4d，說明在根據(jù)本發(fā)明的另一實施例的各個制造階段中包括肖特基的半導(dǎo)體器件；

圖5包括圖5a-5e，說明在根據(jù)本發(fā)明的一實施例的各個制造階段中具有肖特基接觸的半導(dǎo)體器件；

圖6包括圖6a和6b，說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體二極管；

圖7包括圖7a和7b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖7a說明半導(dǎo)體器件的頂視圖且圖7b說明半導(dǎo)體器件的剖面圖；

圖8包括圖8a和8b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖8a說明半導(dǎo)體器件的頂視圖且圖8b說明半導(dǎo)體器件的剖面圖；以及

圖9包括圖9a和9b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖9a說明半導(dǎo)體器件的頂視圖且圖9b說明半導(dǎo)體器件的剖面圖。

除非特別指示，不同圖中相應(yīng)的數(shù)字和符號一般表示相應(yīng)的部件。繪制附圖以用于清晰地說明實施例的相關(guān)方面，且附圖沒有必要按比例繪制。

具體實施方式

下面詳細討論各個實施例的構(gòu)成和使用。然而應(yīng)當(dāng)理解，本發(fā)明提供能夠在各種特定環(huán)境下實現(xiàn)的很多可應(yīng)用發(fā)明概念。討論的特定實施例僅是構(gòu)成和使用本發(fā)明的特定方式的說明且并不限制本發(fā)明的范圍。

將使用圖2描述根據(jù)本發(fā)明的一個實施例的具有肖特基二極管的半導(dǎo)體器件的結(jié)構(gòu)實施例。將使用圖5d和6-9描述其他結(jié)構(gòu)實施例。圖3-5描述使用與半導(dǎo)體處理兼容的工藝制造具有這種肖特基接觸的半導(dǎo)體器件的各個實施例。

圖2包括圖2a和2b，說明根據(jù)本發(fā)明的一個實施例的肖特基二極管的剖面圖，其中圖2a說明剖面圖且圖2b說明頂視圖。

如圖2a所示，肖特基二極管100是具有接觸半導(dǎo)體層即第一摻雜區(qū)域20的金屬電極150的金屬半導(dǎo)體二極管。第一摻雜區(qū)域20可以是p型材料、n型材料或本征材料。第一摻雜區(qū)域20在基板10內(nèi)和/或上形成。在各個實施例中，基板10可以是半導(dǎo)體基板?；?0可以是半導(dǎo)體體基板或絕緣體上半導(dǎo)體基板。基板10的一些示例包括體單晶硅基板（或生長在其上或形成在其中的層）、{100}硅晶片上的{110}硅層、絕緣體上硅（soi）晶片層或者絕緣體上鍺（geoi）晶片層。在各個實施例中，基板10可以包括包覆（blanket）外延層。在各個實施例中，基板10可以是硅晶片、鍺晶片或可以是包括銻化銦、砷化銦、磷化銦、氮化鎵、砷化鎵、銻化鎵、碲化鉛或其組合的化合物半導(dǎo)體基板。

在一個實施例中，金屬電極150包含第一金屬層155和填充金屬160。在一個實施例中，第一金屬層155可以包含鈦、鉭及其氮化物。在各個實施例中，第一金屬層155和填充金屬160包含氮化鋁、氮化鉿、氮化鉭、氮化鈦、氮化鈦鋁、氮化鋯、碳化鉭、碳化鉿、碳化鋯及其組合。在各個實施例中，填充金屬160可以包含鋁、銅、鎢、合金及其化合物和其組合，以及諸如硅化鈷、硅化鎳等硅化物。

金屬電極150被側(cè)墻（spacer）60環(huán)繞，側(cè)墻60可以包括包含不同絕緣材料的多個側(cè)墻。在一個實施例中，側(cè)墻60可以包括氧化物層、接著是氮化物層以及氧化物層。在一個實施例中，側(cè)墻60可以包括“l(fā)”形部分。

第一摻雜區(qū)域20和金屬電極150之間的內(nèi)建電勢形成肖特基二極管100。例如，如果第一摻雜區(qū)域20是n型摻雜的，金屬電極150的費米能量（金屬功函數(shù)）和半導(dǎo)體功函數(shù)（電子親和力）之間的差異是金屬中試圖移動到第一摻雜區(qū)域20的電子看到的勢壘。類似地，如果第一摻雜區(qū)域20是p型材料，勢壘高度由金屬電極150的金屬功函數(shù)和價帶邊之間的差異給出。該勢壘被稱為肖特基勢壘。因此，如果金屬電極150的功函數(shù)處于第一摻雜區(qū)域20的導(dǎo)帶和價帶邊之間的某處，則金屬半導(dǎo)體結(jié)將形成電子和空穴的勢壘。

類似地，來自第一摻雜區(qū)域20的導(dǎo)帶的電子看見類似于pn結(jié)的勢壘，其是金屬的費米能量和第一摻雜區(qū)域20的準費米能級之間的差異。因此，該內(nèi)建勢壘可以通過改變金屬功函數(shù)和/或第一摻雜區(qū)域20而優(yōu)化。

因此，作為分離的組件或作為用于諸如晶體管、電容器、二極管等的有源組件的接觸，肖特基二極管用在很多應(yīng)用中。例如，晶體管中的源極/漏極區(qū)域被重摻雜以減小寄生電阻。作為到重摻雜源極/漏極區(qū)域的接觸，能夠調(diào)節(jié)金屬功函數(shù)以匹配半導(dǎo)體區(qū)域的摻雜水平。

而且，肖特基二極管是電子空穴復(fù)合過程不重要的多數(shù)載流子器件。因此，肖特基二極管在正向偏置條件下具有比pn結(jié)二極管快的多的響應(yīng)。因此，肖特基二極管用在響應(yīng)速度重要的應(yīng)用中，例如用在微波檢測器、混合器和變?nèi)荻O管等中。

如圖2b所示，肖特基二極管100能夠具有任意合適的布局。圖2b示出其中金屬電極150形成中央部分且硅化物區(qū)域22形成到第一摻雜區(qū)域20的外部接觸的環(huán)形布局。因為側(cè)墻60在金屬電極150的所有側(cè)壁上形成，硅化物層22通過環(huán)繞金屬電極150的側(cè)墻60與金屬電極150分離。在一個實施例中，肖特基二極管100使用隔離區(qū)域50隔離。

圖3包括圖3a-3g，說明根據(jù)本發(fā)明的一個實施例的各個制造階段中的半導(dǎo)體器件。

參考圖3a，在基板10的第一區(qū)域1中制造晶體管200且在基板10的第二區(qū)域2中同時制造肖特基二極管100。

使用常規(guī)技術(shù)在基板10內(nèi)形成隔離區(qū)域50。在一個實施例中，隔離區(qū)域50包含淺溝槽隔離。

如圖3a所示，在基板10上形成柵極電介質(zhì)層120。柵極電介質(zhì)層120可以是高k電介質(zhì)層。在一個或更多實施例中，作為說明，柵極電介質(zhì)層120可以包含氧化鉿、氧化鋯、氧化鈦、氧化鋁及其組合。在各個實施例中，根據(jù)應(yīng)用，柵極電介質(zhì)層120可以包含其他高k柵極電介質(zhì)材料?？梢酝ㄟ^化學(xué)氣相沉積（cvd）、原子層沉積（ald）、金屬有機化學(xué)氣相沉積（mocvd）、物理氣相沉積（pvd）或噴射氣相沉積（jvd）來沉積柵極電介質(zhì)層120。在其他實施例中，可以使用其他合適的沉積技術(shù)沉積柵極電介質(zhì)層120。

在柵極電介質(zhì)層120上形成虛擬柵極（dummygate）130。在一個實施例中，使用已知光刻技術(shù)沉積虛擬柵極層且對其進行構(gòu)圖，以形成適當(dāng)圖案的虛擬柵極130。在一個實施例中，虛擬柵極130可以包含多晶硅。在一些實施例中，多晶硅可以是非晶或部分非晶的。虛擬柵極130可以具有約400?至2000?之間的厚度且可以使用cvd、pvd、ald或其他沉積技術(shù)沉積。

薄側(cè)墻55可以在虛擬柵極130的側(cè)壁上形成。在各個實施例中，薄側(cè)墻55可以包含氧化物或氮化物。薄側(cè)墻55典型地通過共形層的沉積接著是各向異性蝕刻形成。在各個實施例中，工藝能夠重復(fù)以形成多層。在一個實施例中，例如，如果虛擬柵極130包含可以形成穩(wěn)定絕緣氧化物的多晶硅或其他材料，薄側(cè)墻55可以通過氧化形成。在一些實施例中，薄側(cè)墻55可以包含氧化物側(cè)墻或氮化物側(cè)墻。

在形成薄側(cè)墻55之后，在第一區(qū)域1中形成源極/漏極擴展區(qū)域30以及暈區(qū)（haloregion）。然而，在一個實施例中，在第二區(qū)域2中省略源極/漏極擴展以及暈注入。例如，當(dāng)執(zhí)行注入以形成源極/漏極擴展區(qū)域30時，二極管區(qū)域（第二區(qū)域2）可以被遮蔽。

在第一區(qū)域1中，可以使用虛擬柵極130和薄側(cè)墻55作為掩模注入源極/漏極擴展區(qū)域。也能夠按期望執(zhí)行其他注入（例如，口袋(pocket)注入、暈注入或雙擴散區(qū)域）。擴展注入還限定溝道區(qū)域25。如果要形成p型晶體管，與n型暈注入一起的p型離子注入用于形成源極/漏極擴展區(qū)域。如果要形成n型晶體管，與p型暈注入一起的n型離子注入用于形成擴展區(qū)域。

作為形成源極/漏極擴展區(qū)域30（以及暈區(qū)）的結(jié)果，在虛擬柵極130下方形成溝道區(qū)域25。

如接下來在圖3c中所示，在現(xiàn)有薄側(cè)墻55的側(cè)壁上形成側(cè)墻60。圖3c示出在暴露于形成源極/漏極區(qū)域40的離子注入步驟和快速熱退火之后的器件。類似于擴展區(qū)域的形成，如果要形成p型晶體管，p型離子注入用于形成重摻雜深源極/漏極區(qū)域。如果要形成n型晶體管，n型離子注入用于形成重摻雜源極/漏極區(qū)域。包括快速熱退火、尖峰退火(spikeanneal)、激光退火、快速退火（flashanneal）及其組合的源極/漏極退火跟隨在源極/漏極注入之后且形成有源結(jié)。

盡管側(cè)墻60用于分離注入的源極/漏極摻雜劑，在源極/漏極退火之后，源極/漏極區(qū)域40的一些部分可以在側(cè)墻60下方擴展。

蝕刻停止襯層（liner）（未示出）可以沉積在基板10的頂面上。然后在蝕刻停止襯層上形成諸如旋涂玻璃（spunonglass）的平面化層110。在一個或更多實施例中，平面化層110可以包含電介質(zhì)材料。在各個實施例中，平面化層110可以包含諸如摻雜玻璃（bpsg、psg、bsg）、有機硅化物玻璃（osg）、摻雜氟的硅玻璃（fsg）、旋涂玻璃（sog）、氮化硅以及等離子增強四乙氧基硅烷（teos）的材料。

可以在形成平面化層110之后形成平面化工藝。在虛擬柵極130露出時停止平面化工藝。平面化工藝例如包含cmp技術(shù)或例如熱磷酸浴的計時濕法蝕刻工藝。

在一些實施例中，在上述平面化工藝之后，平面化層110可以被蝕刻以形成凹陷且可以沉積蝕刻抗蝕劑層?？梢詧?zhí)行第二平面化步驟以露出虛擬柵極130，由此在平面化層110的凹陷內(nèi)留下抗蝕刻層。

虛擬柵極130被選擇性蝕刻，露出下面的柵極電介質(zhì)層120（圖3d）。在虛擬柵極130的選擇性蝕刻期間，平面化層110（以及可選地，嵌入的抗蝕刻層）保護基板10，否則基板10也將露出。

如接下來的圖3e所示，使用可以使用光刻工藝形成的經(jīng)構(gòu)圖的抗蝕劑層115阻隔第一區(qū)域1。露出的第二區(qū)域2經(jīng)歷附加蝕刻步驟，該附加蝕刻步驟去除柵極電介質(zhì)層120且露出下面的基板10。在一個實施例中，選擇性反應(yīng)離子蝕刻可以用于去除柵極電介質(zhì)層120以避免蝕刻薄側(cè)墻55和/或側(cè)墻60。然而，薄側(cè)墻55和側(cè)墻60的一些蝕刻是可接受的，因為它僅擴展肖特基二極管的長度。

在圖3f所示，在去除虛擬柵極130之后，例如在溝槽中形成可以填充溝槽的新金屬。去除經(jīng)構(gòu)圖的抗蝕劑層115，露出第一區(qū)域1中的柵極電介質(zhì)層和第二區(qū)域2中的基板10。沉積第一金屬層155且然后沉積填充金屬160。在各個實施例中，第一金屬層155包含氮化鋁、氮化鉿、氮化鉭、氮化鈦、氮化鈦鋁、氮化鋯、碳化鉭、碳化鉿、碳化鋯及其組合。在一個實施例中，第一金屬層155和填充金屬160可以包含相同的金屬且可以在單個工藝步驟中沉積。

備選地，填充金屬160可以是適合于平面化的填充材料。附加地，填充金屬160可以選擇為在晶體管200的溝道區(qū)域25內(nèi)施加應(yīng)力。填充金屬160的示例包括鋁、鎢、銅、鈦、鎳、鉑、鈀、氮化鈦、硅化鈷、硅化鎳。

如圖3g所示，可以執(zhí)行可以包括化學(xué)和機械拋光工藝的平面化工藝，形成第一區(qū)域1中的柵電極230和第二區(qū)域2中的金屬電極150。在本實施例中，柵電極230和金屬電極150的功函數(shù)幾乎相同。

進一步的工藝像常規(guī)工藝那樣繼續(xù)。在某實施例中，平面化層110可以被去除，接著是去除蝕刻停止襯層。在其他實施例中，平面化層110可以用作級間電介質(zhì)層的部分。

圖4包括圖4a-4d，說明根據(jù)本發(fā)明的另一實施例的各個制造階段中包括肖特基二極管的半導(dǎo)體器件。

參考圖4a，和前面的實施例一樣，形成柵極電介質(zhì)層120和虛擬柵極130。然而，不像前面的實施例，虛擬柵極130包括雙層疊層。

在本實施例中，沉積包含第一導(dǎo)電材料131和第二導(dǎo)電材料132的虛擬柵極130。如圖2a所示，第一導(dǎo)電材料131和第二導(dǎo)電材料132被構(gòu)圖和處理。

在各個實施例中，第一導(dǎo)電材料131包含氮化鉭和/或氮化鈦。在其他實施例中，第一導(dǎo)電材料131包含鎢、氮化鎢、氮化鉬、氮化鉿、氮化鋯、碳化鉭、碳化鉿、碳化鉭、碳化鋯、氮碳化鉭、氮化鈦鋁。第一導(dǎo)電材料131可以選擇為具有用于設(shè)計的場效應(yīng)晶體管（fet）的合適的功函數(shù)。備選地，在一個實施例中，因為在工藝流程的“后柵”階段調(diào)節(jié)最終的功函數(shù)，可以使用中間帶隙（mid-gap）金屬柵極材料，例如，化學(xué)計量的氮化鈦或氮化鉭。在一個實施例中，第一導(dǎo)電材料131包含氮化鈦。

在一個實施例中，第一導(dǎo)電材料131的厚度小于約80埃。因此，如果在制造工藝的“后柵”階段中不進一步摻雜,第一導(dǎo)電材料131主要設(shè)置功函數(shù)。在另一實施例中，第一導(dǎo)電材料131可以包含多個獨立且分離的材料層。例如，第一導(dǎo)電材料131可以包括擴散阻擋層以及反應(yīng)阻擋層以避免具有金屬柵電極的不同層相互混合或反應(yīng)。

在一個實施例中，可以使用ald（原子層沉積）工藝形成第一導(dǎo)電材料131。在一個實施例中，如本領(lǐng)域已知，可以在多腔室工具系統(tǒng)中執(zhí)行ald工藝，該多腔室工具系統(tǒng)可以包含用于形成第一導(dǎo)電材料131的第一腔室和用于形成第二導(dǎo)電材料132的第二腔室。

在一個實施例中，第二導(dǎo)電材料132包括諸如多晶硅或非晶硅的硅層?？梢允褂脷庀喑练e工藝形成硅層，例如，使用化學(xué)氣相沉積（cvd）工藝形成硅層。在一個實施例中，使用硅烷（sih4）的cvd工藝可用于形成硅層。在一些實施例中，第二導(dǎo)電材料132可以包含金屬層和/或電介質(zhì)層。

第二導(dǎo)電材料132的厚度可以為約200埃至約1500埃。在一個或更多實施例中，第二導(dǎo)電材料132的厚度可以為約200?；蚋?。在各個實施例中，第二導(dǎo)電材料132可以包含多個獨立且分離的材料層。

在一個或更多實施例中，第一導(dǎo)電材料131和/或第二導(dǎo)電材料132可以包括擴散阻擋層，從而防止形成柵極接觸插塞的金屬的內(nèi)擴散以及來自柵極電介質(zhì)層120的原子的外擴散。

再次參考圖4a，如圖3a所述，首先形成薄側(cè)墻55、溝道區(qū)域25、源極/漏極擴展區(qū)域30。如參考圖3b所述形成側(cè)墻60和源極/漏極區(qū)域40。

參考圖4b，在基板10上沉積諸如旋涂玻璃層的平面化層110且如參考圖3c所述平面化該層。平面化露出第二導(dǎo)電材料132。

第二導(dǎo)電材料132被選擇性地蝕刻，露出第一和第二區(qū)域1和2中的第一導(dǎo)電材料131（圖4c）?，F(xiàn)在，使用經(jīng)構(gòu)圖的抗蝕劑層115阻隔第一區(qū)域1且僅從第二區(qū)域2去除第一導(dǎo)電材料131。

參考圖4d，使用導(dǎo)體填充通過去除第二導(dǎo)電材料132形成的溝槽。在各個實施例中，沉積第三導(dǎo)電材料133。

因而，第三導(dǎo)電材料133沉積在第一導(dǎo)電材料131上，形成柵極結(jié)構(gòu)。在一些實施例中，來自第三導(dǎo)電材料133的原子可以擴散到第一導(dǎo)電材料131中且可以改變第一導(dǎo)電材料131的電學(xué)行為（例如功函數(shù)）。例如，如果第一導(dǎo)電材料131包含氮化鈦或氮化鉭，其具有約中間帶隙功函數(shù)（例如，介于約4.2至約4.9ev之間），來自第三導(dǎo)電材料133的第三導(dǎo)電材料原子的添加可以改變第一導(dǎo)帶材料131的功函數(shù)，使之更靠近價帶邊或?qū)н?。在一個實施例中，第一導(dǎo)帶材料131包含氮化鈦且第三導(dǎo)帶材料133包含鋁、鈦和/或鑭系元素，以用于降低第一導(dǎo)帶材料131的功函數(shù)從而適用于nfet。

可以在第三導(dǎo)帶材料133上沉積可選的第四導(dǎo)帶材料134。例如，第四導(dǎo)電材料134可以是適合于平面化的填充材料。附加地，第四導(dǎo)電材料134可以選擇為在晶體管200的溝道區(qū)域25內(nèi)施加應(yīng)力。第四導(dǎo)電材料134的示例包括鋁、鎢、銅、鈦、鎳、鉑、鈀、氮化鈦、硅化鈷、硅化鎳。

在一個或更多實施例中，第三導(dǎo)電材料133和/或第四導(dǎo)電材料134可以包括擴散阻擋層，從而防止形成柵極接觸插塞的金屬的內(nèi)擴散以及來自柵極電介質(zhì)層120的原子的外擴散。

如圖4d所述，第三導(dǎo)電材料133和第四導(dǎo)電材料134沉積在第二區(qū)域2中，形成肖特基二極管100。

因而，在第一區(qū)域1中形成柵電極230，且在第二區(qū)域2中形成金屬電極150。

然而，在該實施例中，形成晶體管200的柵極疊層不同于形成肖特基二極管100的柵極疊層。在各個實施例中，可以適當(dāng)?shù)卣{(diào)節(jié)半導(dǎo)體基板的摻雜類型和摻雜水平。例如，取決于肖特基二極管100的柵極疊層的功函數(shù)，可以在基板10的n型或p型區(qū)域上形成肖特基二極管100。

與其他實施例中一樣，常規(guī)處理繼續(xù)，例如，通過蝕刻去除平面化層110。

圖5包括圖5a-5e，說明根據(jù)本發(fā)明的一個實施例的各個制造階段中具有肖特基接觸的半導(dǎo)體器件。

圖5a說明剖面圖而圖5b說明相應(yīng)的頂視圖。如圖5a所示，在基板10上形成虛擬柵極130以形成晶體管200?？梢匀鐓⒖紙D3或4描述的實施例那樣形成虛擬柵極130。如上所述，晶體管200包括薄側(cè)墻55、源極/漏極擴展區(qū)域30、源極/漏極區(qū)域40、側(cè)墻60。

不像在先的實施例，在形成虛擬柵極130（還參見圖5b頂視圖）的同時，對虛擬接觸140進行構(gòu)圖。虛擬接觸140與虛擬柵極130同時形成。因此，虛擬接觸140具有與虛擬柵極130相同的結(jié)構(gòu)。然而，虛擬接觸140被構(gòu)圖為不同的尺寸?；谟糜谠礃O/漏極接觸的尺寸和圖案對虛擬接觸140進行構(gòu)圖。例如，晶體管200的長度lg可以大于虛擬接觸140的長度lc。類似地，晶體管200的寬度w可以大于虛擬接觸140的寬度wc（圖5b）。因為虛擬接觸140的較小尺寸，重摻雜源極/漏極區(qū)域40在虛擬接觸140下方擴展。

如在先的實施例所述，虛擬柵極130被去除。在相同的工藝中，虛擬接觸140也被蝕刻。和在先的實施例一樣，在適當(dāng)阻隔虛擬柵極130下方的柵極電介質(zhì)層120之后，去除虛擬接觸140下方的柵極電介質(zhì)層120以露出源極/漏極區(qū)域40的一部分（圖5c）。

參考圖5d，和在先的實施例一樣，使用第一金屬層155和填充金屬160填充溝槽。柵極區(qū)域中的第一金屬層155和填充金屬160形成柵電極230，而源極/漏極區(qū)域40上的金屬電極150形成到源極/漏極區(qū)域40的肖特基接觸。

常規(guī)處理能夠繼續(xù)以完成具有肖特基接觸的晶體管200的制造。例如，如圖5e所示，在一個實施例中，去除平面化層110。沉積可以包括拉伸或壓縮應(yīng)變的蝕刻停止層的蝕刻停止層205，使得溝道區(qū)域25能夠是應(yīng)變的。在蝕刻停止層205上沉積層間電介質(zhì)層210。層間電介質(zhì)層210被構(gòu)圖且形成接觸。例如，在柵電極230上形成柵極接觸插塞131且在金屬電極150上形成源極/漏極接觸插塞132。

圖6包括圖6a和6b，說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體二極管。圖6a說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的頂視圖且圖6b說明剖面圖。

參考圖6b，在第一摻雜區(qū)域20和金屬電極150之間的界面處形成肖特基二極管。在基板10內(nèi)設(shè)置第一摻雜區(qū)域20。在各個實施例中，第一摻雜區(qū)域20可以是阱區(qū)域，例如n型阱區(qū)域。金屬電極150可以包含如在先的實施例中描述的多個層。在一個實施例中，金屬電極150可以包含第一金屬層155，該第一金屬層155可以包含具有不同材料和成分的多個分立層。例如，第一金屬層155可以包括擴散阻擋層、反應(yīng)阻擋層以及用于控制金屬電極150與第一摻雜區(qū)域20界面處金屬電極150的功函數(shù)的層。

半導(dǎo)體二極管可以包含隔離區(qū)域50以將諸如第二摻雜區(qū)域21的更重摻雜的區(qū)域（其可以摻雜以n⁺或p⁺摻雜水平）與金屬電極150隔離。例如，如果第一摻雜區(qū)域20包含n阱區(qū)域，第二摻雜區(qū)域21可以包含通過硅化物區(qū)域22和接觸插塞31提供到二極管的接觸的重摻雜n⁺區(qū)域。

圖6a還說明虛擬柵極130的位置，其決定了金屬電極150的邊緣。二極管的布局中的虛擬柵極130被限定為交疊隔離區(qū)域50，使得在相鄰隔離區(qū)域50之間的所有區(qū)域上均勻地形成二極管。隔離區(qū)域50防止金屬電極150直接接觸硅化物區(qū)域22，所述直接接觸將使得器件短路。

圖7包括圖7a和7b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖7a說明半導(dǎo)體器件的頂視圖且圖7b說明半導(dǎo)體器件的剖面圖。

本實施例與在先的實施例的不同之處在于在金屬電極150和隔離區(qū)域50之間沒有交疊。因為防止金屬電極150和硅化物區(qū)域22之間短路的側(cè)墻60的存在，該設(shè)計是可能的。

圖8包括圖8a和8b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖8a說明半導(dǎo)體器件的頂視圖且圖8b說明半導(dǎo)體器件的剖面圖。

在該實施例中，隔離區(qū)域50不用于將第一摻雜區(qū)域20與第二摻雜區(qū)域21分離。例如，在小溝槽中，在接觸插塞31下方形成硅化物區(qū)域22。而且，側(cè)墻60的存在防止金屬電極150和第二摻雜區(qū)域21上的硅化物區(qū)域22之間的任意直接接觸。

圖9包括圖9a和9b，說明根據(jù)本發(fā)明的備選實施例的半導(dǎo)體二極管，其中圖9a說明半導(dǎo)體器件的頂視圖且圖9b說明半導(dǎo)體器件的剖面圖。

該實施例用于減小二極管的面積以及改善使用肖特基二極管形成的變?nèi)荻O管的性能。決定變?nèi)荻O管的q因子的電阻取決于金屬電阻，接觸電阻（例如，第二摻雜層21和硅化物區(qū)域22）、重摻雜第二摻雜層21的電阻以及非耗盡低摻雜第一摻雜層20的電阻。很明顯，低摻雜的第一摻雜層20的電阻很可能是重要的。因為側(cè)墻60自然會防止金屬電極150和硅化物區(qū)域22之間的任意短路，能夠在金屬電極150的邊緣形成第二摻雜區(qū)域21，以最小化低摻雜第一摻雜層20的電阻。因而，使用本發(fā)明的實施例能夠制造具有高質(zhì)量（q）因子的高性能變?nèi)荻O管。例如，在一個或更多實施例中，變?nèi)荻O管的q因子在2ghz至少為100。

具有高q因子和大調(diào)諧范圍的變?nèi)荻O管是具有電流效率的壓控振蕩器（vco）的設(shè)計的必要條件，該vco例如在鎖相環(huán)（pll）電路內(nèi)cmos集成rf收發(fā)器中廣泛地使用。

而且，因為具有低正向壓降（～0.2v）和快速反向電壓恢復(fù)的能力，本發(fā)明的實施例可以用作回掃二極管（flybackdiode）或續(xù)流二極管（freewheeldiode）。

盡管已經(jīng)詳細描述本發(fā)明及其優(yōu)點，應(yīng)當(dāng)理解，此處能夠在不偏離如所附權(quán)利要求限定的本發(fā)明的精神和范圍的條件下做出各種變化、替換和變更。例如，本領(lǐng)域技術(shù)人員容易理解，在維持處于本發(fā)明的范圍內(nèi)的同時，此處描述的很多特征、功能、工藝和材料可以變化。

此外，本應(yīng)用的范圍并不旨在限制于本說明書中描述的工藝、機器、制造、物質(zhì)成分、方式、方法和步驟的特定實施例。本領(lǐng)域技術(shù)人員從本發(fā)明的公開容易意識到，根據(jù)本發(fā)明可以利用與此處描述的相應(yīng)實施例基本執(zhí)行相同功能或基本實現(xiàn)相同結(jié)果的現(xiàn)有或以后發(fā)展的工藝、機器、制造、物質(zhì)成分、方式、方法或步驟。因此，所附權(quán)利要求旨在在其范圍內(nèi)包括這種工藝、機器、制造、物質(zhì)成分、方式、方法或步驟。