技術(shù)特征：

技術(shù)總結(jié)
本公開(kāi)涉及功耗降低的半導(dǎo)體器件。該器件包括：n型阱區(qū)域，位于半導(dǎo)體主體的主面之上；元件隔離區(qū)域，位于主表面之上；第一和第二有源區(qū)域，位于n型阱區(qū)域中并且被元件隔離區(qū)域環(huán)繞；絕緣膜，位于第一有源區(qū)域中的主表面之上；半導(dǎo)體層，位于絕緣膜之上；柵電極層，通過(guò)柵極絕緣膜位于半導(dǎo)體層之上；p型源極和漏極區(qū)域，在柵電極層的兩個(gè)端部處形成在半導(dǎo)體層中；偽柵電極層，通過(guò)柵極絕緣膜位于半導(dǎo)體層之上；n型半導(dǎo)體區(qū)域，位于第二有源區(qū)域中的n型阱區(qū)域表面之上；以及電源布線，與n型半導(dǎo)體區(qū)域耦合。偽柵電極層電浮置。

技術(shù)研發(fā)人員：山本芳樹(shù)
受保護(hù)的技術(shù)使用者：瑞薩電子株式會(huì)社
技術(shù)研發(fā)日：2016.10.26
技術(shù)公布日：2017.08.11