本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種8T CIS像素區(qū)面積減小的方法。

背景技術(shù)：

對于CIS(CMOS Image Sensor，CMOS圖像傳感器)產(chǎn)品的8T(8晶體管)結(jié)構(gòu)，根據(jù)設(shè)計(jì)原理需要2顆電容來存儲(chǔ)信號并加以運(yùn)算，傳統(tǒng)的8T結(jié)構(gòu)中的電容采用SiO2作為介電層，使得電容所占面積較大，并最終增加芯片的面積。

由此，在本領(lǐng)域中，希望的是，能夠提供一種8T CIS像素區(qū)面積減小的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠減小8T CIS像素區(qū)面積的方法。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種8T CIS像素區(qū)面積減小的方法，包括：

第一步驟：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

第二步驟：在硅襯底表面覆蓋一個(gè)高介電材料層；

第三步驟：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

第四步驟：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成輸入輸出器件氧化層、核心器件氧化層、電容器高介電材料層和CMOS器件柵極多晶硅。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

優(yōu)選地，在第三步驟，留下8T CIS器件中的傳感器電容器區(qū)域上的高介電材料層。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種8T CIS像素區(qū)面積減小的方法，包括：

第一步驟：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

第二步驟：在硅襯底上形成輸入輸出器件氧化層；

第三步驟：在器件結(jié)構(gòu)上覆蓋一個(gè)高介電材料層；

第四步驟：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

第五步驟：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成核心器件氧化層、電容器高介電材料層和CMOS器件柵極多晶硅。

優(yōu)選地，在第四步驟，留下8T CIS器件中的傳感器電容器區(qū)域上的高介電材料層。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種8T CIS像素區(qū)面積減小的方法，包括：

第一步驟：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

第二步驟：在硅襯底上形成輸入輸出器件氧化層和核心器件氧化層；

第三步驟：在器件結(jié)構(gòu)上覆蓋一個(gè)高介電材料層；

第四步驟：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

第五步驟：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成電容器高介電材料層和CMOS器件柵極多晶硅。

優(yōu)選地，在第四步驟，留下8T CIS器件中的傳感器電容器區(qū)域上的高介電材料層。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

本發(fā)明提出了一種通過使用高介電材料取代SiO2來獲得高電容密度的方法，減小了8T CIS中電容器件所占的面積，從而最終減小芯片的尺寸。而且，本發(fā)明還可以通過增加一次柵極氧化層的形成工藝來獲得介電層。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第一示例的流程圖。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第二示例的流程圖。

圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第三示例的流程圖。

圖4示意性地示出了CIS器件結(jié)構(gòu)示意圖。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

在平行板電容中，相同面積下高介電材料可以獲得更大電容，從而當(dāng)所需電容值一定時(shí)，使用高介電材料的電容器件面積要小于低介電材料。在本發(fā)明中，通過增加一次柵極氧化層的形成工藝，將8T CIS中的兩顆電容的介電材料做成高介電材料。由此，理論計(jì)算可降電容面積減小到原先的1/10以上。

<第一示例>

圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第一示例的流程圖。作為參考，圖4示意性地示出了CIS器件結(jié)構(gòu)示意圖。

如圖1所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第一示例包括：

第一步驟S1：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

例如，在第一步驟S1，在硅襯底100中形成CIS光電二極管PD區(qū)域10和淺溝槽隔離70。

第二步驟S2：在硅襯底100表面覆蓋一個(gè)高介電材料層；

第三步驟S3：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

例如，在第三步驟S3，留下8T CIS器件中的傳感器電容器60區(qū)域上的高介電材料層。

第四步驟S4：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成輸入輸出器件氧化層30、核心器件氧化層40、電容器高介電材料層50和CMOS器件柵極多晶硅20。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

<第二示例>

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第二示例的流程圖。

如圖2所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第二示例包括：

第一步驟S1：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

例如，在第一步驟S1，在硅襯底100中形成CIS光電二極管PD區(qū)域10和淺溝槽隔離70。

第二步驟S2：在硅襯底100上形成輸入輸出器件氧化層30；

第三步驟S3：在器件結(jié)構(gòu)上覆蓋一個(gè)高介電材料層；

第四步驟S4：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

例如，在第四步驟S4，留下8T CIS器件中的傳感器電容器60區(qū)域上的高介電材料層。

第五步驟S5：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成核心器件氧化層40、電容器高介電材料層50和CMOS器件柵極多晶硅20。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

<第三示例>

圖3示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第三示例的流程圖。

如圖3所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的8T CIS像素區(qū)面積減小的方法的第三示例包括：

第一步驟S1：執(zhí)行制造8T CIS器件的工藝，直到執(zhí)行完形成柵極氧化物之前的步驟；

例如，在第一步驟S1，在硅襯底100中形成CIS光電二極管PD區(qū)域10和淺溝槽隔離70。

第二步驟S2：在硅襯底100上形成輸入輸出器件氧化層30和核心器件氧化層40；

第三步驟S3：在器件結(jié)構(gòu)上覆蓋一個(gè)高介電材料層；

第四步驟S4：利用光刻及刻蝕處理對高介電材料層進(jìn)行處理，以留下8T CIS器件中的預(yù)定區(qū)域的高介電材料層；

例如，在第四步驟S4，留下8T CIS器件中的傳感器電容器60區(qū)域上的高介電材料層。

第五步驟S5：執(zhí)行制造8T CIS器件的后續(xù)工藝，從而形成電容器高介電材料層50和CMOS器件柵極多晶硅20。

優(yōu)選地，高介電材料層的材料為Al2O3、HfO2、ZrO2中的一種或多種。

由此，本發(fā)明提出了一種通過使用高介電材料取代SiO₂來獲得高電容密度的方法，減小了8T CIS中電容器件所占的面積，從而最終減小芯片的尺寸。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。

而且還應(yīng)該理解的是，本發(fā)明并不限于此處描述的特定的方法、化合物、材料、制造技術(shù)、用法和應(yīng)用，它們可以變化。還應(yīng)該理解的是，此處描述的術(shù)語僅僅用來描述特定實(shí)施例，而不是用來限制本發(fā)明的范圍。必須注意的是，此處的以及所附權(quán)利要求中使用的單數(shù)形式“一個(gè)”、“一種”以及“該”包括復(fù)數(shù)基準(zhǔn)，除非上下文明確表示相反意思。因此，例如，對“一個(gè)元素”的引述意味著對一個(gè)或多個(gè)元素的引述，并且包括本領(lǐng)域技術(shù)人員已知的它的等價(jià)物。類似地，作為另一示例，對“一個(gè)步驟”或“一個(gè)裝置”的引述意味著對一個(gè)或多個(gè)步驟或裝置的引述，并且可能包括次級步驟以及次級裝置。應(yīng)該以最廣義的含義來理解使用的所有連詞。因此，詞語“或”應(yīng)該被理解為具有邏輯“或”的定義，而不是邏輯“異或”的定義，除非上下文明確表示相反意思。此處描述的結(jié)構(gòu)將被理解為還引述該結(jié)構(gòu)的功能等效物?？杀唤忉尀榻频恼Z言應(yīng)該被那樣理解，除非上下文明確表示相反意思。