技術(shù)總結(jié)
本發(fā)明公開了一種VDMOS集成ESD結(jié)構(gòu)的制備方法，在襯底上形成外延層；在外延層表面淀積氮化硅層，之后通過光刻工藝和干法刻蝕工藝將柵極區(qū)域或者終端預(yù)定做ESD的區(qū)域刻蝕掉，部分區(qū)域露出外延層，剩余區(qū)域仍然有氮化硅覆蓋；通過過爐管工藝在露出外延層的區(qū)域生長場氧化層；濕法腐蝕去掉氮化硅層，留下場氧化層圖形；在有源區(qū)形成溝槽；形成MOSFET器件柵氧；淀積多晶硅；完成器件柵極以及ESD?PN結(jié)的多晶硅圖形；形成P阱；形成器件源極的同時(shí)，在ESD多晶硅圖形上面完成PN結(jié)的結(jié)注入，形成ESD；介質(zhì)淀積；形成引線孔；完成孔鎢填充和表面金屬工藝形成器件正面結(jié)構(gòu)；最后完成最終器件結(jié)構(gòu)。本發(fā)明避免了有源區(qū)外延層在熱氧化層生長中的損耗，提高了器件耐壓。

技術(shù)研發(fā)人員：岳玲;劉挺;楊樂;周宏偉;徐西昌
受保護(hù)的技術(shù)使用者：西安龍騰新能源科技發(fā)展有限公司
文檔號(hào)碼：201610768814
技術(shù)研發(fā)日：2016.08.30
技術(shù)公布日：2017.01.04