本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域特別是涉及一種VDMOS集成ESD結(jié)構(gòu)的制備方法。

背景技術(shù)：

現(xiàn)有ESD制備工藝結(jié)構(gòu)及工藝：

1.外延制備之后首先在外延上直接生長一層很厚的場氧化層。再利用光刻形成需要的圖形，濕法腐蝕掉多余位置的場氧。這樣就使得有源區(qū)位置的外延層在場氧生長中損耗了，降低了整個(gè)外延結(jié)構(gòu)的耐壓能力。

2.直接生長場氧的方式，在形成場氧圖形之后，場氧全部位于外延層表面，這樣導(dǎo)致有源區(qū)與外延表面的臺(tái)階高度差很大，在后面那段制程中多晶硅淀積上去之后臺(tái)階差進(jìn)一步加大，影響了后面的硅片表面平整，給后續(xù)工藝帶來難度，特別是采用介質(zhì)CMP的工藝更加難以進(jìn)行。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的主要目的在于提供VDMOS集成的ESD結(jié)構(gòu)的制備工藝。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供一種VDMOS集成ESD結(jié)構(gòu)的制備方法，,該方法通過以下步驟實(shí)現(xiàn)：

步驟一：在 n 型或者P型的重?fù)诫s的襯底上形成外延層；

步驟二：在外延層表面淀積氮化硅層，之后通過光刻工藝和干法刻蝕工藝將柵極區(qū)域或者終端預(yù)定做ESD的區(qū)域刻蝕掉，部分區(qū)域露出外延層，剩余區(qū)域仍然有氮化硅覆蓋；

步驟三：通過過爐管工藝在露出外延層的區(qū)域生長場氧化層；

步驟四：濕法腐蝕去掉氮化硅層，留下場氧化層圖形；

步驟五：通過光刻版及干法腐蝕工藝在有源區(qū)形成溝槽；

步驟六：經(jīng)過犧牲氧化、柵氧氧化，形成MOSFET器件柵氧；

步驟七：淀積多晶硅；

步驟八：通過多晶硅的光刻以及干法腐蝕工藝完成器件柵極以及ESD PN結(jié)的多晶硅圖形；

步驟九：P-BODY注入，形成P阱；

步驟十：source光刻以及source注入，形成器件源極的同時(shí)，在ESD多晶硅圖形上面完成PN結(jié)的結(jié)注入，形成ESD；

步驟十一：介質(zhì)淀積；

步驟十二：通過光刻和腐蝕工藝形成引線孔；

步驟十三：完成孔鎢填充，和表面金屬工藝形成器件正面結(jié)構(gòu)；

步驟十四：最后完成背面金屬工藝，形成器件漏端，完成最終器件結(jié)構(gòu)。

上述方案中，所述在露出外延層的區(qū)域內(nèi)的場氧化層向外延層內(nèi)延伸。

上述方案中，所述外延層采用N型或者P型。

上述方案中，所述ESD位于柵極PAD周圍或者終端區(qū)域特定位置。

上述方案中，所述ESD由多對(duì)PN結(jié)結(jié)構(gòu)組成。

上述方案中，所述場氧化層的厚度為8000A至16000A。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：

本發(fā)明將VDMOS制造技術(shù)與ESD結(jié)構(gòu)制造工藝結(jié)合起來，利用氮化硅先形成柵極PAD、有源區(qū)以及終端圖形，再在氮化硅開口的圖形位置生長場氧化層，避免了有源區(qū)外延層在熱氧化層生長中的損耗，提高了器件耐壓，同時(shí)有效的降低了臺(tái)階高度差，為后面的工藝制程帶來便利。

附圖說明

圖1為本發(fā)明步驟一的示意圖；

圖2為本發(fā)明步驟二的示意圖；

圖3為本發(fā)明步驟三的示意圖；

圖4為本發(fā)明步驟七的示意圖；

圖5為本發(fā)明步驟八的示意圖；

圖6為本發(fā)明步驟九的示意圖；

圖7為本發(fā)明步驟十的示意圖；

圖8為ESD結(jié)構(gòu)的示意圖；

圖9為本發(fā)明步驟十二的示意圖；

圖10為本發(fā)明器件的截面圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明實(shí)施例一種VDMOS集成ESD結(jié)構(gòu)的制備方法，該方法為：通過氮化硅淀積及光刻腐蝕形成圖形，在氮化硅刻掉后露出外延層的區(qū)域生長場氧化層，然后在再后續(xù)的與傳統(tǒng)VDMOS工藝中完成ESD結(jié)構(gòu)。

本發(fā)明實(shí)施例提供一種VDMOS集成ESD結(jié)構(gòu)的制備方法,該方法通過以下步驟實(shí)現(xiàn)：

步驟一：提供 n 型或者P型的重?fù)诫s的襯底，并在襯底上形成外延層，如圖1所示；

步驟二：在外延表面淀積一層氮化硅，之后利用光刻工藝和干法刻蝕工藝將柵極區(qū)域或者終端預(yù)定做ESD的區(qū)域刻蝕掉，露出外延層，其余地方仍然有氮化硅覆蓋，如圖2所示；

步驟三：過爐管工藝生長一層厚氧化層，通常在8000A至16000A，如圖3所示；

步驟四：濕法腐蝕去掉表面的氮化硅，留下場氧化層圖形；

步驟五：利用光刻版及干法腐蝕工藝在有源區(qū)形成溝槽；

步驟六：經(jīng)過犧牲氧化、柵氧氧化，形成MOSFET器件柵氧；

步驟七：淀積多晶硅，如圖4所示；

步驟八：通過多晶硅的光刻以及干法腐蝕工藝完成器件柵極以及ESD PN結(jié)的多晶硅圖形，如圖5所示；

步驟九：P-BODY注入，形成P阱，如圖6所示；

步驟十：，如圖7所示，source光刻以及source注入，形成器件源極的同時(shí)，在ESD多晶硅圖形上面完成PN結(jié)的結(jié)注入，形成ESD，如圖8所示；

步驟十一：介質(zhì)淀積；

步驟十二：通過光刻和腐蝕工藝形成引線孔，如圖9所示；

步驟十三：完成孔鎢填充，和表面金屬工藝形成器件正面結(jié)構(gòu)。

步驟十四：最后完成背面金屬工藝，形成器件漏端，完成最終器件結(jié)構(gòu)，，如圖10所示。

上述制程將構(gòu)成VDMOS工藝與ESD工藝結(jié)合起來，形成ESD結(jié)構(gòu)。本發(fā)明工藝制造過程可以在P MOS和N MOS中實(shí)現(xiàn)，其工藝制程完全不影響VDMOS的工藝制程，且同時(shí)采用此工藝步驟，可以有效控制有源區(qū)外延層不在場氧化層的生長中損耗，提高了器件的耐壓，最終形成的ESD結(jié)構(gòu)如圖8、9所示。

所述在露出外延層的區(qū)域內(nèi)的場氧化層向外延層內(nèi)延伸，這樣在去除氮化硅層之后，外延層的表面和場氧化層的臺(tái)階高度差得到控制，乃至后來ESD結(jié)構(gòu)做在場氧化層上之后與外延層表面的臺(tái)階差都小于常規(guī)做法中場氧直接生長的結(jié)構(gòu)。

所述場氧化層的圖形是由氮化硅層打開的位置決定的；場氧生長被限定在氮化硅打開的位置，其余區(qū)域在生長場氧的時(shí)候受氮化硅保護(hù)外延層不會(huì)損耗在氧化過程中。

所述外延層采用N型或者P型。

所述ESD位于柵極PAD周圍或者終端區(qū)域特定位置。

所述ESD由多對(duì)PN結(jié)結(jié)構(gòu)組成。

所述場氧化層的厚度為8000A至16000A。

以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。