本發(fā)明屬于無源電子器件技術(shù)領(lǐng)域，涉及一種高品質(zhì)因數(shù)的差分電感器結(jié)構(gòu)及其制作工藝。

背景技術(shù)：

隨著無線通訊的發(fā)展，射頻微波電路在醫(yī)療設(shè)備、無線局域網(wǎng)和智能家居等方面得到了廣泛應(yīng)用。其中電感在濾波器、放大器、混頻器和振蕩器等電路中起著重要的作用。隨著集成器件的不斷縮小，傳統(tǒng)二維電感器在占用面積上和封裝成本上已無法滿足需求。

近年來，隨著三維集成電路的飛速發(fā)展，一種新興的集成電路制作工藝硅通孔工藝受到廣泛關(guān)注。它可將硅片表面的電路通過硅通孔連接至硅片背面，實現(xiàn)不同層器件之間的電學(xué)性能連接。并且硅通孔技術(shù)可提供更大的設(shè)計自由度和更好的電學(xué)性能來設(shè)計不同元器件。其中基于硅通孔技術(shù)可用于構(gòu)造三維電感器和變壓器等片上元件,該電感器與傳統(tǒng)二維電感器相比，具有較高的品質(zhì)因數(shù)。

電感器性能優(yōu)劣的主要評判指標(biāo)是品質(zhì)因數(shù)，若其品質(zhì)因數(shù)越高，則電感器件的性能就越好。而提高電感器的品質(zhì)因數(shù)主要可從以下幾個方面進行：1.減小襯底的寄生效應(yīng)；2.減小電感器本身電阻；3.提高自身有效電感值。

另外美國專利號第8,143,952 B2號專利給出了利用硅通孔構(gòu)造電感器與變壓器元件結(jié)構(gòu)。其中利用硅通孔的鏈狀結(jié)構(gòu)構(gòu)造電感器結(jié)構(gòu)，但該連接方式中存在大量異向電流，極大的削弱了電感值，進而影響使得電感器的品質(zhì)因數(shù)下降。本發(fā)明將通過有效的連接方式，將相鄰硅通孔和金屬互連線中電流方向保持一致，這樣將會增強互感，進而增大總電感值(即提高自身有效電感值)。

隨著對帶寬的需求愈發(fā)迫切，三維集成電路的工作頻率不斷提高，噪聲耦合和電磁干擾問題愈加嚴(yán)重。差分結(jié)構(gòu)電路將有效抑制電磁干擾，減小噪聲。且差分電感可廣泛應(yīng)用于手機、電視、無線網(wǎng)等射頻集成電路中。然而傳統(tǒng)的平面差分電感依然面臨占用面積和品質(zhì)因數(shù)低等問題。并且目前現(xiàn)有的硅通孔工藝是利用等離子刻蝕通孔，采用化學(xué)氣相沉淀方法在通孔表面形成氧化層，最后通過銅電鍍方法填充通孔，并使用化學(xué)機械拋光技術(shù)移除多余的銅電鍍層。該硅通孔工藝中硅基底襯底存在損耗，因而使電感器件的性能有所下降，即品質(zhì)因數(shù)有所減小。本發(fā)明將提供一種高品質(zhì)因數(shù)的三維差分電感器結(jié)構(gòu)。與傳統(tǒng)電感器相比，差分電感內(nèi)部的耦合和較小的有效面積將提高電感值。

技術(shù)實現(xiàn)要素：

本發(fā)明的一個目的是針對現(xiàn)有技術(shù)的不足，提供一種基于在硅基底中挖空槽工藝的三維差分電感器結(jié)構(gòu)，通過兩層線圈繞硅通孔交叉走線，提高有效面積的電感值。

本發(fā)明差分電感器位于圓環(huán)硅通孔陣列中，所述的硅通孔結(jié)構(gòu)為穿過硅基底的銅，為防止漏電流，在銅外周設(shè)有材料為二氧化硅的絕緣層，一般其厚度為0.5μm，在絕緣層外周則為硅基底。由12個硅通孔結(jié)構(gòu)構(gòu)成圓環(huán)結(jié)構(gòu)，上述12個硅通孔結(jié)構(gòu)均分為左右兩側(cè)分布，左側(cè)硅通孔與右側(cè)硅通孔對稱，圓環(huán)同一側(cè)的相鄰硅通孔間距相同。其中所述的穿過硅基底的銅的半徑為10μm,高度為230μm；所述的圓環(huán)外半徑為100μm,內(nèi)半徑為80μm；

作為優(yōu)選，圓環(huán)同一側(cè)相鄰硅通孔的間距為31μm；左側(cè)第一硅通孔與右側(cè)第一硅通孔的間距為115μm。

將圓環(huán)中的硅通孔分為左側(cè)和右側(cè)，且從上到下為第一、二、三、四、五、六硅通孔。將左側(cè)第一硅通孔和右側(cè)第一硅通孔的金屬層端作為輸入端口，左側(cè)第六硅通孔和右側(cè)第六硅通孔的金屬層端作為輸出端口。首先在差分電感器頂部進行金屬線布置，外部金屬線分別連接輸入端口，左側(cè)第二硅通孔的金屬層端與右側(cè)第三硅通孔的金屬層端通過金屬線交叉連接，左側(cè)第三硅通孔的金屬層端與右側(cè)第二硅通孔的金屬層端通過金屬線交叉連接，左側(cè)第四硅通孔的金屬層端與右側(cè)第五硅通孔的金屬層端通過金屬線交叉連接，左側(cè)第五硅通孔的金屬層端與右側(cè)第四硅通孔的金屬層端通過金屬線交叉連接，輸出端口分別通過金屬線連接至外部；

在差分電感器底部重新布局層進行金屬線布置，左側(cè)第一硅通孔的重新布局層端與右側(cè)第二硅通孔的重新布局層端通過金屬線交叉連接，左側(cè)第二硅通孔的重新布局層端與右側(cè)第一硅通孔的重新布局層端通過金屬線交叉連接，左側(cè)第三硅通孔的重新布局層端與右側(cè)第四硅通孔的重新布局層端通過金屬線交叉連接，左側(cè)第四硅通孔的重新布局層端與右側(cè)第三硅通孔的重新布局層端通過金屬線交叉連接，左側(cè)第五硅通孔的重新布局層端與右側(cè)第六硅通孔的重新布局層端通過金屬線交叉連接，左側(cè)第六硅通孔的重新布局層端與右側(cè)第五硅通孔的重新布局層端通過金屬線交叉連接。

本發(fā)明的又一個目的是提供上述三維差分電感器結(jié)構(gòu)的制作工藝方法。該方法包含如下步驟：

步驟(1)、首先進行硅基底晶圓減薄，并對硅片上下表面進行拋光；

步驟(2)、在硅片上下表面進行二氧化硅沉淀形成氧化層(其厚度大于0.5μm)，并定義出硅通孔區(qū)域，依次通過各項異性腐蝕二氧化硅；

步驟(3)、在定義出硅通孔區(qū)域內(nèi)，利用Bosch工藝刻蝕硅片，形成通孔；

步驟(4)、定義出氧化層的厚度0.5μm，并且去除硅片上下表面過厚的氧化層，直至其厚度達到0.5μm，此外還在通孔的側(cè)壁同步形成厚度為0.5μm的氧化層；

步驟(5)、使用銅電鍍的方法對通孔進行銅填充,將通孔填充滿；

步驟(6)、使用bosch工藝在銅通孔周圍挖空槽結(jié)構(gòu)，使得銅周圍的硅基底厚度為10μm；

步驟(7)、在硅片頂部金屬層按照設(shè)計好的布局，進行金屬線連接；

步驟(8)、在新的硅片上重新布局層按設(shè)計好的布局進行金屬線連接，之后在重新布局層上與另一硅片硅通孔對應(yīng)的位置添加焊點。

步驟(9)、最后將兩塊硅片進行上下貼合。

本發(fā)明利用bosch工藝在硅基底挖空槽，減小硅基底損耗。利用圓環(huán)內(nèi)的硅通孔陣列構(gòu)造三維差分電感器，差分電感內(nèi)部的耦合(金屬層和重新布局層中的金屬線中的電流流向兩兩異向)和較小的有效面積將提高電感值。

附圖說明

圖1為依據(jù)美國專利號第8,143,952 B2號專利所顯示的運用硅通孔構(gòu)造的電感元件；

圖2為三維差分電感器的頂部與底部截面圖；

圖3為三維差分電感器的立體圖；

圖4A-H為本發(fā)明制作電感器的工藝流程圖。

圖1中標(biāo)記如下：電感元件100，第一輸入端口101，第二輸入端口102，貫穿基底的硅通孔103，基底頂部金屬層M1中的金屬線104，基底底部的重新布局層中的金屬線105；

圖2、3中標(biāo)記如下：左側(cè)第一硅通孔401,左側(cè)第二硅通孔402,左側(cè)第三硅通孔403,左側(cè)第四硅通孔404,左側(cè)第五硅通孔405,左側(cè)第六硅通孔406,右側(cè)第一硅通孔407,右側(cè)第二硅通孔408,右側(cè)第三硅通孔409,右側(cè)第四硅通孔410,右側(cè)第五硅通孔411,右側(cè)第六硅通孔412；

圖4中標(biāo)記如下：硅片601，硅片上下表面二氧化硅602，硅通孔區(qū)域603，通孔604，通孔側(cè)壁氧化層605，銅606，空槽結(jié)構(gòu)607，重新布局層608，焊點609。

具體實施方式

以下結(jié)合附圖對本發(fā)明作進一步說明。

圖1為依據(jù)美國專利號第8,143,952 B2號專利所顯示的運用硅通孔構(gòu)造的電感元件100，其包括輸入端口101和102、貫穿基底的硅通孔103、基底頂部金屬層M1中的金屬線104以及基底底部的重新布局層中的金屬線105。從圖中可見其利用硅通孔技術(shù)延長金屬線長度，從而獲得較大的電感值。但限于硅通孔尺寸，其自感較小，且金屬層M1和重新布局層中金屬線中存在大量的異向電流，會降低整體電感值。

圖2為三維差分電感器的頂部和底部截面圖。差分電感器位于圓環(huán)硅通孔陣列中，將圓環(huán)中的硅通孔分為左側(cè)和右側(cè)，且從上到下為第一、二、三、四、五、六硅通孔。將左側(cè)第一硅通孔401和右側(cè)第一硅通孔407的金屬層端作為輸入端口，左側(cè)第六硅通孔406和右側(cè)第六硅通孔412的金屬層端作為輸出端口。在差分電感器的金屬層端進行金屬線布置，外部金屬線分別連接至左側(cè)和右側(cè)第一硅通孔的金屬層端(輸入端口)，左側(cè)第二硅通孔402的金屬層端與右側(cè)第三硅通孔409的金屬層端通過金屬線交叉連接，左側(cè)第三硅通孔403的金屬層端與右側(cè)第二硅通孔408的金屬層端通過金屬線交叉連接，左側(cè)第四硅通孔404的金屬層端與右側(cè)第五硅通孔411的金屬層端通過金屬線交叉連接，左側(cè)第五硅通孔405的金屬層端與右側(cè)第四硅通孔410的金屬層端通過金屬線交叉連接，左側(cè)和右側(cè)第六硅通孔的金屬層端(輸出端口)分別將金屬線連接至外部；

在差分電感器重新布局層進行金屬線布置，左側(cè)第一硅通孔401的重新布局層端與右側(cè)第二硅通孔408的重新布局層端通過金屬線交叉連接，左側(cè)第二硅通孔402的重新布局層端與右側(cè)第一硅通孔407的重新布局層端通過金屬線交叉連接，左側(cè)第三硅通孔403的重新布局層端與右側(cè)第四硅通孔410的重新布局層端通過金屬線交叉連接，左側(cè)第四硅通孔404的重新布局層端與右側(cè)第三硅通孔409的重新布局層端通過金屬線交叉連接，左側(cè)第五硅通孔405的重新布局層端與右側(cè)第六硅通孔412的重新布局層端通過金屬線交叉連接，左側(cè)第六硅通孔406的重新布局層端與右側(cè)第五硅通孔411的重新布局層端通過金屬線交叉連接。

圖3為三維差分電感器的立體圖，該電感元件的工作過程：電流分別從兩輸入端口(413和414)開始流入，首先電流從輸入端口413通過金屬線流入至左側(cè)第一硅通孔401的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向右側(cè)第二硅通孔408的重新布局層端，并通過流向其金屬層端，然后通過金屬線流入至左側(cè)第三硅通孔403的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向右側(cè)第四硅通孔410的重新布局層端，并通過硅通孔流向其金屬層端，然后通過金屬線流入至左側(cè)第五硅通孔405的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向右側(cè)第六硅通孔412的重新布局層端，并通過流向其金屬層端，然后流向其輸出端口416；另一電流從輸入端口414通過金屬線流入至右側(cè)第一硅通孔407的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向左側(cè)第二硅通孔402的重新布局層端，并通過流向其金屬層端，然后通過金屬線流入至右側(cè)第三硅通孔409的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向左側(cè)第四硅通孔404的重新布局層端，并通過硅通孔流向其金屬層端，然后通過金屬線流入至右側(cè)第五硅通孔411的金屬層端，并通過硅通孔流向其重新布局層端，然后通過金屬線流向左側(cè)第六硅通孔406的重新布局層端，并通過流向其金屬層端，然后流向其輸出端口415。

上述電感器的制作工藝過程：

步驟一，如圖4A所示，首先進行晶圓減薄，并對硅片601上下表面進行拋光；

步驟二，如圖4B所示，在硅片601上下表面進行二氧化硅602沉淀形成氧化層(其厚度大于0.5μm)，并定義出硅通孔區(qū)域603，依次通過各項異性腐蝕二氧化硅。

步驟三，如圖4C所示，在定義出硅通孔區(qū)域內(nèi)，利用Bosch工藝刻蝕硅片，形成通孔604；

步驟四，如圖4D所示，定義出氧化層的厚度為0.5μm，并且去除硅片上下表面過厚的氧化層602，直至其厚度達到0.5μm，此外還在通孔604的側(cè)部同步形成厚度為0.5μm的氧化層605。

步驟五，如圖4E所示，使用銅電鍍的方法對通孔進行銅填充606；

步驟六，如圖4F所示，使用bosch工藝在銅通孔周圍挖空槽結(jié)構(gòu)607，使得銅周圍的硅基底厚度為10μm；

步驟七，在硅片金屬層按照圖4A(差分電感器)的布局，進行金屬線連接；

步驟八，如圖4G所示，在新的硅片上的重新布局層按照圖4B(差分電感器)的布局連接，之后在重新布局層608上與另一硅片硅通孔對應(yīng)的位置添加焊點609。

步驟九，如圖4H所示，最后將兩塊硅片進行上下貼合。

上述實施例并非是對于本發(fā)明的限制，本發(fā)明并非僅限于上述實施例，只要符合本發(fā)明要求，均屬于本發(fā)明的保護范圍。