本發(fā)明屬于超大規(guī)模集成電路中的邏輯器件與電路領(lǐng)域，具體涉及一種可提高開(kāi)態(tài)電流的小尺寸隧穿場(chǎng)效應(yīng)晶體管(TFET)。

背景技術(shù)：

在摩爾定律的指導(dǎo)下，微處理器的集成度不斷提高，推動(dòng)了邏輯開(kāi)關(guān)器件的發(fā)展。而在邏輯開(kāi)關(guān)器件中，隧穿場(chǎng)效應(yīng)晶體管(TFET)因其具有較高的開(kāi)態(tài)電流、較低的關(guān)態(tài)電流、較小的亞閾值擺幅以及優(yōu)秀的開(kāi)關(guān)比，已成為半導(dǎo)體器件領(lǐng)域中研究的熱點(diǎn)。

隧穿場(chǎng)效應(yīng)晶體管(TFET)不同于以往的場(chǎng)效應(yīng)晶體管，它是以量子力學(xué)為依據(jù)，通過(guò)帶-帶隧穿進(jìn)行工作的；通過(guò)施加?xùn)艍海淖儽菊鲄^(qū)的能帶，使得源區(qū)的載流子能夠越過(guò)勢(shì)壘隧穿到本征區(qū)。在N型TFET器件中，柵極接高電位、源區(qū)接低電位、漏區(qū)接高電位，其源區(qū)與本征區(qū)、漏區(qū)形成反偏二極管P-i-N，源區(qū)電子即可隧穿到本征區(qū)。在P型TFET中，柵極接低電位、源區(qū)接高電位、漏區(qū)接低電位，其漏區(qū)與本征區(qū)、源區(qū)形成反偏二極管P-i-N，源區(qū)電子即可隧穿到本征區(qū)。

最早提出的隧穿場(chǎng)效應(yīng)晶體管(TFET)為橫向隧穿器件，如圖1所示，其核心部分包括源區(qū)101、本征區(qū)102、漏區(qū)103、柵氧層104、柵105，這種橫向TFET器件的柵電極電場(chǎng)為垂直方向，而隧穿為P區(qū)向i區(qū)的橫向方向，故實(shí)際上柵極電壓形成的電場(chǎng)只能調(diào)節(jié)靠近源區(qū)的柵氧層表面下很近的P-i結(jié)，即柵控隧穿區(qū)域較小，這就導(dǎo)致開(kāi)態(tài)電流很難達(dá)到理想效果。為了提升柵控能力，研究人員提出了如圖2所示的縱向隧穿場(chǎng)效應(yīng)晶體管(TFET)，其核心結(jié)構(gòu)包括源區(qū)201、外延本征區(qū)202、漏區(qū)203、中間本征區(qū)204、柵氧層205、柵206，這類TFET器件工作時(shí)，隧穿主要發(fā)生在源區(qū)與外延本征區(qū)之間，隧穿方向?yàn)榭v向隧穿，與柵電極形成的縱向電場(chǎng)方向一致，即柵控面積擴(kuò)大成源區(qū)與外延本征區(qū)的接觸面積，在不改變低的關(guān)態(tài)電流的前提下有效提升了開(kāi)態(tài)電流。

雖然縱向隧穿器件的柵控能力較橫向隧穿器件有一定的提升，但是受硅材料禁帶寬度較大的限制，其開(kāi)態(tài)電流仍然無(wú)法達(dá)到較好的效果。通過(guò)加大源區(qū)摻雜、增大柵極電壓可增加隧穿幾率，但是高摻雜形成的單邊突變結(jié)給半導(dǎo)體工藝帶來(lái)較大的難題。文獻(xiàn)(Vijayvargiya V,Vishvakarma S K.Effect of drain doping profile on double-gate tunnel field-effect transistor and its influence on device RF performance[J].IEEE Transactions on Nanotechnology,2014,13(5):974-981.)提出了一種雙柵TFET，即在本征區(qū)下方再加上一個(gè)柵電極，形成雙柵結(jié)構(gòu)，器件結(jié)構(gòu)如圖3所示，包括源區(qū)301、本征區(qū)302、漏區(qū)303、頂部柵氧層304、頂部柵極305、底部柵氧層306、底部柵極307。雖然在雙柵的作用下，柵控能力得到有效提升，器件能較好地導(dǎo)通和關(guān)閉；但是其隧穿區(qū)域仍只是靠近表面處的P-i結(jié)，柵控區(qū)域相當(dāng)于單柵橫向TFET的柵控區(qū)域的簡(jiǎn)單疊加，其頂部和底部柵形成的縱向電場(chǎng)大小未改變，開(kāi)態(tài)電流只是簡(jiǎn)單的疊加，提升效果不明顯，并且雙柵TFET結(jié)構(gòu)在常用的平面半導(dǎo)體工藝中實(shí)現(xiàn)難度較大，工藝成本較高，很難推廣用于超大規(guī)模集成電路中。

另外，文獻(xiàn)(Li W,Sharmin S,Ilatikhameneh H,et al.Polarization-engineered III-nitride heterojunction tunnel field-effect transistors[J].IEEE Journal on Exploratory Solid-State Computational Devices and Circuits,2015,1:28-34.)公開(kāi)了一種Ⅲ-Ⅴ族氮化物隧穿器件，器件結(jié)構(gòu)如圖4所示，包括源區(qū)401、本征區(qū)402、漏區(qū)403、柵氧層404、柵405、側(cè)墻406，該器件通過(guò)柵壓控制漏區(qū)的導(dǎo)帶升降實(shí)現(xiàn)器件的關(guān)斷和開(kāi)啟，本征區(qū)采用InN材料，InN材料可引入極化效應(yīng)，從而增加器件的開(kāi)態(tài)電流。但是該器件存在如下問(wèn)題：其一，本征區(qū)和漏區(qū)厚度極薄，均低于3nm，工藝實(shí)現(xiàn)難度較大；其二，柵壓對(duì)漏區(qū)的控制能力較弱，導(dǎo)致器件的關(guān)態(tài)電流較大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)背景技術(shù)存在的缺陷，提出了一種新型的提高開(kāi)態(tài)電流的隧穿場(chǎng)效應(yīng)晶體管。本發(fā)明隧穿場(chǎng)效應(yīng)晶體管在源區(qū)頂部通過(guò)InN或In_xGa_1-xN材料形成極化隧穿層，利用InN或In_xGa_1-xN的極化效應(yīng)形成極化電場(chǎng)，增強(qiáng)了源區(qū)向極化隧穿區(qū)的載流子隧穿能力，提高了開(kāi)態(tài)下的隧穿電流；由于關(guān)態(tài)下外延本征區(qū)的導(dǎo)帶不變，載流子無(wú)法越過(guò)勢(shì)壘漂移擴(kuò)散至該區(qū)域，有效降低了器件的關(guān)態(tài)電流；外延本征區(qū)以及極化隧穿區(qū)的厚度都可以做到5nm及以上，有利于工藝的實(shí)現(xiàn)。本發(fā)明隧穿場(chǎng)效應(yīng)晶體管在保證低的關(guān)態(tài)電流的前提下，有效提升了器件的開(kāi)態(tài)電流，且降低了工藝難度。

本發(fā)明的技術(shù)方案如下：

一種提高開(kāi)態(tài)電流的隧穿場(chǎng)效應(yīng)晶體管，包括源區(qū)、中間本征區(qū)、漏區(qū)、極化隧穿區(qū)、外延本征區(qū)、柵氧層、柵和側(cè)墻，所述極化隧穿區(qū)形成于源區(qū)內(nèi)、且與外延本征區(qū)接觸，其遠(yuǎn)離中間本征區(qū)的一側(cè)與柵遠(yuǎn)離中間本征區(qū)的一側(cè)位于同一直線上，用于增強(qiáng)源區(qū)載流子向極化隧穿區(qū)的隧穿。

一種提高開(kāi)態(tài)電流的隧穿場(chǎng)效應(yīng)晶體管，包括源區(qū)、中間本征區(qū)、漏區(qū)、極化隧穿區(qū)、柵氧層、柵和側(cè)墻，所述極化隧穿區(qū)形成于源區(qū)內(nèi)、且與中間本征區(qū)接觸，其上表面與源區(qū)上表面重合，用于增強(qiáng)源區(qū)載流子向極化隧穿區(qū)的隧穿。

進(jìn)一步地，所述極化隧穿區(qū)采用具有極化效應(yīng)的材料形成。

進(jìn)一步地，所述極化隧穿區(qū)采用InN、In_xGa_1-xN(0＜x＜1)中的一種或兩種形成。若采用In_xGa_1-xN形成極化隧穿區(qū)，則可通過(guò)調(diào)節(jié)x的取值來(lái)調(diào)節(jié)器件的極化強(qiáng)度；若采用InN和In_xGa_1-xN兩種材料形成極化隧穿區(qū)，則首先形成In_xGa_1-xN作為緩沖層，再在其上生長(zhǎng)InN薄膜，從而得到極化隧穿區(qū)。

進(jìn)一步地，縱向TFET器件中所述極化隧穿區(qū)的厚度為10nm以內(nèi)。

進(jìn)一步地，橫向TFET器件中所述極化隧穿區(qū)的長(zhǎng)度為10nm以內(nèi)。

進(jìn)一步地，所述極化隧穿區(qū)的摻雜濃度不限，可以為輕摻雜，也可以為重?fù)诫s。

進(jìn)一步地，所述源區(qū)材料為Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或鍺等半導(dǎo)體材料，源區(qū)材料的電子親和勢(shì)應(yīng)低于極化隧穿區(qū)材料的電子親和勢(shì)，這樣有利于源區(qū)載流子向極化隧穿區(qū)隧穿；源區(qū)的材料還應(yīng)與極化隧穿區(qū)的材料有晶格失配，能夠引起極化隧穿區(qū)的極化效應(yīng)。

進(jìn)一步地，縱向TFET器件中所述外延本征區(qū)材料為Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或鍺等半導(dǎo)體材料，外延本征區(qū)材料的電子親和勢(shì)應(yīng)低于極化隧穿區(qū)材料的電子親和勢(shì)，這樣可以形成能帶差，以保證在器件關(guān)態(tài)時(shí)，外延本征區(qū)的能帶勢(shì)壘能抑制極化隧穿區(qū)的載流子漂移擴(kuò)散。

進(jìn)一步地，橫向TFET器件中所述中間本征區(qū)材料為Ⅲ-Ⅴ族化合物、Ⅱ-Ⅵ族化合物、硅或鍺等半導(dǎo)體材料，中間本征區(qū)材料的電子親和勢(shì)應(yīng)低于極化隧穿區(qū)材料的電子親和勢(shì)，這樣可以形成能帶差，以保證在器件關(guān)態(tài)時(shí)，中間本征區(qū)的能帶勢(shì)壘能抑制極化隧穿區(qū)的載流子漂移擴(kuò)散。

進(jìn)一步地，所述中間本征區(qū)與漏區(qū)之間可設(shè)置介質(zhì)層，用于隔離。

進(jìn)一步地，所述隧穿場(chǎng)效應(yīng)晶體管的襯底可以為普通硅襯底或SOI襯底(絕緣襯底上的硅)。

本發(fā)明的有益效果為：

1、本發(fā)明提供的提升開(kāi)態(tài)電流的隧穿場(chǎng)效應(yīng)晶體管，可在不改變器件關(guān)態(tài)電流的前提下提升開(kāi)態(tài)時(shí)的縱向電場(chǎng)，提高隧穿幾率，有利于同時(shí)實(shí)現(xiàn)低的關(guān)態(tài)電流和高的開(kāi)態(tài)電流，獲得優(yōu)秀的開(kāi)關(guān)比。

2、本發(fā)明隧穿場(chǎng)效應(yīng)晶體管利用極化隧穿區(qū)的極化效應(yīng)，形成與柵極電場(chǎng)方向一致的極化電場(chǎng)，增強(qiáng)了源區(qū)向極化隧穿區(qū)的載流子隧穿能力，提高了開(kāi)態(tài)下的隧穿電流。

3、本發(fā)明隧穿場(chǎng)效應(yīng)晶體管由于極化電場(chǎng)的存在，關(guān)態(tài)下源區(qū)會(huì)有載流子隧穿至極化隧穿區(qū)，并聚集在極化隧穿區(qū)，而外延本征區(qū)的能帶會(huì)形成勢(shì)壘，使其較難漂移擴(kuò)散至外延本征區(qū)，泄漏電流得到較好地控制。

附圖說(shuō)明

圖1為背景技術(shù)中橫向隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖2為背景技術(shù)中縱向隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖3為背景技術(shù)中雙柵結(jié)構(gòu)的橫向隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖4為背景技術(shù)中Ⅲ-Ⅴ族氮化物隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖5為本發(fā)明實(shí)施例1的隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖6為本發(fā)明實(shí)施例2的隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖7為本發(fā)明實(shí)施例3的隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖8為本發(fā)明實(shí)施例4的隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖9為本發(fā)明實(shí)施例5的隧穿場(chǎng)效應(yīng)晶體管器件的剖面圖；

圖10為本發(fā)明實(shí)施例1中的生長(zhǎng)極化隧穿區(qū)和未生長(zhǎng)極化隧穿區(qū)的TFET器件的轉(zhuǎn)移特性曲線對(duì)比圖；

圖11為本發(fā)明實(shí)施例1中的提升開(kāi)態(tài)電流的TFET器件的能帶圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例，詳述本發(fā)明的技術(shù)方案。

一種提高開(kāi)態(tài)電流的縱向隧穿場(chǎng)效應(yīng)晶體管，包括源區(qū)、中間本征區(qū)、漏區(qū)、極化隧穿區(qū)、外延本征區(qū)、柵氧層、柵和側(cè)墻，所述極化隧穿區(qū)形成于源區(qū)內(nèi)、且與外延本征區(qū)接觸，其左側(cè)與柵的左側(cè)位于同一直線上，其長(zhǎng)度可根據(jù)需求調(diào)節(jié)，可增強(qiáng)源區(qū)載流子向極化隧穿區(qū)的隧穿。

一種提高開(kāi)態(tài)電流的橫向隧穿場(chǎng)效應(yīng)晶體管，包括源區(qū)、中間本征區(qū)、漏區(qū)、極化隧穿區(qū)、柵氧層、柵和側(cè)墻，所述極化隧穿區(qū)形成于源區(qū)內(nèi)、且與中間本征區(qū)接觸，其上表面與源區(qū)上表面重合，用于增強(qiáng)源區(qū)載流子向極化隧穿區(qū)的隧穿。

實(shí)施例1

本實(shí)施例是針對(duì)如圖5所示的提高開(kāi)態(tài)電流的隧穿場(chǎng)效應(yīng)晶體管(TFET)器件，以制作N型TFET器件為例，其極化隧穿區(qū)位于P型源區(qū)內(nèi)、且與頂層的外延本征區(qū)接觸，極化隧穿區(qū)的長(zhǎng)度與柵的長(zhǎng)度相同，全部位于柵下方。

實(shí)施例1所述隧穿場(chǎng)效應(yīng)晶體管包括源區(qū)501、中間本征區(qū)502、漏區(qū)503、極化隧穿區(qū)504、外延本征區(qū)505、側(cè)墻506、柵氧層507、柵508。首先，源區(qū)、中間本征區(qū)、漏區(qū)均采用硅材料形成，保證源區(qū)能引起極化隧穿區(qū)的極化效應(yīng)；其次，分別對(duì)源區(qū)、中間本征區(qū)和漏區(qū)進(jìn)行離子注入，確保源區(qū)p型摻雜濃度為1e20cm^-3量級(jí)、中間本征區(qū)摻雜低于1e13cm^-3量級(jí)、漏區(qū)n型摻雜濃度為1e18cm^-3量級(jí)；然后，在源區(qū)表面采用光刻工藝形成極化隧穿區(qū)圖形，并通過(guò)分子束外延技術(shù)(MBE)在極化隧穿區(qū)區(qū)域內(nèi)生長(zhǎng)厚度為5nm的InN薄膜，形成極化隧穿區(qū)，該極化隧穿區(qū)的上表面與外延本征區(qū)接觸、長(zhǎng)度與柵的長(zhǎng)度相同為20nm，右側(cè)與中間本征區(qū)接觸；最后，采用常規(guī)工藝，依次生長(zhǎng)外延本征區(qū)、柵氧層、柵以及相應(yīng)的側(cè)墻。其中，外延本征區(qū)的材料為硅，保證其在關(guān)態(tài)下具有能帶勢(shì)壘，以抑制極化隧穿區(qū)載流子的漂移擴(kuò)散。

本實(shí)施例隧穿場(chǎng)效應(yīng)晶體管中添加長(zhǎng)度為20nm、厚度為5nm的極化隧穿區(qū)，能有效利用極化隧穿區(qū)的極化效應(yīng)提升TFET器件的開(kāi)態(tài)電流。圖11為本發(fā)明提供的帶極化隧穿區(qū)的TFET器件的能帶圖，極化隧穿區(qū)的引入有利于載流子的隧穿和柵壓對(duì)器件開(kāi)關(guān)的控制。采用與實(shí)施例1相同的工藝制備未生長(zhǎng)極化隧穿區(qū)的TFET器件，除了不生長(zhǎng)極化隧穿區(qū)外，其余條件與實(shí)施例1完全相同；圖10為實(shí)施例1生長(zhǎng)極化隧穿區(qū)和未生長(zhǎng)極化隧穿區(qū)的TFET器件的轉(zhuǎn)移特性曲線對(duì)比圖，由圖10可知，在相同的柵壓下，實(shí)施例1隧穿場(chǎng)效應(yīng)晶體管與未生長(zhǎng)極化隧穿區(qū)的器件相比，其開(kāi)態(tài)電流有很大的提升。

實(shí)施例2

本實(shí)施例是針對(duì)如圖6所示的提高開(kāi)態(tài)電流的橫向隧穿場(chǎng)效應(yīng)晶體管(TFET)器件，其極化隧穿區(qū)位于P型源區(qū)內(nèi)、且與中間本征區(qū)接觸，其上表面與源區(qū)上表面重合。

實(shí)施例2所述隧穿場(chǎng)效應(yīng)晶體管包括源區(qū)601、極化隧穿區(qū)602、中間本征區(qū)603、漏區(qū)604、側(cè)墻605、柵氧層606、柵607。首先，依舊利用硅材料形成源區(qū)、中間本征區(qū)、漏區(qū)，保證源區(qū)能引起極化隧穿區(qū)的極化效應(yīng)，中間本征區(qū)的勢(shì)壘能抑制載流子的漂移擴(kuò)散；之后分別對(duì)源區(qū)、中間本征區(qū)和漏區(qū)進(jìn)行離子注入，確保源區(qū)p型摻雜濃度為1e20cm^-3量級(jí)、中間本征區(qū)摻雜低于1e13cm^-3量級(jí)、漏區(qū)n型摻雜濃度為1e18cm^-3量級(jí)；然后，在源區(qū)表面采用光刻工藝形成極化隧穿區(qū)圖形，并通過(guò)分子束外延技術(shù)(MBE)在極化隧穿區(qū)區(qū)域內(nèi)生長(zhǎng)長(zhǎng)度為5nm、厚度為10nm的InN薄膜，形成極化隧穿區(qū)；最后，采用常規(guī)工藝，依次生長(zhǎng)柵氧層、柵以及相應(yīng)的側(cè)墻。

本實(shí)施例中的極化隧穿區(qū)生長(zhǎng)在接近中間本征區(qū)一側(cè)的源區(qū)頂部，可以提高器件開(kāi)態(tài)電流，降低窄寬度器件中的部分關(guān)態(tài)電流，表明極化隧穿區(qū)同樣適用于橫向TFET器件中。

實(shí)施例3

本實(shí)施例是針對(duì)如圖7所示的帶氧化層的隧穿場(chǎng)效應(yīng)晶體管(TFET)器件，該器件中中間本征區(qū)與漏區(qū)之間設(shè)置氧化層實(shí)現(xiàn)介質(zhì)隔離。

實(shí)施例3所述隧穿場(chǎng)效應(yīng)晶體管包括源區(qū)701、中間本征區(qū)702、漏區(qū)703、極化隧穿區(qū)704、外延本征區(qū)705、側(cè)墻706、柵氧層707、柵708、氧化層709。首先，源區(qū)、中間本征區(qū)、漏區(qū)均采用硅材料形成，保證源區(qū)能引起極化隧穿區(qū)的極化效應(yīng)；其次，在中間本征區(qū)和漏區(qū)之間進(jìn)行氧化，形成氧化層709；之后，分別對(duì)源區(qū)、中間本征區(qū)和漏區(qū)進(jìn)行離子注入，確保源區(qū)p型摻雜濃度為1e20cm^-3量級(jí)、中間本征區(qū)摻雜低于1e13cm^-3量級(jí)、漏區(qū)n型摻雜濃度為1e18cm^-3量級(jí)；然后，在源區(qū)表面采用光刻工藝形成極化隧穿區(qū)圖形，并通過(guò)分子束外延技術(shù)(MBE)在極化隧穿區(qū)區(qū)域內(nèi)依次生長(zhǎng)厚度為5nm的In_0.8Ga_0.2N緩沖層以及厚度為5nm的InN薄膜，形成極化隧穿區(qū)，該極化隧穿區(qū)的上表面與外延本征區(qū)接觸、長(zhǎng)度與柵的長(zhǎng)度相同為20nm，右側(cè)與中間本征區(qū)接觸；最后，采用常規(guī)工藝，依次生長(zhǎng)外延本征區(qū)、柵氧層、柵以及相應(yīng)的側(cè)墻。其中，外延本征區(qū)的材料為硅，保證其在關(guān)態(tài)下具有能帶勢(shì)壘，以抑制極化隧穿區(qū)載流子的漂移擴(kuò)散。

本實(shí)施例中的氧化層的厚度主要根據(jù)器件工藝進(jìn)行調(diào)節(jié)，氧化層可改善器件關(guān)態(tài)下的泄漏電流。

實(shí)施例4

本實(shí)施例是針對(duì)如圖8所示的帶襯底和埋氧層的隧穿場(chǎng)效應(yīng)晶體管(TFET)器件，該器件中SOI襯底可實(shí)現(xiàn)全介質(zhì)隔離。

實(shí)施例4所述隧穿場(chǎng)效應(yīng)晶體管包括源區(qū)801、中間本征區(qū)802、漏區(qū)803、極化隧穿區(qū)804、外延本征區(qū)805、側(cè)墻806、柵氧層807、柵808、埋氧層809、襯底810。首先，利用智能剝離技術(shù)形成SOI襯底，埋氧層厚度為20nm；源區(qū)、中間本征區(qū)、漏區(qū)均采用硅材料形成，保證源區(qū)能引起極化隧穿區(qū)的極化效應(yīng)；其次，分別對(duì)源區(qū)、中間本征區(qū)和漏區(qū)進(jìn)行離子注入，確保源區(qū)p型摻雜濃度為1e20cm^-3量級(jí)、中間本征區(qū)摻雜低于1e13cm^-3量級(jí)、漏區(qū)n型摻雜濃度為1e18cm^-3量級(jí)；然后，在源區(qū)表面采用光刻工藝形成極化隧穿區(qū)圖形，并通過(guò)分子束外延技術(shù)(MBE)在極化隧穿區(qū)區(qū)域內(nèi)生長(zhǎng)厚度為5nm的InN薄膜，形成極化隧穿區(qū)，該極化隧穿區(qū)的上表面與外延本征區(qū)接觸、長(zhǎng)度為15nm，左側(cè)與柵的左側(cè)位于同一直線上，右側(cè)與中間本征區(qū)有一定距離；最后，采用常規(guī)工藝，依次生長(zhǎng)外延本征區(qū)、柵氧層、柵以及相應(yīng)的側(cè)墻。其中，外延本征區(qū)的材料為硅，保證其在關(guān)態(tài)下具有能帶勢(shì)壘，以抑制極化隧穿區(qū)載流子的漂移擴(kuò)散。

本實(shí)施例中采用SOI襯底主要考慮其對(duì)TFET器件泄漏電流的抑制以及器件的寄生效應(yīng)的改善。

實(shí)施例5

本實(shí)施例是針對(duì)如圖9所示的隧穿場(chǎng)效應(yīng)晶體管(TFET)器件。本實(shí)施例與實(shí)施例4的區(qū)別為：該器件中采用普通襯底，中間本征區(qū)與漏區(qū)之間設(shè)置氧化層實(shí)現(xiàn)介質(zhì)隔離。

本實(shí)施例中采用普通襯底，考慮到泄漏電流增大，故在中間本征區(qū)與漏區(qū)之間設(shè)置氧化層，隔離泄漏電流通道，降低部分關(guān)態(tài)電流。