本申請要求于2015年6月18日提交至韓國知識產(chǎn)權(quán)局的韓國專利申請No.10-2015-0086344的優(yōu)先權(quán)，該申請的全部公開內(nèi)容以引用方式并入本文中。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)：

已提出多柵極晶體管來縮小半導(dǎo)體器件。多柵極晶體管易于在不影響晶體管性能的前提下縮小。在不增加多柵極晶體管的柵極長度的前提下，可提高多柵極晶體管的電流控制能力，并且可抑制短溝道效應(yīng)(SCE)。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種半導(dǎo)體器件如下。第一鰭型圖案設(shè)置在襯底上。設(shè)置在襯底上的第一層間絕緣層覆蓋第一鰭型圖案，并且包括與第一鰭型圖案交叉的第一溝槽。設(shè)置在第一鰭型圖案上的第一柵電極填充第一溝槽。第一柵電極的上表面與第一層間絕緣層的上表面共面。封蓋層覆蓋第一層間絕緣層的上表面和第一柵電極的上表面。第二層間絕緣層設(shè)置在封蓋層上。第二層間絕緣層包括與封蓋層的材料不同的材料。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種半導(dǎo)體器件如下。第一層間絕緣層覆蓋鰭型圖案，并且包括與鰭型圖案交叉的溝槽。金屬柵電極設(shè)置在鰭型圖案上并且填充溝槽。封蓋層設(shè)置在第一層間絕緣層的上表面上和金屬柵電極的上表面上。封蓋層與金屬柵電極接 觸。第二層間絕緣層設(shè)置在封蓋層上，并且包括與封蓋層的材料不同的材料。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種半導(dǎo)體器件如下。覆蓋鰭型圖案的第一層間絕緣層包括溝槽。所述溝槽與鰭型圖案交叉并且暴露出鰭型圖案的一部分。界面層設(shè)置在鰭型圖案的所述部分上。高k介電絕緣層設(shè)置在界面層上，并且沿著溝槽的側(cè)壁和底面設(shè)置。柵電極設(shè)置在高k介電絕緣層上并且填充所述溝槽。氮化硅(SiN)封蓋層設(shè)置在第一層間絕緣層的上表面上和第一柵電極的上表面上。第二層間絕緣層設(shè)置在SiN封蓋層上并且包括氧化物。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種半導(dǎo)體器件如下。晶體管包括鰭型圖案、源極/漏極和金屬柵電極。金屬柵電極設(shè)置在鰭型有源圖案的上表面上，源極/漏極設(shè)置在鰭型有源圖案的側(cè)壁上。封蓋層覆蓋晶體管。第一層間絕緣層介于封蓋層與源極/漏極之間。第一層間絕緣層的上表面和金屬柵電極的上表面實質(zhì)上共面。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種制造半導(dǎo)體器件的方法如下。在鰭型圖案上形成偽柵電極。偽柵電極與鰭型圖案交叉。形成覆蓋鰭型圖案的第一層間絕緣層，以暴露出偽柵電極的上表面。去除偽柵電極，以形成暴露出鰭型圖案的溝槽。形成金屬電極層，以填充溝槽并且覆蓋第一層間絕緣層的上表面。通過從第一層間絕緣層的上表面去除金屬電極層，在溝槽內(nèi)形成金屬柵電極。氮化硅(SiN)封蓋層形成在金屬柵電極的上表面上和第一層間絕緣層的上表面上。第二層間絕緣層形成在SiN封蓋層上，并且第二層間絕緣層包括氧化物。

附圖說明

通過參照附圖詳細描述示例性實施例，本發(fā)明構(gòu)思的這些和其它特征將變得更加清楚，在附圖中：

圖1是根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的布局圖；

圖2是沿圖1的線A-A截取的剖面圖；

圖3是沿圖1的線B-B截取的剖面圖；

圖4是沿圖1的線C-C截取的剖面圖；

圖5A和圖5B是圖2的方形區(qū)域P的放大圖；

圖6示出了根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件；

圖7和圖8示出了根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件；

圖9和圖10示出了根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件；

圖11示出了根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件；

圖12是根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的布局圖；

圖13是沿圖12的線D-D和線E-E截取的剖面圖；

圖14是根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的剖面圖；

圖15至圖22示出了制造根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的方法；

圖23是包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的系統(tǒng)芯片(SoC)系統(tǒng)的框圖；

圖24是包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的電子系統(tǒng)的框圖；以及

圖25至圖27示出了包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的半導(dǎo)體系統(tǒng)。

具體實施方式

下文中，將參照附圖詳細描述本發(fā)明構(gòu)思的示例性實施例。然而，本發(fā)明構(gòu)思可以按照不同的形式實施，并且不應(yīng)理解為限于本文闡述的實施例。在附圖中，為了清楚起見，會放大層和區(qū)域的尺寸和相對尺寸。應(yīng)該理解，當一個元件或襯底被稱作“位于”另一元件“上”時，所述一個元件可直接位于另一元件或襯底上，或者也可存在中間層。應(yīng)當理解，當一個元件被稱作“耦接至”或“連接至”至另一個元件時，所述一個元件可以直接耦接或連接至另一個元件，或 者也可存在中間元件。相同的附圖標記在說明書和附圖中始終指代相同的元件。

下面，將參照圖1至圖5B描述根據(jù)示例性實施例的半導(dǎo)體器件。

圖1是根據(jù)本發(fā)明構(gòu)思的示例性實施例的半導(dǎo)體器件的布局；圖2是沿圖1的線A-A截取的剖面圖。圖3是沿圖1的線B-B截取的剖面圖。圖4是沿圖1的線C-C截取的剖面圖。圖5A和圖5B是根據(jù)示例性實施例的圖2的方形區(qū)域P的放大圖。為了便于描述，稍后將使用圖1的布局來描述其他半導(dǎo)體器件2至5。

在示例性實施例中，半導(dǎo)體器件可在其中包括鰭型圖案溝道區(qū)，但是本發(fā)明構(gòu)思不限于此。例如，半導(dǎo)體器件可包括布線圖案溝道區(qū)。

參照圖1至圖4，根據(jù)示例性實施例的半導(dǎo)體器件1可包括襯底100、第一鰭型圖案110、第一柵電極120、第一源極/漏極140和封蓋層185。

例如，襯底100可為體硅或絕緣體上硅(SOI)。在示例性實施例中，襯底100可為硅襯底，或者可包括鍺硅、銻化銦、碲鉛化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。在示例性實施例中，襯底100可為其上形成有外延層的基部襯底。

第一鰭型圖案110可從襯底100突出。第一鰭型圖案110可在第一方向X1上延伸。

第一鰭型圖案110可用作多柵極晶體管的有源圖案。例如，第一鰭型圖案110可包括沿著鰭的三個表面形成的溝道。鰭的兩個相鄰表面可以彼此連接。在示例性實施例中，第一鰭型圖案110可為形成在鰭的兩個相對表面上的溝道。

在示例性實施例中，第一鰭型圖案110可為襯底100的一部分。例如，可利用刻蝕工藝來從襯底100對第一鰭型圖案110進行圖案化。在示例性實施例中，第一鰭型圖案110可為從襯底100外延生長的圖案。

例如，第一鰭型圖案110可包括諸如硅或鍺的半導(dǎo)體材料。在示例性實施例中，第一鰭型圖案110可包括化合物半導(dǎo)體，例如IV-IV族化合物半導(dǎo)體或III-V族化合物半導(dǎo)體。

例如，IV-IV族化合物半導(dǎo)體可包括：含有例如碳(C)、硅(Si)、鍺(Ge)和錫(Sn)的二元化合物或三元化合物，或者摻雜有IV族元素的上述二元化合物或三元化合物。

例如，III-V族化合物半導(dǎo)體可包括：通過III族元素和V族元素的組合而形成的二元化合物、三元化合物或四元化合物，III族元素可包括鋁(Al)、鎵(Ga)和銦(In)，V族元素可包括硼(P)、砷(As)或銻(Sb)。

為了便于描述，假設(shè)第一鰭型圖案110為包含硅的硅鰭型圖案。

可在襯底100上形成場絕緣層105。場絕緣層105可部分覆蓋第一鰭型圖案110的側(cè)表面。因此，第一鰭型圖案110的上表面可以向上突出高于場絕緣層105的上表面。可通過場絕緣層105在襯底上限定第一鰭型圖案110。

例如，場絕緣層105可包括氧化物、氮化物、氮氧化物或其組合。

可在襯底100上形成第一層間絕緣層181。第一層間絕緣層181可覆蓋第一鰭型圖案110、第一源極/漏極140和場絕緣層105。

第一層間絕緣層181可包括第一溝槽120t。第一溝槽120t可在第二方向Y1上延伸。第一溝槽120t可與第一鰭型圖案110交叉。第一溝槽120t可暴露出第一鰭型圖案110和場絕緣層105。

例如，第一層間絕緣層181可包括氧化硅、氮氧化硅或低k介電材料。例如，低k介電材料可包括：可流動氧化物(FOX)、東燃硅氮烷(TOSZ)、未摻雜的硅玻璃(USG)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅玻璃(BPSG)、等離子體增強的四乙基原硅酸鹽(PETEOS)、氟化硅酸鹽玻璃(FSG)、碳摻雜的氧化硅(CDO)、干凝膠、氣凝膠、無定形氟化碳、有機硅酸鹽玻璃(OSG)、聚對二甲苯、雙-苯并環(huán)丁烯(BCB)、SiLK、聚酰亞胺、多孔聚合物材料或它們的組合，但是本發(fā)明構(gòu)思不限于此。

第一柵電極120可在第二方向Y1上延伸。第一柵電極120可形成為與第一鰭型圖案110交叉?？赏ㄟ^填充第一溝槽120t來形成第一柵電極120。

第一柵電極120可形成在第一鰭型圖案110和場絕緣層105上。第一柵電極120可圍繞向上突出高于場絕緣層105上表面的第一鰭型圖案110。

例如，可通過平坦化工藝對第一柵電極120進行平坦化，使得第一柵電極120的上表面可與第一層間絕緣層181的上表面共面。

例如，第一柵電極120可包括鈦(Ti)、氮化鈦(TiN)、氮化鎢(WN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、碳化鈦鋁(TiAlC)、碳化鈦(TIC)、鈷(Co)、釕(Ru)、鋁(Al)或鎢(W)。

例如，可通過柵極置換工藝(或后柵工藝)來形成第一柵電極120。例如，第一柵電極120可為置換金屬柵電極。

可在第一柵電極120的側(cè)壁上形成在第二方向Y1上延伸的第一間隔件130?？稍诘谝粶喜?20t的側(cè)壁上形成第一間隔件130。

例如，第一間隔件130可包括氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO₂)、碳氮氧化硅(SiOCN)或其組合。

第一柵極絕緣層125可形成在第一鰭型圖案110與第一柵電極120之間。第一柵極絕緣層125可沿著第一鰭型圖案110的從場絕緣層105向上突出的輪廓形成。第一柵極絕緣層125可形成在場絕緣層105上。

第一柵極絕緣層125可設(shè)置在第一柵電極120與場絕緣層105之間。第一柵極絕緣層125可沿著第一溝槽120t的側(cè)壁和底面形成。

此外，第一柵極絕緣層125可形成在第一間隔件130與第一柵電極120的側(cè)壁之間。

第一柵極絕緣層125可包括第一界面層126和第一高k介電柵極絕緣層127。

第一界面層126可沿著第一鰭型圖案110的向上突出高于場絕緣層105上表面的輪廓而形成。在示例性實施例中，第一鰭型圖案110可由硅形成，第一界面層126可由氧化硅形成。

在圖3中，第一界面層126無需沿著場絕緣層105的上表面形成，但是本發(fā)明構(gòu)思不限于此。在示例性實施例中，第一界面層126可形成在場絕緣層105的上表面與第一柵電極120的底面之間。

第一界面層126可形成在第一溝槽120t的底面上，并且無需形成在第一溝槽120t的側(cè)壁上。本發(fā)明構(gòu)思不限于此。例如，第一界面層126可形成在第一溝槽120t的底面和側(cè)壁上。

第一高k介電柵極絕緣層127可形成在第一界面層126上。第一高k介電柵極絕緣層127可沿著第一鰭型圖案110的突出高于場絕緣層105上表面的輪廓而形成。

第一高k介電柵極絕緣層127可形成在第一柵電極120與場絕緣層105之間。第一柵電極120可形成在第一高k介電柵極絕緣層127上。

第一高k介電柵極絕緣層127可沿著第一溝槽120t的側(cè)壁和底面形成。例如，第一高k介電柵極絕緣層127的一部分可在第一柵電極120與第一層間絕緣層181之間沿著第一溝槽120t的側(cè)壁延伸。

例如，第一高k介電柵極絕緣層127可包括氮氧化硅、氮化硅、氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯硅、氧化鉭、氧化鈦、鋇鍶鈦氧化物、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、鉛鈧鉭氧化物或鉛鋅鈮酸鹽中的至少一個，但是本發(fā)明構(gòu)思不限于此。

可在第一柵電極120的兩側(cè)形成第一源極/漏極140?？稍诘谝祸捫蛨D案110上形成第一源極/漏極140。在示例性實施例中，第一源極/漏極140可為抬高的源極/漏極。

第一源極/漏極140可為外延生長層。第一源極/漏極140可填充在第一鰭型圖案110內(nèi)形成的第一凹進145r。

第一源極/漏極140的外周可具有各種形狀。例如，所述外周可以是菱形、圓形和矩形中的至少一個。圖4示出了菱形(或者五角形或六角形)作為示例。

當根據(jù)示例性實施例的半導(dǎo)體器件1為P型金屬氧化物半導(dǎo)體(PMOS)晶體管時，第一源極/漏極140可包括壓應(yīng)力材料。例如，壓應(yīng)力材料可為晶格常數(shù)高于Si的SiGe。例如，壓應(yīng)力材料可增加形成在第一鰭型圖案110中的溝道區(qū)內(nèi)的載流子的遷移率。第一鰭型圖案110的溝道區(qū)會經(jīng)受由第一源極/漏極140施加的壓應(yīng)力。

如果根據(jù)示例性實施例的半導(dǎo)體器件1為N型金屬氧化物半導(dǎo) 體(NMOS)晶體管，第一源極/漏極140可包括拉應(yīng)力材料。例如，當?shù)谝祸捫蛨D案110為硅時，第一源極/漏極140可包括晶格常數(shù)小于硅的材料(例如SiC)。例如，拉應(yīng)力材料可通過對第一鰭型圖案110施加拉應(yīng)力來增加溝道區(qū)內(nèi)的載流子的遷移率。

封蓋層185可形成在第一層間絕緣層181與第一柵電極120上。例如，封蓋層185可形成在第一層間絕緣層181的上表面和第一柵電極120的上表面上。

封蓋層185可沿著第一柵電極120的上表面和第一層間絕緣層181的上表面延伸。

第一層間絕緣層181覆蓋形成在第一柵電極120兩側(cè)的第一源極/漏極140。因此，封蓋層185可通過在第一源極/漏極140上延伸形成。例如，封蓋層185可與第一源極/漏極140重疊。

封蓋層185可接觸第一柵電極120。此外，封蓋層185可接觸第一層間絕緣層181。

由于第一高k介電柵極絕緣層127沿著第一溝槽120t的側(cè)壁形成，因此第一高k介電柵極絕緣層127可接觸封蓋層185。例如，第一柵極絕緣層125可接觸封蓋層185。

封蓋層185可包括與第一層間絕緣層181的材料不同的材料。例如，封蓋層185可以包括氮化硅。

在示例性實施例中，封蓋層185可為氮化硅層。

例如，封蓋層185的厚度可等于或大于約或者等于或小于約在示例性實施例中，封蓋層185的厚度范圍可在至

可在封蓋層185上形成第二層間絕緣層182。例如，第二柵極絕緣層182可與封蓋層185接觸。

第二層間絕緣層182可包括與封蓋層185的材料不同的材料。封蓋層185可包括對第二層間絕緣層182具有刻蝕選擇性的材料。

例如，第二層間絕緣層182可以包括氧化物。例如，第二層間絕緣層182可包括：氧化硅、可流動氧化物(FOX)、東燃硅氮烷(TOSZ)、未摻雜的硅玻璃(USG)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅玻璃(BPSG)、等離子體增強的四乙基原硅酸鹽(PETEOS)、 氟化硅酸鹽玻璃(FSG)、碳摻雜的氧化硅(CDO)、正硅酸乙酯(TEOS)、有機硅酸鹽玻璃(OSG)或它們的組合，但是本發(fā)明構(gòu)思不限于此。

封蓋層185可阻止氧進入第一柵電極120。例如，形成在封蓋層185上的第二層間絕緣層182可包括氧化物，并且封蓋層185可用于阻擋第二層間絕緣層182的氧擴散到第一柵電極120中。

在制造半導(dǎo)體器件1的工藝中，氧可從含有氧化物的第二層間絕緣層182擴散并進入第一柵電極120。當氧如上所述那樣進入第一柵電極120時，第一柵電極120的閾值電壓會改變。

然而，作為介于第一柵電極120余第二層間絕緣層182之間的氮化硅層的封蓋層185可阻擋氧從第二層間絕緣層182擴散到第一柵電極120中。

由此，在制造半導(dǎo)體器件1的制造過程中，第一柵電極120的閾值電壓可保持不變。

參照圖5A和圖5B，例如，第一柵電極120可具有多層堆疊結(jié)構(gòu)，其包括堆疊在彼此上的多個層。

參照圖5A，第一柵電極120可包括按順序形成在第一高k介電柵極絕緣層127上的第一TiN層120a、TiAlC層120b和第二TiN層120c。鎢(W)層120d可填充由第二TiN層120c限定的空間。

TiAlC層120b可與第一TiN層120a和第二TiN層120c接觸。

參照圖5B，第一柵電極120可包括按順序形成在第一高k介電柵極絕緣層127上的第一TiN層120a、TiAlC層120b和第二TiN層120c。

圖5B的第一柵電極120無需包括圖5A的鎢(W)層120d。

可通過第二TiN層120c填充由TiAlC層120b限定的空間。

圖6示出了根據(jù)示例性實施例的半導(dǎo)體器件2。為了便于描述，下面將對沒有在上文中參照圖1至圖5B描述的差異進行描述。

參照圖1和圖6，在半導(dǎo)體器件2中，第一源極/漏極140的外周的一部分可沿著場絕緣層105的上表面延伸。

例如，第一源極/漏極140的外周可與場絕緣層105的上表面接觸，與場絕緣層105的上表面的一部分重疊。

圖7和圖8示出了根據(jù)示例性實施例的半導(dǎo)體器件3。為了便于描述，下面將對沒有在上文中參照圖1至圖5B描述的差異進行描述。

參照圖1、圖7和圖8，半導(dǎo)體器件3可包括由外延層形成的第一源極/漏極140，所述外延層沿著第一鰭型圖案110的向上突出高于場絕緣層105上表面的輪廓而形成。

在示例性實施例中，第一鰭型圖案110為含硅的鰭型圖案，并且第一源極/漏極140可包括例如硅、鍺硅、鍺或碳化硅。本發(fā)明構(gòu)思不限于此。

圖9和圖10示出了根據(jù)示例性實施例的半導(dǎo)體器件4。為了便于描述，下面將對沒有在上文中參照圖1至圖5B描述的差異進行描述。

參照圖1、圖9和圖10，半導(dǎo)體器件4可包括位于第一源極/漏極140與第一層間絕緣層181之間的刻蝕停止層175。

刻蝕停止層175可沿著第一源極/漏極140的外周形成?？涛g停止層175可沿著場絕緣層105的上表面形成。

刻蝕停止層175可沿著第一間隔件130的外側(cè)壁形成。沿著第一間隔件130的外側(cè)壁形成的刻蝕停止層175可與封蓋層185接觸。

第一層間絕緣層181可形成在刻蝕停止層175與封蓋層185之間。

例如，刻蝕停止層175可包括氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO₂)、碳氮氧化硅(SiOCN)、碳氮化硅(SiCN)或其組合。

圖11示出了根據(jù)示例性實施例的半導(dǎo)體器件5。為了便于描述，下面將對沒有在上文中參照圖1至圖5B描述的差異進行描述。

參照圖1和圖11，半導(dǎo)體器件5可包括溝道層115，其形成在第一鰭型圖案110與第一柵電極120之間。

例如，溝道層115可形成在第一鰭型圖案110與第一柵極絕緣層125之間。例如，溝道層115可形成在第一鰭型圖案110的上表面上。

溝道層115可包括與形成第一鰭型圖案110的材料不同的材料。 例如，第一鰭型圖案110為硅鰭型圖案，溝道層115可包括晶格常數(shù)大于硅的鍺硅。例如，溝道層115可為鍺硅溝道層。

圖12是根據(jù)示例性實施例的半導(dǎo)體器件的布局圖。圖13是沿圖12的線D-D和線E-E截取的剖面圖。

應(yīng)當注意，為了便于描述，按照與圖2的剖面圖相似的方式示出沿圖12的線D-D和線E-E截取的剖面圖。本發(fā)明構(gòu)思不限于此。例如，沿圖12的線D-D和線E-E截取的剖面圖可以類似于圖2、圖7、圖9和圖11中的任何一個。

參照圖12和圖13，半導(dǎo)體器件6可包括第二鰭型圖案210、第三鰭型圖案310、第二柵電極220、第三柵電極320、第二源極/漏極240、第三源極/漏極340和封蓋層185。

襯底100可包括第一區(qū)I和第二區(qū)II。第一區(qū)I和第二區(qū)II可以彼此間隔開。在示例性實施例中，第一區(qū)I和第二區(qū)II可以彼此連接。

第一區(qū)I可包括N型晶體管區(qū)，第二區(qū)II可包括P型晶體管區(qū)。在示例性實施例中，第一區(qū)I可包括P型晶體管區(qū)，第二區(qū)II可包括N型晶體管區(qū)。

形成在襯底100上的第一層間絕緣層181可覆蓋第二鰭型圖案210、第三鰭型圖案310、第二源極/漏極240和第三源極/漏極340。第一層間絕緣層181可包括：形成在第一區(qū)I中的第二溝槽220t以及形成在第二區(qū)II中的第三溝槽320t。

第二鰭型圖案210、第二柵電極220和第二源極/漏極240可形成在第一區(qū)I中。

第二鰭型圖案210可從襯底100突出。第二鰭型圖案210可在第三方向X2上延伸。

第二柵電極220可在第四方向Y2上延伸。第二柵電極220可形成為與第二鰭型圖案210交叉。第二柵電極220可在第四方向Y2上延伸，并且可通過填充與第二鰭型圖案210交叉的第二溝槽220t形成第二柵電極220。

第二柵電極220的上表面可與第一層間絕緣層181的上表面共 面。

可在第二柵電極220的側(cè)壁上形成第二間隔件230，其在第四方向Y2上延伸?？稍诘诙喜?20t的側(cè)壁上形成第二間隔件230。

第二柵極絕緣層225可形成在第二鰭型圖案210與第二柵電極220之間。如圖15所示，第二柵極絕緣層225可沿著第二鰭型圖案210的從場絕緣層105向上突出的輪廓形成。

第二柵極絕緣層225可設(shè)置在第二柵電極220與場絕緣層105之間。第二柵電極225可沿著第二溝槽220t的側(cè)壁和底面形成。

此外，第二柵極絕緣層225可形成在第二間隔件230與第二柵電極220的側(cè)壁之間。

第二柵極絕緣層225可包括第二界面層226和第二高k介電柵極絕緣層227。

可以在第二柵電極220的兩側(cè)形成第二源極/漏極240?？稍诘诙捫蛨D案210上形成第二源極/漏極240。在示例性實施例中，第二源極/漏極240可為抬高的源極/漏極。

第二源極/漏極240可由外延層形成。第二源極/漏極240可填充在第二鰭型圖案210內(nèi)形成的第二凹進245r。

可根據(jù)形成在第一區(qū)I中的半導(dǎo)體器件為NMOS晶體管還是PMOS晶體管來利用不同的雜質(zhì)對第二源極/漏極240進行摻雜。

第三鰭型圖案310、第三柵電極320和第三源極/漏極340可形成在第二區(qū)II中。

第三鰭型圖案310可從襯底100突出。第三鰭型圖案310可在第五方向X3上延伸。

第三柵電極320可在第六方向Y3上延伸。第三柵電極320可形成為與第三鰭型圖案310交叉。第三柵電極320可在第六方向Y3上延伸，并且可通過填充與第三鰭型圖案310交叉的第三溝槽320t形成第三柵電極320。

第三柵電極320的上表面可與第一層間絕緣層181的上表面共面。

可在第三柵電極320的側(cè)壁上形成在第六方向Y3上延伸的第三 間隔件330?？稍诘谌郎喜?20t的側(cè)壁上形成第三間隔件330。

第三柵極絕緣層325可形成在第三鰭型圖案310與第三柵電極320之間。第三柵極絕緣層325可沿著第三鰭型圖案310的從場絕緣層105向上突出的輪廓形成。

第三柵極絕緣層325可設(shè)置在第三柵電極320與場絕緣層105之間。第三柵電極325可沿著第三溝槽320t的側(cè)壁和底面形成。

此外，第三柵極絕緣層325可形成在第三間隔件330與第三柵電極320的側(cè)壁之間。

第三柵極絕緣層325可包括第三界面層326和第三高k介電柵極絕緣層327。

可以在第三柵電極320的兩側(cè)形成第三源極/漏極340?？稍诘谌捫蛨D案310上形成第三源極/漏極340。在示例性實施例中，第三源極/漏極340可為抬高的源極/漏極。

第三源極/漏極340可由外延層形成。第三源極/漏極340可填充在第三鰭型圖案310內(nèi)形成的第三凹進345r。

可根據(jù)形成在第二區(qū)II中的半導(dǎo)體器件為NMOS晶體管還是PMOS晶體管來利用不同的雜質(zhì)對第三源極/漏極340進行摻雜。

關(guān)于第二鰭型圖案210和第三鰭型圖案310的描述可與關(guān)于第一鰭型圖案110的描述類似。此外，關(guān)于第二柵電極220和第三柵電極320的描述可與關(guān)于第一柵電極120的描述類似。

封蓋層185可跨越第一區(qū)I和第二區(qū)II。例如，封蓋層185可形成在第一層間絕緣層181、第二柵電極220和第三柵電極320上。封蓋層185可形成在第一層間絕緣層181的上表面、第二柵電極220的上表面和第三柵電極320的上表面上。

封蓋層185可沿著第二柵電極220的上表面、第三柵電極320的上表面和第一層間絕緣層181的上表面延伸。

此外，封蓋層185可分別在第二源極/漏極240和第三源極/漏極340上延伸。

封蓋層185可接觸第二柵電極220、第三柵電極320和第一層間絕緣層181。另外，封蓋層185可接觸第二高k介電柵極絕緣層227 和第三高k介電柵極絕緣層327。

圖14示出了根據(jù)示例性實施例的半導(dǎo)體器件7。為了便于描述，下面將對沒有在上文中參照圖12和圖13描述的差異進行描述。

參照圖12和圖14，半導(dǎo)體器件7可包括封蓋層185，其形成在第一區(qū)I上并且無需形成在第二區(qū)II上。

在第一區(qū)I中，封蓋層185可形成在第一層間絕緣層181與第二層間絕緣層182之間。

然而，在第二區(qū)II中，封蓋層185無需介于第一層間絕緣層181與第二層間絕緣層182之間。這種情況下，第一層間絕緣層181和第二層間絕緣層182可以彼此接觸。

此外，封蓋層185沒有形成在第三柵電極320上，并且第三柵電極320的上表面可與第二層間絕緣層182的下表面接觸。

下面，將參照圖2和圖15至圖22描述制造根據(jù)示例性實施例的半導(dǎo)體器件的方法。

圖15至圖22示出了制造根據(jù)示例性實施例的半導(dǎo)體器件的方法。

參照圖15，可在襯底100上形成第一鰭型圖案110。第一鰭型圖案110可在第一方向X1上延伸。

可在襯底100上形成場絕緣層105。場絕緣層105可部分包圍第一鰭型圖案110。

例如，第一鰭型圖案110可包括向上突出高于場絕緣層105的上表面的一部分。

以下描述可參照沿圖15的線A-A截取的第一鰭型圖案100的剖面圖。

參照圖16，可利用掩模圖案2001執(zhí)行刻蝕工藝，從而形成與第一鰭型圖案110交叉的偽柵電極120P。

偽柵電極120P可在第二方向Y1上延伸。

此外，可在偽柵電極120P與第一鰭型圖案110之間形成偽柵極絕緣層125P。

例如，偽柵極絕緣層125P可為氧化硅層，并且偽柵電極120P 可包括多晶硅或非晶硅。

參照圖17，可以在偽柵電極120P的側(cè)壁上形成第一間隔件130。

此外，在形成第一間隔件130的同時，可在第一鰭型圖案110內(nèi)形成第一凹進145r。第一凹進145r可形成在偽柵電極120P的兩側(cè)。

參照圖18，第一源極/漏極140可形成在偽柵電極120P兩側(cè)，并且位于第一鰭型圖案110內(nèi)。

第一源極/漏極140可形成為填充第一凹進145r。在示例性實施例中，第一源極/漏極140可由外延層形成。

隨后可形成第一層間絕緣層181，其覆蓋第一鰭型圖案110、偽柵電極120P和第一源極/漏極140。

可對第一層間絕緣層181進行平坦化，直到暴露出偽柵電極120P的上表面。這種情況下，可去除掩模圖案2001。

例如，可在襯底100上形成第一層間絕緣層181，其暴露出偽柵電極120P的上表面。

參照圖19，可去除偽柵電極120P和偽柵極絕緣層125P。

去除偽柵電極120P和偽柵極絕緣層125P可形成第一溝槽120t，并且通過第一層間絕緣層181的第一溝槽120t可暴露出第一鰭型圖案110。

參照圖20，可在由第一溝槽120t暴露的第一鰭型圖案110上形成第一界面層126。

第一界面層126可形成在第一溝槽120t的底面上。

隨后，可在第一溝槽120t的底面和側(cè)壁上以及第一層間絕緣層181的上表面上形成初始柵介電薄膜127P。

此外，可在初始柵介電薄膜127P上形成金屬電極層121，其填充第一溝槽120t并且覆蓋第一層間絕緣層181的上表面。在示例性實施例中，金屬電極層121可由鎢(W)形成。

參照圖21，可通過從第一層間絕緣層181的上表面去除初始柵介電薄膜127P來形成第一高k介電柵極絕緣層127。

此外，可通過從第一層間絕緣層181的上表面去除金屬電極層 121來在第一溝槽120t內(nèi)形成第一柵電極120。

可通過平坦化工藝去除位于第一層間絕緣層181的上表面上的金屬電極層121。例如，可在去除形成在第一層間絕緣層181的上表面上的金屬電極層121的平坦化工藝的過程中形成第一柵電極120。在示例性實施例中，平坦化工藝可包括化學(xué)機械拋光(CMP)工藝。

因此，第一層間絕緣層181的上表面可與第一柵電極120的上表面共面。

參照圖22，可在第一柵電極120的上表面和第一層間絕緣層181的上表面上形成封蓋層185。在示例性實施例中，可在參照圖21描述的平坦化工藝之后形成封蓋層185。

封蓋層185可沿著第一柵電極120的上表面和第一層間絕緣層181的上表面延伸。

重新參照圖2，可在封蓋層185上形成第二層間絕緣層182。

圖23是包括根據(jù)示例性實施例的半導(dǎo)體器件的SoC系統(tǒng)的框圖。

參照圖23，SoC系統(tǒng)1000包括應(yīng)用處理器1001和動態(tài)隨機存取存儲器(DRAM)1060。

應(yīng)用處理器1001可包括中央處理單元(CPU)1010、多媒體系統(tǒng)1020、總線1030、存儲器系統(tǒng)1040和外圍電路1050。

CPU 1010可執(zhí)行驅(qū)動SoC系統(tǒng)1000所必需的算法操作。在示例性實施例中，CPU 1010可配置在包括多個核的多核環(huán)境上。

多媒體系統(tǒng)1020可用于執(zhí)行針對SoC系統(tǒng)1000的多種多媒體功能。多媒體系統(tǒng)1020可包括三維(3D)引擎模塊、視頻編解碼器、顯示系統(tǒng)、相機系統(tǒng)或后處理器。

總線1030可用于CPU 1010、多媒體系統(tǒng)1020、存儲器系統(tǒng)1040和外圍電路1050之間的交換數(shù)據(jù)通信。在一些示例性實施例中，總線1030可具有多層結(jié)構(gòu)。具體地，總線1030的示例可為多層先進高性能總線(AHB)或多層先進可擴展接口(AXI)，并且本發(fā)明構(gòu)思的各方面不限于此。

存儲器系統(tǒng)1040可提供應(yīng)用處理器1001連接至外部存儲器(例 如，DRAM 1060)并執(zhí)行高速操作所必需的環(huán)境。在一些示例性實施例中，存儲器系統(tǒng)1040可包括獨立的處理器(例如，DRAM處理器)以控制外部存儲器(例如，DRAM 1060)。

外圍電路1050可提供SoC系統(tǒng)1000與外部裝置(例如，主板)無縫連接所必需的環(huán)境。因此，外圍電路1050可包括多種不同的接口，以允許對連接至SoC系統(tǒng)1000的外部裝置的兼容性操作。

DRAM 1060可用作應(yīng)用處理器1001操作所必需的操作存儲器。在示例性實施例中，如示出的那樣，DRAM 1060可布置在應(yīng)用處理器1001之外。例如，DRAM 1060可與應(yīng)用處理器1001一起封裝在封裝件層疊(PoP)類型中。

SoC系統(tǒng)1000的上述部件中的至少一個可包括根據(jù)示例性實施例的半導(dǎo)體器件。

圖24是包括根據(jù)示例性實施例的半導(dǎo)體器件的電子系統(tǒng)的框圖。

參照圖24，根據(jù)示例性實施例的電子系統(tǒng)1100可包括控制器1110、輸入/輸出(I/O)裝置1120、存儲器裝置1130、接口1140和總線1150?？刂破?110、I/O裝置1120、存儲器裝置1130和/或接口1140可通過總線1150彼此耦接?？偩€1150對應(yīng)于傳輸數(shù)據(jù)的路徑。

控制器1110可包括微處理器、數(shù)字信號處理器、微控制器以及能夠執(zhí)行與上述元件類似的功能的邏輯器件中的至少一個。I/O裝置1120可包括鍵區(qū)、鍵盤或顯示裝置。存儲器裝置1130可存儲數(shù)據(jù)和/或命令。接口1140可執(zhí)行將數(shù)據(jù)發(fā)射至通信網(wǎng)絡(luò)或從通信網(wǎng)絡(luò)接收數(shù)據(jù)的功能。接口1140可為有線或無線的。例如，接口1140可包括天線或有線/無線收發(fā)器。

雖然并未示出，但是電子系統(tǒng)1100可額外包括諸如高速隨機存取存儲器(DRAM)和/或靜態(tài)隨機存取存儲器(SRAM)的操作存儲器，其配置為增強控制器1110的操作。

存儲器裝置1130、控制器1110和I/O裝置1120可包括根據(jù)示例性實施例的半導(dǎo)體器件。

電子系統(tǒng)1100可應(yīng)用于個人數(shù)字助理(PDA)、便攜式計算機、網(wǎng)絡(luò)平板、無線電話、移動電話、數(shù)字音樂播放器、記憶卡或者可在無線環(huán)境中發(fā)送和/或接收數(shù)據(jù)的幾乎所有電子產(chǎn)品。

圖25至圖27示出了包括根據(jù)示例性實施例的半導(dǎo)體器件的半導(dǎo)體系統(tǒng)。

圖25示出了平板PC 1200，圖26示出了筆記本計算機1300，圖27示出了智能手機1400。平板PC 1200、筆記本計算機1110和智能手機1400可包括根據(jù)示例性實施例的半導(dǎo)體器件。

此外，本文未示出的另一集成電路裝置可包括根據(jù)示例性實施例的半導(dǎo)體器件。

例如，雖然在本文中將平板PC 1200、筆記本計算機1110和智能手機1400作為根據(jù)示例性實施例的半導(dǎo)體系統(tǒng)的示例，但是示例性半導(dǎo)體系統(tǒng)不限于此。

例如，半導(dǎo)體系統(tǒng)可包括計算機、超便攜PC(UMPC)、工作站、網(wǎng)絡(luò)圖書、個人數(shù)字助理(PDA)、便攜式計算機、無線手機、移動電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導(dǎo)航裝置、黑匣子、數(shù)字照相機、三維電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器或數(shù)字視頻播放器。

雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性示例實施例示出和描述了本發(fā)明構(gòu)思，但是本領(lǐng)域普通技術(shù)人員應(yīng)該清楚，在不脫離由所附權(quán)利要求限定的本發(fā)明構(gòu)思的精神和范圍的情況下，可在其中作出各種形式和細節(jié)上的修改。