本公開的一方面涉及一種半導(dǎo)體器件的制造方法，且更具體地，涉及一種三維半導(dǎo)體存儲(chǔ)器件的制造方法。

背景技術(shù)：

半導(dǎo)體器件可以包括能夠存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元。已提出一種包括三維布置的存儲(chǔ)單元的三維半導(dǎo)體存儲(chǔ)器件以實(shí)現(xiàn)高度集成的半導(dǎo)體器件。

三維半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元可以彼此堆疊。存儲(chǔ)單元可以通過溝道層被串聯(lián)連接以形成存儲(chǔ)串。溝道層可以連接到位線和源層。存儲(chǔ)單元可以分別被連接到圍繞溝道層的字線。字線沿溝道層堆疊并同時(shí)彼此間隔開。

已開發(fā)出用于降低上述結(jié)構(gòu)的三維半導(dǎo)體存儲(chǔ)器件的制造工藝的難度的各種技術(shù)。當(dāng)降低制造工藝的難度時(shí)，可能需要提高三維存儲(chǔ)器件的操作可靠性。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開的一方面，提供了一種制造半導(dǎo)體器件的方法，該方法包括以下步驟：在基板上方順序地堆疊由彼此不同的材料形成的源極犧牲層、上保護(hù)層和刻蝕阻擋層；在所述刻蝕阻擋層上方交替地堆疊層間介電層和柵極犧牲層；形成穿透所述層間介電層和所述柵極犧牲層的第一狹縫，其中，所述第一狹縫的底面被設(shè)置在所述刻蝕阻擋層中；通過所述第一狹縫用柵極導(dǎo)電圖案來替代所述柵極犧牲層；形成從所述第一狹縫通過所述刻蝕阻擋層和所述上保護(hù)層延伸到所述源極犧牲層的第二狹縫；以及通過所述第二狹縫用第一源極層來替代所述源極犧牲層。

附圖說明

現(xiàn)在，將在下文中參照附圖更充分地描述示例性實(shí)施方式，然而，示例性實(shí)施方式可以按照不同形式來實(shí)施并且不應(yīng)被解釋為限于本文闡述的實(shí)施方式。而是，提供這些實(shí)施方式以使得本公開將是透徹且完整的，并將向本領(lǐng)域技術(shù)人員充分傳達(dá)示例性實(shí)施方式的范圍。

在附圖中，為示出清楚，可能放大了尺寸。將理解的是，當(dāng)一元件被稱為在兩個(gè)元件“之間”時(shí)，該元件可以是這兩個(gè)元件之間唯一的元件，或者也可以存在一個(gè)或更多個(gè)介于中間的元件。貫穿全文，類似的附圖標(biāo)記指代類似的元件。

圖1是示出根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件的立體圖。

圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G和圖2H是示出根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件的制造方法的截面圖。

圖3是示出根據(jù)本公開的實(shí)施方式的存儲(chǔ)系統(tǒng)的配置的框圖。

圖4是示出根據(jù)本公開的實(shí)施方式的計(jì)算系統(tǒng)的配置的框圖。

具體實(shí)施方式

將參照附圖描述本公開的示例性實(shí)施方式。然而，本公開的示例性實(shí)施方式可以按照許多不同的形式來實(shí)施并且不應(yīng)被解釋為限于本文闡述的示例性實(shí)施方式。而是，提供這些示例性實(shí)施方式以使得本公開的公開內(nèi)容將是透徹且完整的，并將向本領(lǐng)域技術(shù)人員充分傳達(dá)本公開的范圍。在不脫離本公開的范圍的情況下，可以在各種實(shí)施方式和多種實(shí)施方式中采用本公開的示例性實(shí)施方式的特征。在附圖中，為清晰起見，可能放大了多個(gè)層和多個(gè)區(qū)域的尺寸和相對(duì)尺寸。附圖并不是按比例的。貫穿全文，類似的附圖標(biāo)記指代類似的元件。

實(shí)施方式提供了一種具有改進(jìn)的操作可靠性的半導(dǎo)體器件的制造方法。圖1是示出根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件的立體圖。參照?qǐng)D1，根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件包括被交替堆疊的層間介電層ILD和柵極導(dǎo)電圖案CP、刻蝕阻擋層ESL、溝道層CH和源極結(jié)構(gòu)SL。

層間介電層ILD和柵極導(dǎo)電圖案CP中的每一個(gè)可以被形成為沿第一方向I和與第一方向I交叉的第二方向II延伸的板形，或者可以被形成為沿第二方向II延伸的線形。層間介電層ILD和柵極導(dǎo)電圖案CP的形狀可以由穿透層間介電層ILD和柵極導(dǎo)電圖案CP的狹縫SI限定。狹縫SI可以沿第二方向II延伸。

柵極導(dǎo)電圖案CP可以被用作選擇晶體管和存儲(chǔ)單元的柵極。層間介電層ILD用于使柵極導(dǎo)電圖案CP彼此絕緣。柵極導(dǎo)電圖案CP可以包括多晶硅、金屬或金屬硅化物中的至少一種。層間介電層ILD可以包括氧化物。

刻蝕阻擋層ESL被設(shè)置在柵極導(dǎo)電圖案CP和層間絕緣層ILD下方。刻蝕阻擋層ESL的厚度D1可以被形成為比柵極導(dǎo)電圖案CP當(dāng)中的位于最靠近刻蝕阻擋層ESL的第一柵極導(dǎo)電圖案CP1的厚度D2更厚?？涛g阻擋層ESL的厚度D1可以被形成為比層間介電層ILD當(dāng)中的位于最靠近刻蝕阻擋層ESL的層間介電層ILD1的厚度D3更厚。

刻蝕阻擋層ESL可以由用于使源極結(jié)構(gòu)SL與第一柵極導(dǎo)電圖案CP1彼此絕緣的絕緣材料形成。例如，刻蝕阻擋層ESL可以由與層間介電層ILD的材料相同的材料形成。更具體地，刻蝕阻擋層ESL可以由氧化物層形成。

刻蝕阻擋層ESL的厚度D1可以被形成為允許第一柵極導(dǎo)電圖案CP1和源極結(jié)構(gòu)SL充分地彼此間隔開，從而在執(zhí)行半導(dǎo)體器件的程序、擦除和讀取操作時(shí)提高半導(dǎo)體器件的操作可靠性。第一柵極導(dǎo)電圖案CP1與源極結(jié)構(gòu)SL之間的間距可以根據(jù)半導(dǎo)體器件的設(shè)計(jì)而被不同地改變。

狹縫SI可以延伸到刻蝕阻擋層ESL的內(nèi)部，但是不完全穿透刻蝕阻擋層ESL。間隔件SP可以進(jìn)一步被形成在狹縫SI的側(cè)壁上。間隔件SP可以被形成為由彼此不同的材料形成的第一間隔件SP1和第二間隔件SP2的雙層結(jié)構(gòu)。第一間隔件SP1可以接觸層間介電層ILD的側(cè)壁和柵極導(dǎo)電圖案CP的側(cè)壁。第一間隔件SP1可以由氧化物層形成。第二間隔件SP2可以被形成在第一間隔件SP1上。第二間隔件SP2可以由氮化物層形成。

每個(gè)溝道層CH可以通過穿透層間介電層ILD、柵極導(dǎo)電圖案CP和刻蝕阻擋層ESL而沿與第一方向I和第二方向II交叉的第三方向III延伸。更具體地，第三方向III可以是層間介電層ILD和柵極導(dǎo)電圖案CP的堆疊方向。每個(gè)溝道層CH可以進(jìn)一步向下延伸到設(shè)置在刻蝕阻擋層ESL之下的源極結(jié)構(gòu)SL的內(nèi)部。

源極結(jié)構(gòu)SL可以包括設(shè)置在刻蝕阻擋層ESL之下的第一源極層SL1、設(shè)置在第一源極層SL1之下的下源極層SLL和填充狹縫SI的第二源極層SL2。第二源極層SL2通過穿透刻蝕阻擋層ESL而延伸到第一源極層SL1的內(nèi)部。第一源極層SL1和下源極層SLL可以沿第一方向I和第二方向II延伸，并且第二源極層SL2可以沿與狹縫SI的延伸方向相同的方向延伸。

第一源極層SL1可以由與柵極導(dǎo)電圖案CP不同的導(dǎo)電材料形成。例如，第一源極層SL1可以由多晶硅層形成，并且柵極導(dǎo)電圖案CP可以由具有比多晶硅層更低的電阻的導(dǎo)電材料形成。第一源極層SL1可以與刻蝕阻擋層ESL接觸。根據(jù)本公開的實(shí)施方式，第一源極層SL1直接接觸刻蝕阻擋層ESL。這將在后面參照?qǐng)D2A至圖2H進(jìn)行描述。

第一源極層SL1可以由與下源極層SLL的導(dǎo)電材料相同的導(dǎo)電材料形成。第二源極層SL2可以由具有比第一源極層SL1和下源極層SLL更低的電阻的導(dǎo)電材料形成。例如，第二源極層SL2可以由鎢形成。在該情況下，第二源極層SL2可以包括鎢層和阻隔金屬層。阻隔金屬層沿鎢層的底面和側(cè)壁形成。阻隔金屬層可以具有由鈦層和鈦氮化物層形成的堆疊結(jié)構(gòu)。

第一源極層SL1可以被溝道層CH穿透。溝道層CH可以向下延伸到下源極層SLL的上部。

每個(gè)溝道層CH可以被形成為具有空心的管形并且圍繞核心絕緣層CO。在該情況下，核心絕緣層CO的上表面可以被形成在比溝道層CH的上表面更低的水平處。覆蓋層CAP可以進(jìn)一步被形成在核心絕緣層CO上。覆蓋層CAP可以由任一個(gè)溝道層圍繞。溝道層CH和覆蓋層CAP可以由半導(dǎo)體材料形成。覆蓋層CAP可以包括具有比溝道層CH的濃度更高的濃度的摻雜劑。

盡管沒有在該附圖中示出，但是可以不形成覆蓋層CAP和核心絕緣層CO。在該情況下，每個(gè)溝道層CH可以是具有被填充的中心的柱形而非具有空心的管形。每個(gè)溝道層CH可以被用作存儲(chǔ)串的溝道。

每個(gè)溝道層CH可以被分為第一部分P1至第三部分P3。第一部分P1穿透柵極導(dǎo)電圖案CP、層間介電層ILD和刻蝕阻擋層ESL。第二部分P2穿入下源極層SLL。第三部分P3被設(shè)置在第一部分P1與第二部分P2之間。每個(gè)溝道層CH的第三部分P3與第一源極層SL1接觸。第一源極層SL1可以從每個(gè)溝道層CH的第三部分P3和下源極層SLL生長(zhǎng)。

每個(gè)溝道層CH的第一部分P1的外壁可以被第一多層圖案ML1圍繞。第一多層圖案ML1可以包括圍繞第一部分P1的外壁的第一隧道絕緣圖案TI1、圍繞第一隧道絕緣圖案TI1的第一數(shù)據(jù)存儲(chǔ)圖案DS1和圍繞第一數(shù)據(jù)存儲(chǔ)圖案DS1的第一阻擋絕緣圖案BI1。

每個(gè)溝道層CH的第二部分P2的外壁可以被第二多層圖案ML2圍繞。第二多層圖案ML2可以包括圍繞第二部分P2的外壁的第二隧道絕緣圖案TI2、圍繞第二隧道絕緣圖案TI2的第二數(shù)據(jù)存儲(chǔ)圖案DS2和圍繞第二數(shù)據(jù)存儲(chǔ)圖案DS2的第二阻擋絕緣圖案BI2。

第一多層圖案ML1和第二多層圖案ML2可以被第一源極層SL1分開。第一隧道絕緣圖案TI1和第二隧道絕緣圖案TI2是通過第一源極層SL1分開的隧道絕緣層的部分。第一數(shù)據(jù)存儲(chǔ)圖案DS1和第二數(shù)據(jù)存儲(chǔ)圖案DS2是通過第一源極層SL1分開的數(shù)據(jù)存儲(chǔ)層的部分。第一阻擋絕緣圖案BI1和第二阻擋絕緣圖案BI2是通過第一源極層SL1分開的阻擋絕緣層的部分。數(shù)據(jù)存儲(chǔ)層可以包括硅、氮化物、相變材料、納米點(diǎn)等。阻擋絕緣層可以包括能夠阻擋電荷的氧化物層。

根據(jù)上述本公開的實(shí)施方式，選擇晶體管被形成在每個(gè)溝道層CH與柵極導(dǎo)電圖案CP當(dāng)中的選擇線的交叉部分處。存儲(chǔ)單元被形成在每個(gè)溝道層CH與柵極導(dǎo)電圖案CP當(dāng)中的字線的交叉部分處。柵極導(dǎo)電圖案CP當(dāng)中的最上部和最下部的導(dǎo)電圖案可以分別被用作上選擇線和下選擇線。在柵極導(dǎo)電圖案CP當(dāng)中的最上部和最下部的導(dǎo)電圖案之間設(shè)置的圖案可以被用作字線。

根據(jù)上述結(jié)構(gòu)，連接到上選擇線的上選擇晶體管、連接到下選擇線的下選擇晶體管和連接到字線的存儲(chǔ)單元可以通過每個(gè)溝道層CH彼此串聯(lián)連接。存儲(chǔ)串包括串聯(lián)連接的上選擇晶體管、存儲(chǔ)單元和下選擇晶體管。

在根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件中，構(gòu)成用于驅(qū)動(dòng)半導(dǎo)體器件的存儲(chǔ)串的電路的驅(qū)動(dòng)晶體管TR_D可以被設(shè)置在源極結(jié)構(gòu)SL下方。驅(qū)動(dòng)晶體管TR_D可以包括柵極DG和結(jié)區(qū)域J1和J2。柵極DG可以被形成在基板SUB上方且使得柵極絕緣層GI被插入在它們之間。結(jié)區(qū)域J1和J2可以是摻雜區(qū)域并且在柵極DG的兩側(cè)處被設(shè)置在基板SUB中。結(jié)區(qū)域J1和J2中的每一個(gè)可以被用作驅(qū)動(dòng)晶體管TR_D的源或漏。

為了通過減小半導(dǎo)體器件中占據(jù)基板SUB的面積來實(shí)現(xiàn)半導(dǎo)體器件的高度集成，驅(qū)動(dòng)晶體管TR_D可以與源極結(jié)構(gòu)SL交疊并且位于源極結(jié)構(gòu)SL下方。驅(qū)動(dòng)晶體管TR_D可以通過路由線L1和L2被電連接到另一元件，并接觸設(shè)置在多層的下絕緣層LI1至LI6內(nèi)的插塞CT1和CT2。

例如，驅(qū)動(dòng)晶體管TR_D的柵極DG可以被形成在第一下絕緣層LI1中。驅(qū)動(dòng)晶體管TR_D的柵極DG可以被第二下絕緣層LI2覆蓋。第二下絕緣層LI2可以被接觸柵極DG并沿第三方向III延伸的第一接觸插塞CT1穿透。第三下絕緣層LI3可以被設(shè)置在包括第一接觸插塞CT1的第二下絕緣層LI2上。第三下絕緣層LI3可以被接觸第一接觸插塞CT1的第一路由線L1穿透。包括第一路由線L1的第三下絕緣層LI3可以被覆蓋有第四下絕緣層LI4。第四下絕緣層LI4可以被接觸第一路由線L1并沿第三方向III延伸的第二接觸插塞CT2穿透。第五下絕緣層LI5可以被設(shè)置在包括第二接觸插塞CT2的第四下絕緣層LI4上。第五下絕緣層LI5可以被接觸第二接觸插塞CT2的第二路由線L2穿透。第六下絕緣層LI6可以被設(shè)置在包括第二路由線L2的第五下絕緣層LI5上。

雖然在該附圖中沒有示出，但是第六下絕緣層LI6可以被第二路由線L2和形成在第六下絕緣層LI6上方的結(jié)構(gòu)彼此連接所通過的接觸插塞等穿透。

根據(jù)本發(fā)明的實(shí)施方式，狹縫SI的高度受到控制，使得狹縫SI可以不完全穿過刻蝕阻擋層ESL。因此，可以防止完全去除圍繞溝道層CH的下部的第二多層圖案ML2。因此，根據(jù)本發(fā)明的實(shí)施方式，可以防止在溝道層CH與第一源極層SL1之間形成空的空間。結(jié)果，可以穩(wěn)定地支撐溝道層CH。

圖2A至圖2H是示出根據(jù)本公開的實(shí)施方式的半導(dǎo)體器件的制造方法的截面圖。參照?qǐng)D2A，可以在基板101上方形成構(gòu)成外圍電路的驅(qū)動(dòng)晶體管TR_D?？梢酝ㄟ^下面的工藝來形成該驅(qū)動(dòng)晶體管TR_D。

首先，在基板101上形成柵極絕緣層103。在柵極絕緣層上形成柵極導(dǎo)電層，且然后進(jìn)行圖案化，從而形成柵極DG。然后，在柵極DG的兩側(cè)處將摻雜劑注入到基板101中，從而形成結(jié)區(qū)域J1和J2。此后，在其上形成有柵極DG的柵極絕緣層103上形成第一下絕緣層105?？梢詫?duì)第一下絕緣層105的表面進(jìn)行平整化。

在形成驅(qū)動(dòng)晶體管TR_D之后，可以在第一下絕緣層105上形成第二絕緣層107。然后，可以形成穿透第二下絕緣層107的第一接觸插塞CT1。第一接觸插塞CT1可以連接到驅(qū)動(dòng)晶體管TR_D的柵極DG。

然后，可以在包括第一接觸插塞CT1的第二下絕緣層107上形成被第一路由線L1穿透的第三下絕緣層109?？梢酝ㄟ^在第三下絕緣層109中形成槽并且然后在槽中填充導(dǎo)電材料來形成第一路由線L1。另選地，可以通過對(duì)導(dǎo)電材料進(jìn)行圖案化來形成第一路由線L1。第一路由線L1可以被連接到第一接觸插塞CT1。

可以在包括第一路由線L1的第三下絕緣層109上形成第四下絕緣層111。然后，可以形成穿透第四下絕緣層111的第二接觸插塞CT2。第二接觸插塞CT2可以被連接到第一路由線L1。

然后，可以在包括第二接觸插塞CT2的第四下絕緣層111上形成被第二路由線L2穿透的第五下絕緣層113?？梢酝ㄟ^在第五下絕緣層113中形成槽并且然后在槽中填充導(dǎo)電材料來形成第二路由線L2。另選地，可以通過對(duì)導(dǎo)電材料進(jìn)行圖案化來形成第二路由線L2。第二路由線L2可以被連接到第二接觸插塞CT2。

可以在包括第二路由線L2的第五下絕緣層113上形成第六下絕緣層115。雖然在該附圖中沒有示出，但是可以在第六下絕緣層115中形成連接到第二接觸插塞CT2的第三接觸插塞或第三路由線。設(shè)置在第六下絕緣層115下方的結(jié)構(gòu)不限于以上描述的結(jié)構(gòu)，且可以進(jìn)行不同地修改。

在形成第六下絕緣層115之后，在第六下絕緣層115上方順序地堆疊由彼此不同的材料形成的源極犧牲層125、上保護(hù)層127和刻蝕阻擋層129。在形成源極犧牲層125之前，可以在第六下絕緣層115上順序地堆疊下源極層121和下保護(hù)層123。在該情況下，可以在下源極層121和下保護(hù)層123的堆疊結(jié)構(gòu)上形成源極犧牲層125。

下源極層121可以由導(dǎo)電材料形成。下源極層121可以由導(dǎo)電材料形成且在后續(xù)工藝中被用作第一源極層的生長(zhǎng)晶種層。例如，下源極層121可以由多晶硅形成。

下保護(hù)層123可以由具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的材料形成。例如，下保護(hù)層123可以由氧化物形成。源極犧牲層125可以由在隨后工藝中將被選擇性去除的材料形成。例如，源極犧牲層125可以由多晶硅形成。

上保護(hù)層127可以由具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的材料形成。上保護(hù)層127可以由與下保護(hù)層123的材料不同的材料形成。例如，上保護(hù)層127可以由氮化物層形成。

刻蝕阻擋層129可以被形成為第一厚度D1。第一厚度D1可以是充分厚的，使得在后續(xù)用于形成第一狹縫的刻蝕工藝中不穿透刻蝕阻擋層129。更具體地，第一厚度D1可以被形成為比柵極犧牲層131當(dāng)中的位于最靠近刻蝕阻擋層129的第一柵極犧牲層131A的第二厚度D2更厚，并且還可以被形成為比層間介電層133當(dāng)中的位于最靠近刻蝕阻擋層129的第一層間介電層133A的第三厚度D3更厚。

刻蝕阻擋層129可以由絕緣材料形成，從而使將在后續(xù)工藝中形成的第一源極層151和柵極導(dǎo)電圖案135彼此絕緣。參見圖2H。例如，刻蝕阻擋層129可以由與層間介電層133的材料相同的材料形成。更具體地，刻蝕阻擋層129可以包括氧化物。

層間介電層133和柵極犧牲層131交替地被堆疊在刻蝕阻擋層129上。可以根據(jù)半導(dǎo)體器件的設(shè)計(jì)來將層間介電層133和柵極犧牲層131中的每一個(gè)形成為各種厚度。

柵極犧牲層131可以由具有與層間介電層133的刻蝕選擇比不同的刻蝕選擇比的犧牲絕緣材料形成。在一種實(shí)施方式中，層間介電層133可以由硅氧化物層形成，且柵極犧牲層131可以由硅氮化物層形成。當(dāng)層間介電層133和柵極犧牲層131由絕緣材料族形成時(shí)，可以減小用于形成溝道孔或狹縫的刻蝕工藝的難度。

參照?qǐng)D2B，刻蝕柵極犧牲層131、層間介電層133、刻蝕阻擋層129、上保護(hù)層127和源極犧牲層125，從而形成穿透它們的溝道孔H。溝道孔H可以通過穿透下保護(hù)層123而向下延伸到下源極層121的內(nèi)部。

然后，在每個(gè)溝道孔H內(nèi)部形成由多層的層ML圍繞的溝道層CH?？梢酝ㄟ^順序堆疊阻擋絕緣層BI、數(shù)據(jù)存儲(chǔ)層DS和隧道絕緣層TI來形成多層的層ML?？梢栽诿總€(gè)溝道孔H的表面上形成阻擋絕緣層BI、數(shù)據(jù)存儲(chǔ)層DS和隧道絕緣層TI。可以在隧道絕緣層TI上形成溝道層CH。可以將溝道層CH形成為完全填充在每個(gè)溝道孔H的內(nèi)部中，或者可以將溝道層CH形成為使每個(gè)溝道孔H的中部區(qū)域開口。當(dāng)溝道層CH使每個(gè)溝道孔H的中部區(qū)域開口時(shí)，每個(gè)溝道孔H的中部區(qū)域可以被填充有核心絕緣層CO。核心絕緣層CO可以向上延伸至低于每個(gè)溝道孔H的頂表面的水平。在該情況下，可以在核心絕緣層CO上進(jìn)一步形成覆蓋層CAP以填充在每個(gè)溝道孔H的上端中。

然后，可以通過刻蝕柵極犧牲層131和層間介電層133來形成穿透它們的第一狹縫SI1?？刂菩纬傻谝华M縫SI1的刻蝕工藝，使得第一狹縫SI1不完全穿透刻蝕阻擋層129。雖然刻蝕阻擋層129由與層間介電層133的材料相同的材料形成，但是刻蝕阻擋層129的厚度更厚。因此，第一狹縫SI1可以穿入刻蝕阻擋層129的一部分，但是不完全穿透刻蝕阻擋層129。由于如上所述控制第一狹縫SI1的刻蝕深度，所以可以在刻蝕阻擋層129中設(shè)置第一狹縫SI1的底面。因此，在本公開的實(shí)施方式中，可以防止第一狹縫SI1暴露出上保護(hù)層127的現(xiàn)象。

參照?qǐng)D2C，去除通過第一狹縫SI1暴露出的柵極犧牲層131，由此形成在層間介電層133之間和在刻蝕阻擋層129與第一層間介電層133A之間的開口區(qū)域OP。在該狀態(tài)下，溝道層CH由源極犧牲層125和下源極層121支撐，且因此可以穩(wěn)定地保持溝道層CH的結(jié)構(gòu)。

參照?qǐng)D2D，可以通過第一狹縫SI1用柵極導(dǎo)電圖案135來填充開口區(qū)域OP。柵極導(dǎo)電圖案135可以由各種導(dǎo)電材料形成。例如，柵極導(dǎo)電圖案135可以由具有低電阻的鎢形成。雖然沒有在該附圖中示出，但是在形成柵極導(dǎo)電圖案135之前，可以沿每個(gè)開口區(qū)域OP的表面進(jìn)一步形成阻隔層和阻擋絕緣層中的至少一個(gè)。可以通過刻蝕工藝來去除在形成柵極導(dǎo)電圖案135的工藝中余留在第一狹縫SI1內(nèi)部的導(dǎo)電材料。

根據(jù)本公開的實(shí)施方式，在刻蝕阻擋層129保留在上保護(hù)層127與第一狹縫SI1之間的狀態(tài)下，柵極犧牲層131可以通過第一狹縫SI1被柵極導(dǎo)電圖案135替代。結(jié)果，在本公開的實(shí)施方式中，刻蝕阻擋層129可以保護(hù)上保護(hù)層127不受用柵極導(dǎo)電圖案135替代柵極犧牲層131的工藝影響。即，通過刻蝕阻擋層129保護(hù)上保護(hù)層127，且上保護(hù)層127不被柵極導(dǎo)電圖案135替代。因此，在本公開的實(shí)施方式中，可以減少半導(dǎo)體器件的可能在上保護(hù)層127被與柵極導(dǎo)電圖案135的導(dǎo)電材料相同的導(dǎo)電材料替代時(shí)導(dǎo)致的故障。

在形成柵極導(dǎo)電圖案135之后，在第一狹縫SI1的內(nèi)側(cè)壁上形成間隔件SP。間隔件SP可以由氧化物層141和氮化物層143的雙層結(jié)構(gòu)形成。

在形成間隔件SP之后，對(duì)通過第一狹縫SI1暴露出的刻蝕阻擋層129和上保護(hù)層127進(jìn)行刻蝕，從而形成穿透它們的第二狹縫SI2。第二狹縫SI2可以進(jìn)一步穿入源極犧牲層125的一部分。間隔件SP可以在形成第二狹縫SI2時(shí)用作刻蝕阻隔件。

參照?qǐng)D2E，通過經(jīng)由第二狹縫SI2選擇性地去除源極犧牲層125來暴露出多層的層ML的一部分。在去除源極犧牲層125的工藝中，具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的上保護(hù)層127和下保護(hù)層123未被去除，而是被保留，從而保護(hù)刻蝕阻擋層129和下源極層121。因此，可以在沒有顯著損失的情況下保持刻蝕阻擋層129的厚度和下源極層121的厚度。

參照?qǐng)D2F，通過去除多層的層ML的暴露的區(qū)域而使下源極層121與刻蝕阻擋層129之間的源極區(qū)域SA開口。在去除多層的層ML的暴露的區(qū)域的工藝中，可以去除上保護(hù)層127和下保護(hù)層123。

多層的層ML可以通過用于形成源極區(qū)域SA的刻蝕工藝而被分為第一多層圖案ML1和第二多層圖案ML2。更具體地，阻擋絕緣層BI可以被源極區(qū)域SA劃分為第一阻擋絕緣層BI1和第二阻擋絕緣層BI2。數(shù)據(jù)存儲(chǔ)層DS可以被劃分為第一數(shù)據(jù)存儲(chǔ)層DS1和第二數(shù)據(jù)存儲(chǔ)層DS2。隧道絕緣層TI可以被源極區(qū)域SA劃分為第一隧道絕緣層TI1和第二隧道絕緣層TI2。每個(gè)溝道層CH的一部分可以通過源極區(qū)域SA被暴露出。

參照?qǐng)D2G，可以從通過源極區(qū)域SA暴露出的下源極層121和溝道層CH生長(zhǎng)第一源極層151。另選地，可以通過在源極區(qū)域SA中填充導(dǎo)電材料來形成與下源極層121和溝道層CH接觸的第一源極層151。第一源極層151可以由多晶硅形成。

當(dāng)使用將下源極層121和溝道層CH用作晶種層的生長(zhǎng)方法來形成第一源極層151時(shí)，可以在第一源極層151的表面中和第一狹縫SI1下方形成槽部。

根據(jù)本公開的實(shí)施方式，由于刻蝕阻擋層129足夠厚，所以第一狹縫SI1的底面位于刻蝕阻擋層129的內(nèi)部。因此，可以防止在刻蝕阻擋層129之下的上保護(hù)層127被用于柵極導(dǎo)電圖案的導(dǎo)電材料替代的現(xiàn)象。因此，可以將形成為單層的第一源極層151設(shè)置在刻蝕阻擋層129與下源極層121之間。此外，第一源極層151可以被設(shè)置為接觸刻蝕阻擋層129。

參照?qǐng)D2H，第二源極層161可以完全被填充在第一狹縫SI1和第二狹縫SI2中。第二源極層161可以完全被填充在形成在第一源極層151的表面中的槽部中。第二源極層161可以由具有比第一源極層151的電阻更低的電阻的導(dǎo)電材料形成。例如，第二源極層161可以包括鎢?？梢栽谛纬捎涉u形成的第二源極層161之前進(jìn)一步形成由鈦層和鈦氮化物層的堆疊結(jié)構(gòu)形成的阻隔金屬層。

圖3是示出根據(jù)本公開的實(shí)施方式的存儲(chǔ)系統(tǒng)的配置的框圖。參照?qǐng)D3，根據(jù)本公開的實(shí)施方式的存儲(chǔ)系統(tǒng)1100包括存儲(chǔ)裝置1120和存儲(chǔ)控制器1110。

存儲(chǔ)裝置1120可以包括在圖1至圖2H中描述的結(jié)構(gòu)。另外，存儲(chǔ)裝置1120可以是由多個(gè)閃存芯片形成的多芯片封裝件。

存儲(chǔ)控制器1110被配置為控制存儲(chǔ)裝置1120，并且可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)1111、CPU 1112、主機(jī)接口1113、錯(cuò)誤校正碼(ECC)1114和存儲(chǔ)接口1115。SRAM 1111被用作CPU 1112的操作存儲(chǔ)器，CPU 1112執(zhí)行對(duì)存儲(chǔ)控制器1110的數(shù)據(jù)交換的一般控制操作，并且主機(jī)接口1113包括針對(duì)與存儲(chǔ)系統(tǒng)1100連接的主機(jī)的數(shù)據(jù)交換協(xié)議。ECC 1114檢測(cè)并校正包括在從存儲(chǔ)裝置1120讀取的數(shù)據(jù)中的錯(cuò)誤，并且存儲(chǔ)接口1115與存儲(chǔ)裝置1120接合。另外，存儲(chǔ)控制器1110還可以包括ROM，該ROM用于存儲(chǔ)用于與主機(jī)接合的代碼數(shù)據(jù)等。

如上所述配置的存儲(chǔ)系統(tǒng)1100可以是存儲(chǔ)裝置1120與控制器1110相結(jié)合的存儲(chǔ)卡或固態(tài)硬盤(SSD)。例如，當(dāng)存儲(chǔ)系統(tǒng)1100是SSD時(shí)，存儲(chǔ)控制器1100可以通過各種接口協(xié)議與外部通信，例如，與主機(jī)通信，所述各接口協(xié)議諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍部件互連(PCI)協(xié)議、PCI-Express(PCI-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、增強(qiáng)小型磁盤接口(ESDI)協(xié)議和電子集成驅(qū)動(dòng)器(IDE)協(xié)議。

圖4是例示根據(jù)本公開的實(shí)施方式的計(jì)算系統(tǒng)的配置的框圖。參照?qǐng)D4，根據(jù)本公開的實(shí)施方式的計(jì)算系統(tǒng)1200可以包括與系統(tǒng)總線1260電連接的CPU 1220、隨機(jī)存取存儲(chǔ)器(RAM)1230、用戶接口1240、調(diào)制解調(diào)器1250和存儲(chǔ)系統(tǒng)1210。當(dāng)計(jì)算系統(tǒng)1200是移動(dòng)裝置時(shí)，還可以包括用于將工作電壓施加至計(jì)算系統(tǒng)1200的電池。此外，還可以包括應(yīng)用芯片組、相機(jī)圖像處理器(CIS)、移動(dòng)D-RAM等。

參照?qǐng)D3描述的存儲(chǔ)系統(tǒng)1210可以利用存儲(chǔ)裝置1212和存儲(chǔ)控制器1211來配置。

根據(jù)本公開，層間介電層和柵極犧牲層交替地被堆疊在源極犧牲層上。柵極犧牲層被柵極導(dǎo)電圖案替代。第一狹縫的底部穿透層間介電層和柵極犧牲層并且延伸到刻蝕阻擋層內(nèi)。然而，第一狹縫的底部不完全穿透刻蝕阻擋層。因此，設(shè)置在刻蝕阻擋層之下的上保護(hù)層不被第一狹縫暴露。因此，在用柵極導(dǎo)電圖案替代柵極犧牲層的工藝中，上保護(hù)層不被柵極導(dǎo)電圖案替代。結(jié)果，可以防止因不期望的導(dǎo)電材料而導(dǎo)致的半導(dǎo)體器件的故障，由此提高了半導(dǎo)體器件的操作可靠性。

本文已公開了示例實(shí)施方式，并且雖然采用了特定的術(shù)語，但是僅以一般和描述性的意義而非限制的目的來使用和解釋它們。在一些示例中，對(duì)本領(lǐng)域普通技術(shù)人員顯示易見的是，除非另有具體說明，否則對(duì)于提交的本申請(qǐng)，與特定實(shí)施方式相關(guān)地描述的特征、特性和/或元件可以單獨(dú)地使用，或與關(guān)于其它實(shí)施方式描述的特征、特性和/或元件組合地使用。因此，本領(lǐng)域技術(shù)人員將理解，在不脫離在所附權(quán)利要求書中闡述的本公開的精神和范圍的情況下，可以進(jìn)行各種形式和細(xì)節(jié)方面的變化。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年12月8日提交的韓國(guó)專利申請(qǐng)No.10-2015-0174249的優(yōu)先權(quán)，將其全部公開內(nèi)容整體通過引用結(jié)合于此。