本發(fā)明是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種具有齊納二極管的半導(dǎo)體元件及其制造方法。
背景技術(shù)：
：一般來(lái)說(shuō)，當(dāng)電路中包括齊納二極管時(shí)，以反向(reverse)偏壓操作齊納二極管。當(dāng)施加至齊納二極管的上述反向偏壓超過(guò)一特定值時(shí)，由于電子隧穿效應(yīng)，流經(jīng)二極管的電流迅速升高。此反向偏壓稱為齊納擊穿電壓(zenerbreakdownvoltage)。齊納二極管在順向(forward)方向上的電流與傳統(tǒng)二極管的電流相似。技術(shù)實(shí)現(xiàn)要素：在一方面，一些實(shí)行方案提供一種具有齊納二極管的半導(dǎo)體元件。所述半導(dǎo)體元件包括：基底；具有第一導(dǎo)電型的阱區(qū)，配置于所述基底中；具有所述第一導(dǎo)電型的第一雜質(zhì)區(qū)配置于所述阱區(qū)中；具有第二導(dǎo)電型的第二雜質(zhì)區(qū)，配置于所述阱區(qū)中，所述第二導(dǎo)電型與所述第一導(dǎo)電型相反；第三雜質(zhì)區(qū)，配置于所述阱區(qū)中，所述第一雜質(zhì)區(qū)的一部分與所述第三雜質(zhì)區(qū)的第一部分重疊，所述第二雜質(zhì)區(qū)的一部分與所述第三雜質(zhì)區(qū)的第二部分重疊，且所述第三雜質(zhì)區(qū)的第三部分配置于所述第一雜質(zhì)區(qū)與所述第二雜質(zhì)區(qū)之間；以及第四雜質(zhì)區(qū)以及勢(shì)壘層，配置于所述基底中，所述第四雜質(zhì)區(qū)以及所述勢(shì)壘層分別從周?chē)约跋路絿∷鲒鍏^(qū)。實(shí)行方案可包括以下特征的一或多者。所述第三雜質(zhì)區(qū)可具有所述第二導(dǎo)電型，而所述第四雜質(zhì)區(qū)亦可具有所述第二導(dǎo)電型。所述的半導(dǎo)體元件可更包括第五雜質(zhì)區(qū)，其配置于所述基底中且環(huán)繞所述第四雜質(zhì)區(qū)。所述第五雜質(zhì)區(qū)可具有所述第一導(dǎo)電型。所述第四雜質(zhì)區(qū)以及所述勢(shì)壘層可形成電荷障壁(chargebarrier)，所述電 荷障壁阻擋從所述電荷障壁內(nèi)至所述第五雜質(zhì)區(qū)或至所述基底的漏電流?？墒┘禹樝蚱珘褐了龅谝浑s質(zhì)區(qū)以及所述第三雜質(zhì)區(qū)。被阻擋的所述漏電流可從所述第一雜質(zhì)區(qū)或所述第二雜質(zhì)區(qū)的有源區(qū)解放出(emancipate)。所述第四雜質(zhì)區(qū)可通過(guò)所述半導(dǎo)體元件的金屬布線(metalrouting)連接至所述第一雜質(zhì)區(qū)。所述半導(dǎo)體元件可更包括：介電層，配置于所述基底上；第六雜質(zhì)區(qū)，配置于所述第四雜質(zhì)區(qū)中，所述第六雜質(zhì)區(qū)與所述第四雜質(zhì)區(qū)具有相同導(dǎo)電型，但所述第六雜質(zhì)區(qū)的摻雜濃度高于所述第四雜質(zhì)區(qū)的摻雜濃度；第一電極，穿過(guò)所述介電層而耦合至所述第一雜質(zhì)區(qū)；第二電極，穿過(guò)所述介電層而耦合至所述第二雜質(zhì)區(qū)；以及第三電極，穿過(guò)所述介電層而耦合至所述第六雜質(zhì)區(qū)，其中所述第三電極可短路(shorted)至所述第一電極，使得所述第六雜質(zhì)區(qū)電性連接至所述第一雜質(zhì)區(qū)，并使得從所述電荷障壁內(nèi)至所述第五雜質(zhì)區(qū)或至所述基底的漏電流被阻擋。所述半導(dǎo)體元件可更包括：第一隔離區(qū)，位于所述第三雜質(zhì)區(qū)的外邊界(outerboundary)與所述第四雜質(zhì)區(qū)的內(nèi)邊界(innerboundary)之間；以及第二隔離區(qū)，位于所述第四雜質(zhì)區(qū)的外邊界與所述第五雜質(zhì)區(qū)的內(nèi)邊界之間。所述第二雜質(zhì)區(qū)的摻雜濃度可大于所述第三雜質(zhì)區(qū)的摻雜濃度。所述第一雜質(zhì)區(qū)可具有第一多個(gè)分支(branches)而所述第二雜質(zhì)區(qū)可具有第二多個(gè)分支。所述第一雜質(zhì)區(qū)的所述第一多個(gè)分支的至少一部分可與所述第二雜質(zhì)區(qū)的所述第二多個(gè)分支的至少一部分交錯(cuò)(interlace)。在另一方面，一些實(shí)行方案提供一種具有齊納二極管的半導(dǎo)體元件。所述半導(dǎo)體元件包括：基底；具有第一導(dǎo)電型的阱區(qū)，配置于所述基底中；具有所述第一導(dǎo)電型的第一雜質(zhì)區(qū)，配置于所述阱區(qū)中；具有第二導(dǎo)電型的第二雜質(zhì)區(qū)，配置于所述阱區(qū)中，所述第二導(dǎo)電型與所述第一導(dǎo)電型相反；第三雜質(zhì)區(qū)，配置于所述阱區(qū)中，其中所述第三雜質(zhì)區(qū)的一部分配置于所述第一雜質(zhì)區(qū)與所述第二雜質(zhì)區(qū)之間；以及第四雜質(zhì)區(qū)以及勢(shì)壘層，配置于所述基底中，所述第四雜質(zhì)區(qū)以及所述勢(shì)壘層分別從周?chē)约跋路絿∷鲒鍏^(qū)以形成電荷障壁。實(shí)行方案可包括以下特征的一或多者。所述第二雜質(zhì)區(qū)可位于所述第三雜質(zhì)區(qū)內(nèi)，且所述第二雜質(zhì)區(qū)的摻雜濃度可大于所述第三雜質(zhì)區(qū)的摻雜濃度。無(wú)偏壓可被施加于所述第四雜質(zhì)區(qū)與所述第一雜質(zhì)區(qū)之間。所述半導(dǎo)體元件可更包括：第五雜質(zhì)區(qū)，配置于所述基底中且環(huán)繞所述第四雜質(zhì)區(qū)；第一隔離區(qū)，位于所述第三雜質(zhì)區(qū)的外邊界與所述第四雜質(zhì)區(qū)的內(nèi)邊界之間；以及第二隔離區(qū)，位于所述第四雜質(zhì)區(qū)的外邊界與所述第五雜質(zhì)區(qū)的內(nèi)邊界之間。所述第一雜質(zhì)區(qū)可具有第一多個(gè)分支而所述第二雜質(zhì)區(qū)可具有第二多個(gè)分支，且其中所述第一多個(gè)分支的至少一第一部分與所述第二多個(gè)分支的至少一第二部分可在形狀上互補(bǔ)(complementaryinshape)。在又另一方面，一些實(shí)行方案提供一種具有齊納二極管的半導(dǎo)體元件的制造方法。所述方法包括：將具有第二導(dǎo)電型的摻質(zhì)引入基底中，以形成勢(shì)壘層；將具有第一導(dǎo)電型的摻質(zhì)引入，以于所述勢(shì)壘層上形成阱區(qū)，其中所述第一導(dǎo)電型與所述第二導(dǎo)電型相反；形成具有所述第二導(dǎo)電型的第四雜質(zhì)區(qū)，所述第四雜質(zhì)區(qū)環(huán)繞所述阱區(qū)；于所述阱區(qū)中形成具有所述第一導(dǎo)電型的至少一第三雜質(zhì)區(qū)；于所述阱區(qū)中形成具有所述第一導(dǎo)電型的第一雜質(zhì)區(qū)，使得所述第一雜質(zhì)區(qū)的第一部分與所述至少一第三雜質(zhì)區(qū)的第一部分重疊；以及于所述第三雜質(zhì)區(qū)中形成具有所述第二導(dǎo)電型的第二雜質(zhì)區(qū)，使得所述至少一第三雜質(zhì)區(qū)的第二部分配置于所述第一雜質(zhì)區(qū)與所述第二雜質(zhì)區(qū)之間，其中所述第四雜質(zhì)區(qū)以及所述勢(shì)壘層分別從周?chē)约跋路絿∷鲒鍏^(qū)。實(shí)行方案可包括以下特征的一或多者。所述第一雜質(zhì)區(qū)可具有第一多個(gè)分支而所述第二雜質(zhì)區(qū)可具有第二多個(gè)分支，且其中所述第一多個(gè)分支的至少一第一部分與所述第二多個(gè)分支的至少一第二部分可在形狀上互補(bǔ)。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。附圖說(shuō)明圖1a顯示一種已知齊納二極管的平面圖。圖1b顯示沿圖1a的剖面線aa’所繪示的剖面圖。圖2a顯示一種已知齊納二極管的平面圖。圖2b顯示沿圖2a的剖面線aa’所繪示的剖面圖。圖3a至圖3c顯示與本發(fā)明的一些實(shí)施例一致的一種示例性半導(dǎo)體元件的各種平面圖以及剖面圖。圖4a繪示當(dāng)各種順向和反向電壓施加至一種已知半導(dǎo)體元件時(shí)的電流值。圖4b繪示當(dāng)各種順向和反向電壓施加至與本發(fā)明的一些實(shí)施例一致的一種示例性半導(dǎo)體元件時(shí)的電流值。圖5a至圖5g顯示與本發(fā)明的一些實(shí)施例一致的一種示例性半導(dǎo)體元件的制造方法?！痉?hào)說(shuō)明】100、200：齊納二極管102、202：阱區(qū)104、204：半導(dǎo)體基底106、108、206、208：摻雜區(qū)110、210：基極區(qū)112、214：陽(yáng)極114、212：陰極300：半導(dǎo)體元件301：齊納二極管302：阱區(qū)304：半導(dǎo)體基底306：第一雜質(zhì)區(qū)306a：第一分支306b：第二分支308：第二雜質(zhì)區(qū)308a：第三分支308b：第四分支310：基極區(qū)312：第一電極314：第二電極316：第三電極318：隔離區(qū)320：第四雜質(zhì)區(qū)322：勢(shì)壘層323：第六雜質(zhì)區(qū)325：第七雜質(zhì)區(qū)330：介電層具體實(shí)施方式以下，將參照附圖描述與本發(fā)明一致的實(shí)施例。只要有可能，貫穿附圖將使用相同元件符號(hào)指代相同或類似構(gòu)件。齊納二極管的基本結(jié)構(gòu)包括p-n結(jié)。齊納擊穿電壓可通過(guò)選擇適當(dāng)?shù)膿诫s材料以及濃度來(lái)調(diào)整。齊納二極管可包括摻雜區(qū)，所述摻雜區(qū)具有長(zhǎng)方形的形狀。一般來(lái)說(shuō)，由于寄生雙極(parasiticbipolar)可能會(huì)被開(kāi)啟，內(nèi)嵌于cmos工藝中的齊納二極管(甚至普通二極管)會(huì)以反向偏壓操作，而非以順向偏壓操作。本發(fā)明涉及齊納元件結(jié)構(gòu)和芯片上(on-chip)齊納二極管的金屬布線的實(shí)例。如本文所使用，齊納二極管是指芯片上齊納二極管元件。圖1a顯示n型基極(base)齊納二極管100的平面圖的一實(shí)例。圖1b顯示沿圖1a的剖面線aa’所繪示的剖面圖。于半導(dǎo)體基底104的n型阱區(qū)(n-阱或nw)102中形成齊納二極管100，且齊納二極管100包括p+摻雜區(qū)106、至少一n+摻雜區(qū)108以及至少一n型基極區(qū)(n基極)110。齊納二極管100的陽(yáng)極(anode)112耦合至p+摻雜區(qū)106，且至少一陰極(cathode)114耦合至n+摻雜區(qū)108。圖2a顯示p型基極齊納二極管200的平面圖的一實(shí)例。圖2b顯示沿圖2a的剖面線aa’所繪示的剖面圖。于半導(dǎo)體基底204的p型阱區(qū)(p-阱或pw)202中形成齊納二極管200，且齊納二極管200包括n+摻雜區(qū)206、至少一p+摻雜區(qū)208以及至少一p型基極區(qū)(p基極)210。齊納二極管200的陰極212耦合至n+摻雜區(qū)206，且至少一陽(yáng)極214耦合至p+ 摻雜區(qū)208。如圖1a、圖1b、圖2a以及圖2b中顯示，齊納二極管具有形狀為長(zhǎng)方形的摻雜區(qū)，如摻雜區(qū)106、摻雜區(qū)108、摻雜區(qū)206以及摻雜區(qū)208。齊納二極管的切換速度可增加，以避免因慢的切換行為造成的電路故障(failure)，因而改良元件效能。圖3a至圖3c顯示與本發(fā)明的一些實(shí)施例一致的一種具有齊納二極管301的半導(dǎo)體元件300的各種平面圖以及剖面圖。圖3b顯示沿圖3a的剖面線aa’所繪示的剖面圖，而圖3c顯示圖3a所繪示的虛線圓形區(qū)的放大圖。參照?qǐng)D3a至圖3c，于第一導(dǎo)電型半導(dǎo)體基底304中形成齊納二極管301。可通過(guò)以第一導(dǎo)電型摻質(zhì)對(duì)半導(dǎo)體基底304進(jìn)行摻雜，而形成第一導(dǎo)電型阱區(qū)。第一導(dǎo)電型可為p型或n型。具體言之，于半導(dǎo)體基底304的第一導(dǎo)電型阱區(qū)302中形成齊納二極管301。如圖所示，第四雜質(zhì)區(qū)320環(huán)繞此第一導(dǎo)電型阱區(qū)302的側(cè)面，勢(shì)壘層322覆蓋此第一導(dǎo)電型阱區(qū)302的底面。更詳細(xì)地說(shuō)，齊納二極管301包括以第一導(dǎo)電型摻質(zhì)進(jìn)行摻雜的第一雜質(zhì)區(qū)306、以第二導(dǎo)電型摻質(zhì)進(jìn)行摻雜的至少一第二雜質(zhì)區(qū)308、以及至少一基極區(qū)(第三雜質(zhì)區(qū))310。在所繪示的實(shí)例中，均以第二導(dǎo)電型摻質(zhì)對(duì)基極區(qū)(第三雜質(zhì)區(qū))310、勢(shì)壘層322以及第四雜質(zhì)區(qū)320進(jìn)行摻雜。第二雜質(zhì)區(qū)308的摻雜濃度高于基極區(qū)(第三雜質(zhì)區(qū))310的摻雜濃度。第一導(dǎo)電型和第二導(dǎo)電型為相反導(dǎo)電型。第一導(dǎo)電型可為p型，而第二導(dǎo)電型可為n型。第一導(dǎo)電型可為n型，而第二導(dǎo)電型可為p型。半導(dǎo)體基底304可為(舉例來(lái)說(shuō))p型或n型硅基底。在一些實(shí)施例中，第二雜質(zhì)區(qū)308配置于基極區(qū)(第三雜質(zhì)區(qū))310中，且第二雜質(zhì)區(qū)308的深度小于基極區(qū)(第三雜質(zhì)區(qū))310的深度。第二雜質(zhì)區(qū)308的一部分與基極區(qū)(第三雜質(zhì)區(qū))310的一部分重疊。第一雜質(zhì)區(qū)306配置于阱區(qū)302中，且第一雜質(zhì)區(qū)306的深度小于基極區(qū)(第三雜質(zhì)區(qū))310的深度。第一雜質(zhì)區(qū)306的一部分與基極區(qū)(第三雜質(zhì)區(qū))310重疊?；鶚O區(qū)(第三雜質(zhì)區(qū))310的一部分配置于第一雜質(zhì)區(qū)306與第二雜質(zhì)區(qū)308之間。二極管的第一電極312耦合至第一雜質(zhì)區(qū)306，且至少一第二電極314耦合至第二雜質(zhì)區(qū)308。與一示例性實(shí)施例一致，圖3b特別顯示兩個(gè)第二雜質(zhì)區(qū)308內(nèi)嵌于 兩個(gè)基極區(qū)310中，且每一個(gè)基極區(qū)310與第一雜質(zhì)區(qū)306部分重疊。更有趣地是，第四雜質(zhì)區(qū)320配置于阱區(qū)302外部(exterior)的周?chē)?，且延伸至約與阱區(qū)302一樣深。第四雜質(zhì)區(qū)320以及勢(shì)壘層322分別從周?chē)约跋路絿≮鍏^(qū)302，以形成電荷障壁。第五雜質(zhì)區(qū)324配置于第四雜質(zhì)區(qū)320外部的周?chē)?，延伸至與第四雜質(zhì)區(qū)320一樣深，且達(dá)到勢(shì)壘層322的深度。特別是，第四雜質(zhì)區(qū)320環(huán)繞阱區(qū)302，輪到(inturn)阱區(qū)302支撐基極區(qū)310的側(cè)面。此外，勢(shì)壘層322躺于阱區(qū)302下方。勢(shì)壘層322以及第四雜質(zhì)區(qū)320具有相同導(dǎo)電型。如圖所示，第四雜質(zhì)區(qū)320以及勢(shì)壘層322分別從周?chē)约跋路絿≮鍏^(qū)302。此電荷障壁通過(guò)環(huán)繞的墻面(surroundingwall)(第四雜質(zhì)區(qū)320)以及勢(shì)壘層322所形成，可因此阻擋來(lái)自電荷障壁內(nèi)的漏電流。換言之，可阻擋從第一雜質(zhì)區(qū)306以及第二雜質(zhì)區(qū)308的有源區(qū)解放至第五雜質(zhì)區(qū)324或至半導(dǎo)體基底304的漏電流。因此，當(dāng)齊納二極管301經(jīng)歷施加于第一雜質(zhì)區(qū)306與基極區(qū)(第三雜質(zhì)區(qū))310之間的順向偏壓時(shí)，漏電流會(huì)減少。第三電極316為耦合至第四雜質(zhì)區(qū)320的上部(第六雜質(zhì)區(qū)323)。第六雜質(zhì)區(qū)323與第四雜質(zhì)區(qū)320具有相同導(dǎo)電型。然而，第六雜質(zhì)區(qū)323中的摻雜濃度可高于第四雜質(zhì)區(qū)320中的摻雜濃度。在一些例子中，通過(guò)半導(dǎo)體元件300的金屬布線，將第三電極316短路至第一電極312。因?yàn)榈谌姌O316位于第六雜質(zhì)區(qū)323的頂部，且第一電極312位于第一雜質(zhì)區(qū)306的頂部，第六雜質(zhì)區(qū)變成電性連接至第一雜質(zhì)區(qū)以具有相同電位。如圖所示，第一電極312穿過(guò)介電層330而耦合至第一雜質(zhì)區(qū)306。第二電極314穿過(guò)介電層330而耦合至第二雜質(zhì)區(qū)308。第三電極316穿過(guò)介電層330而耦合至第六雜質(zhì)區(qū)323。更詳細(xì)地說(shuō)，于半導(dǎo)體元件300的正常操作期間，齊納二極管301以反向偏壓操作(舉例來(lái)說(shuō)，于第一雜質(zhì)區(qū)306與基極區(qū)(第三雜質(zhì)區(qū))310之間施加反向電壓偏移(offset))。然而，當(dāng)齊納二極管301以順向偏壓操作時(shí)(舉例來(lái)說(shuō)，于第一雜質(zhì)區(qū)306與基極區(qū)(第三雜質(zhì)區(qū))310之間施加順向電壓偏移)，齊納二極管301容易受到不想要的寄生pnp雙極結(jié)晶體管(bjt)開(kāi)啟(turn-on)，其會(huì)引起從第一雜質(zhì)區(qū)306以及第二雜質(zhì)區(qū)308的有源區(qū)流至第五雜質(zhì)區(qū)324的漏電流。特別是，當(dāng)產(chǎn)生跨越(across)阱區(qū)302的墻面區(qū)(wallarea)與勢(shì)壘層322之間的結(jié)的電壓，或產(chǎn)生跨 越阱區(qū)302的墻面區(qū)與第四雜質(zhì)區(qū)320之間的結(jié)的電壓，且所述電壓大于約0.7v時(shí)，基極-射極結(jié)(base-emitterjunction)被順向-偏壓，引起寄生bjt的開(kāi)啟。當(dāng)產(chǎn)生跨越阱區(qū)302的墻面區(qū)與第五雜質(zhì)區(qū)324之間的結(jié)的偏壓時(shí)，于缺乏第四雜質(zhì)區(qū)320以及勢(shì)壘層322的情況下，此寄生bjt亦可顯示為漏電流。在圖3b的說(shuō)明中，第四雜質(zhì)區(qū)320以及勢(shì)壘層322通過(guò)第一電極312而短路。在此實(shí)施中，由于阱區(qū)302的墻面區(qū)與環(huán)繞的第四雜質(zhì)區(qū)320之間的等電位(equalizedpotential)，寄生bjt不會(huì)被啟動(dòng)。由于寄生bjt不會(huì)被啟動(dòng)，因此不允許漏電流從第一雜質(zhì)區(qū)306以及第二雜質(zhì)區(qū)308的有源區(qū)流動(dòng)至第五雜質(zhì)區(qū)324以及至半導(dǎo)體基底304。當(dāng)齊納二極管301于順向?qū)▍^(qū)(forwardconductionregion)中操作時(shí)，第四雜質(zhì)區(qū)320與基底區(qū)之間的結(jié)會(huì)被反向偏壓，其表示電流不會(huì)通過(guò)。這同樣適用于勢(shì)壘層322與基底區(qū)之間的結(jié)。事實(shí)上，第四雜質(zhì)區(qū)320以及勢(shì)壘層322形成屏護(hù)(shield)第一雜質(zhì)區(qū)302以及第二雜質(zhì)區(qū)304之有源區(qū)的圍墻(enclosure)。在這些例子中，可不需要用于第四雜質(zhì)區(qū)320以及勢(shì)壘層322的額外偏壓。因此，齊納二極管301可防止(obviate)順向?qū)Ｊ较碌穆╇娏鳎S持反向模式下的正常操作。圖4a以及圖4b分別顯示，未具有所揭露的電荷障壁(其由第四雜質(zhì)區(qū)320以及勢(shì)壘層322所形成)的齊納二極管元件以及具有所揭露的電荷障壁(其由第四雜質(zhì)區(qū)320以及勢(shì)壘層322所形成)的齊納二極管元件的電流以及偏壓曲線圖。如圖4a與圖4b之間的比較所示，齊納二極管301(具有所揭露的電荷障壁)的順向漏電流被有效地減少。綜上所述，如圖4b所示，具有所揭露的電荷障壁的齊納二極管301可不僅以用于電源鉗壓應(yīng)用(powerclampapplications)的反向偏壓操作，亦可以順向偏壓操作，因?yàn)榧纳鷅jt不會(huì)于順向偏壓時(shí)開(kāi)啟。相反地，對(duì)于未具有所揭露的電荷障壁的齊納二極管而言，大的基底漏電流會(huì)于順向偏壓時(shí)產(chǎn)生，如圖4a所示。通過(guò)(舉例來(lái)說(shuō))將所揭露的齊納二極管301的電荷障壁結(jié)構(gòu)與齊納二極管301的金屬布線組態(tài)做結(jié)合，可消除所述大的基底漏電流的缺點(diǎn)。通過(guò)比較圖4a以及圖4b，來(lái)自消除漏電流所產(chǎn)生的效能改良變得明顯。再轉(zhuǎn)至圖3a至圖3c，齊納二極管301可更包括第五雜質(zhì)區(qū)324，所 述第五雜質(zhì)區(qū)324延伸至勢(shì)壘層322的邊緣。第五雜質(zhì)區(qū)324環(huán)繞第四雜質(zhì)區(qū)320?？捎诘诙s質(zhì)區(qū)308與第六雜質(zhì)區(qū)323之間形成隔離區(qū)318。隔離區(qū)318可包括場(chǎng)氧化物、淺溝道隔離(sti)或其他合適的介電結(jié)構(gòu)。參照?qǐng)D3c，第一雜質(zhì)區(qū)306包括在第一方向(例如，水平x方向)上延伸的第一分支306a，以及在第二方向(例如，垂直y方向)上從第一分支306a延伸至少一第二分支306b(圖中顯示兩個(gè)分支)，第二方向與第一方向不同。第二雜質(zhì)區(qū)308包括在第三方向(例如，實(shí)質(zhì)上在x方向)上延伸的第三分支308a，以及在第四方向(例如，實(shí)質(zhì)上在y方向)上從第三分支308a延伸的至少一第四分支308b(圖中顯示三個(gè)分支)，第四方向與第三方向不同。第一雜質(zhì)區(qū)306的第二分支306b以及第二雜質(zhì)區(qū)308的第四分支308b彼此互相交錯(cuò)(interlace)配置。通過(guò)基極區(qū)310分開(kāi)第一雜質(zhì)區(qū)306以及第二雜質(zhì)區(qū)308。如圖所示，第一雜質(zhì)區(qū)與第二雜質(zhì)區(qū)之間的距離約1-2μm。第一雜質(zhì)區(qū)306與基極區(qū)310之間的重疊可為約1μm。第二雜質(zhì)區(qū)308與基極區(qū)310之間的重疊亦可為約1μm。第四雜質(zhì)區(qū)320的寬度可為約4-10μm。第四雜質(zhì)區(qū)320與第二雜質(zhì)區(qū)308之間的距離可為5μm。雖然圖3c中繪示分支的具體數(shù)目，這些數(shù)目并不受限，且可為多于或少于所繪出的數(shù)目。在所繪示的實(shí)施例中，x方向以及y方向?yàn)榛ハ嗾弧Ｈ詤⒄請(qǐng)D3c，第一雜質(zhì)區(qū)306具有梳子/叉子的形狀，其具有第二分支306b，所述第二分支306b沿y方向延伸以指向(pointtoward)第二雜質(zhì)區(qū)308的第三分支308a。第二雜質(zhì)區(qū)308亦具有梳子/叉子的形狀，其具有第四分支308b，所述第四分支308b沿y方向延伸以指向第一雜質(zhì)區(qū)的第一分支306a。第一雜質(zhì)區(qū)306的第二分支306b的每一者的自由端(freeend)配置為與第二雜質(zhì)區(qū)308的第三分支308a相鄰。第二雜質(zhì)區(qū)308的第四分支308b的自由端配置為與第一雜質(zhì)區(qū)306的第一分支306a相鄰。如圖3c所示，至少一第二分支306b配置于一對(duì)第四分支308b之間，且至少一第四分支308b配置于一對(duì)第二分支306b之間。相較于具有相同面積但不具有此種交織(intertwined)排列的第一雜質(zhì)區(qū)以及第二雜質(zhì)區(qū)的齊納二極管元件，顯示于圖3a以及圖3c的雜質(zhì)區(qū)的布局增加了結(jié)面積(例如，第一雜質(zhì)區(qū)306與基極區(qū)310之間的接口)約90％，其增加了來(lái) 自齊納擊穿的電流。在一些實(shí)施例中，第一導(dǎo)電型為n型且第二導(dǎo)電型為p型，或反之亦然。舉例來(lái)說(shuō)，在n型基極齊納二極管301中，阱區(qū)302為p型；第一雜質(zhì)區(qū)306為p+區(qū)，其摻雜濃度為1018至1020原子/立方厘米(atoms/cm3)；第二雜質(zhì)區(qū)308為n+區(qū)，其摻雜濃度為1018至1020原子/立方厘米；以及基極區(qū)310為n區(qū)，其摻雜濃度為1016至1019原子/立方厘米，前提為第二雜質(zhì)區(qū)308的摻雜濃度高于基極區(qū)310的摻雜濃度?；鶚O區(qū)310的摻雜濃度取決于所想要的齊納擊穿電壓。更具體地說(shuō)，基極區(qū)(第三雜質(zhì)區(qū))310以及第一雜質(zhì)區(qū)306的摻雜濃度均為調(diào)整參數(shù)，以達(dá)到所想要的齊納擊穿電壓。第二雜質(zhì)區(qū)308的摻雜濃度大于阱區(qū)302的摻雜濃度。在p型基極齊納二極管中，阱區(qū)302為n型；第一雜質(zhì)區(qū)306為n+區(qū)，其摻雜濃度為1018至1020原子/立方厘米；第二雜質(zhì)區(qū)308為p+區(qū)，其摻雜濃度為1018至1020原子/立方厘米；以及基極區(qū)310為p區(qū)，其摻雜濃度為1016至1019原子/立方厘米。在一些實(shí)施例中，n型摻質(zhì)可為磷或砷，且p型摻質(zhì)可為硼。圖5a至圖5g顯示與此揭露書(shū)的實(shí)施例一致的一種包括齊納二極管301的半導(dǎo)體元件300的示例性制造方法。一開(kāi)始，可將具有第二導(dǎo)電型的摻質(zhì)引入基底304中以形成具有第二導(dǎo)電型的勢(shì)壘層322。在一些例子中，通過(guò)(舉例來(lái)說(shuō))光刻以露出使注入發(fā)生的預(yù)定區(qū)，于基底304的預(yù)定區(qū)中選擇性注入(selectivelyimplanted)勢(shì)壘層322，如圖5a所示。然后，所注入的勢(shì)壘層322通過(guò)使用高溫?cái)U(kuò)散工藝而擴(kuò)大，如圖5b所示。接著，于勢(shì)壘層322上進(jìn)行外延成長(zhǎng)工藝，以形成外延層。在此所繪示的圖5c中，外延層具有與勢(shì)壘層相反的第一導(dǎo)電型。外延層可作為半導(dǎo)體基底304的一部分。參照?qǐng)D5d，可引入具有第一導(dǎo)電型的摻質(zhì)，以于新形成的外延層中以及具有第二導(dǎo)電型的勢(shì)壘層322上方形成具有第一導(dǎo)電型的阱區(qū)，如阱區(qū)302。阱區(qū)302可通過(guò)離子注入形成。在一些例子中，離子注入之后可為高溫?cái)U(kuò)散。類似地，可于外延層中接著形成第四雜質(zhì)區(qū)320(其具有與阱區(qū)302不同的導(dǎo)電型)，以環(huán)繞阱區(qū)302。第四雜質(zhì)區(qū)320可通過(guò)離子注入形成。在一些例子中，離子注入工藝之后可為高溫?cái)U(kuò)散工藝。同樣地， 可于外延層中接著形成第五雜質(zhì)區(qū)324(其具有與阱區(qū)302相同的導(dǎo)電型)，以環(huán)繞第四雜質(zhì)區(qū)320?？赏ㄟ^(guò)離子注入接著高溫?cái)U(kuò)散完成第五雜質(zhì)區(qū)324的形成。如上所描述的離子注入工藝通?？砂ɑ鼗?annealing)。轉(zhuǎn)至圖5e以及圖5f，隔離區(qū)318(如場(chǎng)氧化物)可通過(guò)場(chǎng)氧化物成長(zhǎng)所形成。如圖所示，隔離區(qū)318可配置于后續(xù)形成之基極區(qū)(第三雜質(zhì)區(qū))310的外圍(periphery)處，且位于基極區(qū)(第三雜質(zhì)區(qū))310的外邊界與第四雜質(zhì)區(qū)320的內(nèi)邊界之間。隔離區(qū)318可配置于第四雜質(zhì)區(qū)320的外圍處，且位于第四雜質(zhì)區(qū)320的外邊界與第五雜質(zhì)區(qū)324的內(nèi)邊界之間。參照?qǐng)D5f至圖5g，定義各種雜質(zhì)區(qū)，以定義齊納二極管301的一般結(jié)構(gòu)。于阱區(qū)302中形成具有第一導(dǎo)電型的第一雜質(zhì)區(qū)306。所述形成通常包括通過(guò)(舉例來(lái)說(shuō))離子注入而將第一導(dǎo)電型摻質(zhì)引入于阱區(qū)306中。在一些例子中，進(jìn)行高溫?zé)峁に嚕詮妮^高濃度區(qū)分散摻質(zhì)至較低濃度區(qū)?？山?jīng)由使用第一導(dǎo)電型摻質(zhì)進(jìn)行摻雜，來(lái)定義第一雜質(zhì)區(qū)306?？山?jīng)由使用第二導(dǎo)電型摻質(zhì)進(jìn)行摻雜，來(lái)定義第二雜質(zhì)區(qū)308以及基極區(qū)(第三雜質(zhì)區(qū))310，第二導(dǎo)電型與第一導(dǎo)電型相反。第二雜質(zhì)區(qū)308中的摻雜濃度大于基極區(qū)(第三雜質(zhì)區(qū))310中的摻雜濃度。類似地，第四雜質(zhì)區(qū)320的上部(第六雜質(zhì)區(qū)323)可經(jīng)受較高的第二導(dǎo)電型摻質(zhì)的摻雜濃度。同樣地，第五雜質(zhì)區(qū)324的上部(第七雜質(zhì)區(qū)325)可經(jīng)受較高的第一導(dǎo)電型摻質(zhì)的摻雜濃度。第一雜質(zhì)區(qū)306具有超過(guò)一個(gè)分支，如圖3a以及圖3c所示。第二導(dǎo)電型與第一導(dǎo)電型相反。第一雜質(zhì)區(qū)的一部分形成為與第三雜質(zhì)區(qū)310的第一部分重疊。第二雜質(zhì)區(qū)308具有超過(guò)一個(gè)分支。如圖所示，第三雜質(zhì)區(qū)310的第二部分配置于第一雜質(zhì)區(qū)306與第二雜質(zhì)區(qū)308之間。如上述討論，第四雜質(zhì)區(qū)320環(huán)繞阱區(qū)302，輪到(inturn)阱區(qū)302支撐基極區(qū)310的側(cè)面以及底面。勢(shì)壘層322以及第四雜質(zhì)區(qū)320具有相同導(dǎo)電型。如前述表明，第四雜質(zhì)區(qū)320以及勢(shì)壘層322形成電荷障壁，以減少當(dāng)施加順向偏壓至第一雜質(zhì)區(qū)306以及基極區(qū)(第三雜質(zhì)區(qū))310時(shí)從第一雜質(zhì)區(qū)306以及第二雜質(zhì)區(qū)308的有源區(qū)向外至(舉例來(lái)說(shuō))第五雜質(zhì)區(qū)324的漏電流。參照?qǐng)D5g，可于各種雜質(zhì)區(qū)上方經(jīng)由沉積工藝形成介電層330?？山又纬捎糜陔s質(zhì)區(qū)中每一者的金屬插塞。舉例來(lái)說(shuō)，于第一雜質(zhì)區(qū)306、第二雜質(zhì)區(qū)308以及第四雜質(zhì)區(qū)320的上部(即，第六雜質(zhì)區(qū)323)上方分別形成第一電極312、第二電極314以及第三電極316，如圖所示。此外，可于用于第一雜質(zhì)區(qū)的第一電極312與用于第四雜質(zhì)區(qū)320的上部(即，第六雜質(zhì)區(qū)323)的電極316之間形成金屬布線。穿過(guò)介電層形成第一電極312、第二電極314以及第三電極316，且為第一電極312、第二電極314以及第三電極316耦合至第一雜質(zhì)區(qū)306、第二雜質(zhì)區(qū)308以及第四雜質(zhì)區(qū)320中每一者。表1顯示描述于本發(fā)明的一些實(shí)施例中的代表性結(jié)構(gòu)的雜質(zhì)和摻雜濃度的實(shí)例。舉例來(lái)說(shuō)，用于注入勢(shì)壘層322(例如n型勢(shì)壘層)的注入物可為砷，且可具有約2×1016原子/立方厘米的摻雜濃度。用于注入基極區(qū)(第三雜質(zhì)區(qū))310(例如n型基極區(qū))的注入物可包括磷，且可具有約0.3×1017至15×1017原子/立方厘米的摻雜濃度。用于注入第四雜質(zhì)區(qū)320(例如n型阱區(qū))的注入物可包括磷，且可具有0.5×1016至1.5×1016原子/立方厘米的摻雜濃度。用于注入第五雜質(zhì)區(qū)324(例如p型阱區(qū))的注入物可包括硼，且可具有0.5×1016至1.5×1016原子/立方厘米的摻雜濃度。表1層描述注入物劑量(原子/立方厘米)n型勢(shì)壘層砷2e16n型基極區(qū)磷0.3～15e17p型阱區(qū)硼1.5～2e16n型阱區(qū)磷0.5～1.5e16半導(dǎo)體元件或ic元件的實(shí)例包括在此揭露書(shū)中如圖所示的齊納二極管，半導(dǎo)體元件或ic元件可用于電壓調(diào)節(jié)器、電壓轉(zhuǎn)換器或波形限幅器(waveformclipper)、瞬態(tài)電壓抑制器(transientvoltagesuppressor)或任何其他使用齊納二極管的電路中。所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者思考本文所揭露的說(shuō)明書(shū)以及實(shí)行，將顯而易見(jiàn)本發(fā)明的其他實(shí)施例。本說(shuō)明書(shū)以及實(shí)例被視為僅僅示例性的，本發(fā)明的真正范圍以及精神由隨附權(quán)利要求范圍指出。當(dāng)前第1頁(yè)12