本申請(qǐng)享有以日本專利申請(qǐng)2015-178582號(hào)(申請(qǐng)日：2015年9月10日)作為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置及其驅(qū)動(dòng)方法。

背景技術(shù)：

近年來(lái)，作為電力控制用半導(dǎo)體裝置，使用MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、超級(jí)結(jié)型MOSFET、IGBT(insulated gate bipolar transistor：絕緣柵雙極型晶體管)及IEGT(Injection Enhanced Gate Transistor：注入增強(qiáng)型絕緣柵晶體管)等。IGBT及IEGT是將電子及空穴這兩者用作載流子的雙極型半導(dǎo)體裝置，因此，與單極型MOSFET相比能夠控制更大的電流。然而，在這種電力控制用半導(dǎo)體裝置中，也要求更進(jìn)一步控制大電流。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠提高電流的控制性的半導(dǎo)體裝置及其驅(qū)動(dòng)方法。

實(shí)施方式的半導(dǎo)體裝置具備：第1導(dǎo)電型的第1半導(dǎo)體層；第2導(dǎo)電型的第2半導(dǎo)體層，設(shè)置在所述第1半導(dǎo)體層上；第3半導(dǎo)體層，設(shè)置在所述第2半導(dǎo)體層上，為第1導(dǎo)電型，且載流子濃度高于所述第1半導(dǎo)體層的載流子濃度；第4半導(dǎo)體層，設(shè)置在所述第2半導(dǎo)體層上，為第2導(dǎo)電型，且載流子濃度高于所述第2半導(dǎo)體層的載流子濃度；第1電極，連接于所述第2半導(dǎo)體層及所述第4半導(dǎo)體層；第2電極，隔著絕緣膜與所述第2半導(dǎo)體層相鄰；第2導(dǎo)電型的第5半導(dǎo)體層，設(shè)置在所述第1半導(dǎo)體層之下；第6半導(dǎo)體層，設(shè)置在所述第5半導(dǎo)體層之下，為第1導(dǎo)電型，且載流子濃度高于所述第1半導(dǎo)體層的載流子濃度；第7半導(dǎo)體層，設(shè)置在所述第5半導(dǎo)體層之下，為第2導(dǎo)電型，且載流子濃度高于所述第5半導(dǎo)體層的載流子濃度；第3電極，連接于所述第5 半導(dǎo)體層及所述第7半導(dǎo)體層；以及第4電極，隔著絕緣膜與所述第5半導(dǎo)體層相鄰。

附圖說(shuō)明

圖1是表示第1實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖2(a)及(b)是橫軸取時(shí)間，縱軸取柵極電位，而表示第1實(shí)施方式的半導(dǎo)體裝置的動(dòng)作的曲線圖，(a)表示MOSFET模式，(b)表示IEGT模式。

圖3是橫軸取集電極電壓，縱軸取集電極電流密度，而表示第1實(shí)施方式的半導(dǎo)體裝置的集電極電壓與集電極電流密度的關(guān)系的曲線圖。

圖4(a)是示意性地表示第1實(shí)施方式的半導(dǎo)體裝置的圖，(b)是縱軸取位置，橫軸取過(guò)量(Excess)載流子濃度，而表示IEGT模式的接通狀態(tài)下的高電阻層內(nèi)的過(guò)量載流子濃度分布的曲線圖。

圖5是橫軸取時(shí)間，縱軸取柵極電位，而表示第1實(shí)施方式的半導(dǎo)體裝置的接通動(dòng)作的曲線圖。

圖6(a)是示意性地表示第1實(shí)施方式的半導(dǎo)體裝置的圖，(b)～(d)是縱軸取Z方向的位置，橫軸取過(guò)量載流子濃度，而表示半導(dǎo)體裝置內(nèi)的過(guò)量載流子分布的圖，(b)表示IEGT模式的接通狀態(tài)，(c)表示在IEGT模式下集電極側(cè)成為低注入的情況，(d)表示MOSFET模式的接通狀態(tài)，(e)表示斷開狀態(tài)。

圖7是橫軸取時(shí)間，縱軸取柵極電位，而表示第1實(shí)施方式的半導(dǎo)體裝置的斷開動(dòng)作的曲線圖。

圖8(a)是表示第1實(shí)施方式的DC-DC(直流-直流)轉(zhuǎn)換器的電路圖，(b)是橫軸取時(shí)間，縱軸取柵極電位，而表示DC-DC轉(zhuǎn)換器的動(dòng)作的曲線圖。

圖9是表示第2實(shí)施方式的半導(dǎo)體裝置的剖視圖。

圖10是表示第3實(shí)施方式的半導(dǎo)體裝置的剖視圖。

圖11是表示第4實(shí)施方式的半導(dǎo)體裝置的剖視圖。

圖12是表示第5實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖13是表示第5實(shí)施方式的第1變化例的半導(dǎo)體裝置的剖視圖。

圖14是表示第5實(shí)施方式的第2變化例的半導(dǎo)體裝置的剖視圖。

圖15是表示第5實(shí)施方式的第3變化例的半導(dǎo)體裝置的剖視圖。

圖16是表示第5實(shí)施方式的第4變化例的半導(dǎo)體裝置的剖視圖。

圖17是表示第5實(shí)施方式的第5變化例的半導(dǎo)體裝置的剖視圖。

圖18是表示第5實(shí)施方式的第6變化例的半導(dǎo)體裝置的剖視圖。

圖19是表示第5實(shí)施方式的第7變化例的半導(dǎo)體裝置的剖視圖。

圖20是表示第5實(shí)施方式的第8變化例的半導(dǎo)體裝置的剖視圖。

圖21是表示第5實(shí)施方式的第9變化例的半導(dǎo)體裝置的剖視圖。

圖22是表示第5實(shí)施方式的第10變化例的半導(dǎo)體裝置的剖視圖。

圖23是表示第5實(shí)施方式的第11變化例的半導(dǎo)體裝置的剖視圖。

圖24是表示第5實(shí)施方式的第12變化例的半導(dǎo)體裝置的剖視圖。

圖25是表示第6實(shí)施方式的半導(dǎo)體裝置的剖視圖。

圖26是表示第7實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖27是表示第7實(shí)施方式的第1變化例的半導(dǎo)體裝置的立體剖視圖。

圖28是表示第7實(shí)施方式的第2變化例的半導(dǎo)體裝置的立體剖視圖。

圖29是表示第7實(shí)施方式的第3變化例的半導(dǎo)體裝置的立體剖視圖。

圖30是表示第7實(shí)施方式的第4變化例的半導(dǎo)體裝置的立體剖視圖。

圖31是表示第7實(shí)施方式的第5變化例的半導(dǎo)體裝置的立體剖視圖。

圖32是表示第7實(shí)施方式的第6變化例的半導(dǎo)體裝置的立體剖視圖。

圖33是表示第8實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖34是表示第9實(shí)施方式的半導(dǎo)體裝置的剖視圖。

圖35是表示第10實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖36是表示第11實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖37是表示第12實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖38是表示第13實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖39是表示第14實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

圖40是表示第15實(shí)施方式的封裝的剖視圖。

圖41是表示第16實(shí)施方式的封裝的剖視圖。

圖42是表示第17實(shí)施方式的封裝的剖視圖。

圖43是表示第18實(shí)施方式的封裝的剖視圖。

圖44是表示第19實(shí)施方式的封裝的剖視圖。

圖45是表示第20實(shí)施方式的封裝的剖視圖。

圖46是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖47是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖48是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖49是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖50是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖51是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖52是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖53是表示第21實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖54是表示第21實(shí)施方式的變化例的半導(dǎo)體裝置的制造方法的剖視圖。

圖55是表示第22實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖56是表示第22實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖57是表示第22實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖58是表示第22實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖59是表示第22實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖60是表示第23實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖61是表示第23實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖62是表示第23實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖63是表示第23實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖64是表示第23實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

具體實(shí)施方式

(第1實(shí)施方式)

首先，對(duì)第1實(shí)施方式進(jìn)行說(shuō)明。

圖1是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖1所示，本實(shí)施方式的半導(dǎo)體裝置是在上下表面設(shè)置著溝槽柵極電極的IEGT。

如圖1所示，在本實(shí)施方式的半導(dǎo)體裝置1中，設(shè)置著導(dǎo)電型為n^-型的n^-型高電阻層20。此外，在本說(shuō)明書中，例如“n^-型高電阻層20”的表述表示該層的導(dǎo)電型為n型。另外，標(biāo)注在表示導(dǎo)電型的“p”及“n”的字符上的上標(biāo)“+”及“-”的字符相對(duì)地表示載流子濃度。例如，關(guān)于導(dǎo)電型為n型的區(qū)域，按照載流子濃度從高到低的順序，記載為“n⁺⁺型”、“n⁺型”、“n型”“n^-型”。關(guān)于p型也相同。將載流子濃度看作有效的雜質(zhì)濃度。所謂“有效的雜質(zhì)濃度”，是指有助于半導(dǎo)體材料的導(dǎo)電的雜質(zhì)的濃度，在某部分包含成為供體的雜質(zhì)及成為受體的雜質(zhì)這兩種的情況下，是指去除它們的相抵部分后的濃度。

另外，在本說(shuō)明書中，為了方便說(shuō)明，采用XYZ正交坐標(biāo)系。將相對(duì)于n^-型高電阻層20的上表面平行且相互正交的兩個(gè)方向設(shè)為“X方向”及“Y方向”，將相對(duì)于上表面垂直的方向設(shè)為“Z方向”?！癦方向”是將下述的集電極電極與發(fā)射極電極連接的方向。在本說(shuō)明書中，為了方便說(shuō)明，將發(fā)射極電極側(cè)稱為“上”，將集電極電極側(cè)稱為“下”，但這些表述與重力的方向無(wú)關(guān)。

在n^-型高電阻層20的上表面上，設(shè)置著沿Y方向延伸的發(fā)射極側(cè)溝槽柵極電極31a及31b。發(fā)射極側(cè)溝槽柵極電極31a(以下也簡(jiǎn)稱為“電極31a”，關(guān)于其它電極也相同)及31b是沿X方向交替地且隔開地排列。電極31a及31b例如由多晶硅形成。電極31a的Z方向的長(zhǎng)度長(zhǎng)于電極31b的Z方向的長(zhǎng)度。在Z方向上，電極31a的下端與電極31b的下端位于大致相同的位置。另一方面，電極31a的上端位于比電極31b的上端更靠上方。在電極31a的周圍設(shè)置著絕緣膜32a。在電極31b的周圍設(shè)置著絕緣膜32b。

在電極31a與電極31b之間，設(shè)置著沿Y方向延伸的n型基底層33。n型基底層33的下表面與n^-型高電阻層20的上表面相接。另外，n型基底層33的朝向X方向的側(cè)面由絕緣膜32a及絕緣膜32b覆蓋。在n型基底層33上，設(shè)置著沿Y方向延伸的p型基底層34。p型基底層34的下表面與n型基底層33的上表面相接。另外，p型基底層34的朝向X方向的一側(cè)面由絕緣膜32a覆蓋，另一側(cè)面的下部由絕緣膜32b覆蓋。在p型基底層34上，設(shè)置著n⁺⁺型接觸層35及p⁺⁺型接觸層36。n⁺⁺型接觸層35及p⁺⁺形接觸層36沿Y方向交替地排列。n⁺⁺型接觸層35的下表面及p⁺⁺型接觸層36的下表面與p型基底層34的上表面相接，朝向X方向的一側(cè)面由絕緣膜32a覆蓋。

由此，電極31a隔著絕緣膜32a而與n^-型高電阻層20、n型基底層33、p型基底層34、n⁺⁺型接觸層35及p⁺⁺型接觸層36相鄰。另外，電極31b隔著絕緣膜32b而與n^-型高電阻層20、n型基底層33及p型基底層34的下部相鄰。

而且，在發(fā)射極側(cè)溝槽柵極電極31a及31b、絕緣膜32a及32b、n型基底層33、p型基底層34、n⁺⁺型接觸層35及p⁺⁺型接觸層36的上方，以覆蓋它們的方式，設(shè)置著例如包含金屬的發(fā)射極電極39。發(fā)射極電極39與絕緣膜32a的上表面、絕緣膜32b的上表面、p型基底層34的朝向X方向的一側(cè)面的上部、n⁺⁺型接觸層35的朝向X方向的一側(cè)面及上表面、以及p⁺⁺型接觸層36的朝向X方向的一側(cè)面及上表面相接。

集電極側(cè)的構(gòu)成是將發(fā)射極側(cè)的構(gòu)成上下反轉(zhuǎn)而成的構(gòu)成。也就是說(shuō)，在n^-型高電阻層20的下表面上，設(shè)置著沿Y方向延伸的集電極側(cè)溝槽柵極電極41a及41b。集電極側(cè)溝槽柵極電極41a及41b沿X方向交替地且隔開地排列。電極41a及41b例如由多晶硅形成。電極41a的Z方向的長(zhǎng)度長(zhǎng)于電極41b的Z方向的長(zhǎng)度。在Z方向上，電極 41a的上端與電極41b的上端位于大致相同的位置。另一方面，電極41a的下端位于比電極41b的下端更靠下方。在電極41a的周圍設(shè)置著絕緣膜42a。在電極41b的周圍設(shè)置著絕緣膜42b。

在電極41a與電極41b之間，設(shè)置著沿Y方向延伸的n型基底層43。n型基底層43的上表面與n^-型高電阻層20的下表面相接。另外，n型基底層43的朝向X方向的側(cè)面由絕緣膜42a及絕緣膜42b覆蓋。在n型基底層43之下，設(shè)置著沿Y方向延伸的p型基底層44。p型基底層44的上表面與n型基底層43的下表面相接。另外，p型基底層44的朝向X方向的一側(cè)面由絕緣膜42a覆蓋，另一側(cè)面的上部由絕緣膜42b覆蓋。在p型基底層44之下，設(shè)置著n⁺⁺型接觸層45及p⁺⁺型接觸層46。n⁺⁺型接觸層45及p⁺⁺型接觸層46沿Y方向交替地排列。n⁺⁺型接觸層45的上表面及p⁺⁺型接觸層46的上表面與p型基底層44的下表面相接，且朝向X方向的一側(cè)面由絕緣膜42a覆蓋。

而且，在集電極側(cè)溝槽柵極電極41a及41b、絕緣膜42a及42b、n型基底層43、p型基底層44、n⁺⁺型接觸層45及p⁺⁺型接觸層46的下方，以覆蓋它們的方式，設(shè)置著例如包含金屬的集電極電極49。集電極電極49與絕緣膜42a的下表面、絕緣膜42b的下表面、p型基底層44的朝向X方向的一側(cè)面的下部、n⁺⁺型接觸層45的朝向X方向的一側(cè)面及下表面、以及p⁺⁺型接觸層46的朝向X方向的一側(cè)面及下表面相接。

由此，電極41a隔著絕緣膜42a而與n^-型高電阻層20、n型基底層43、p型基底層44、n⁺⁺型接觸層45及p⁺⁺型接觸層46相鄰。另外，電極41b隔著絕緣膜42b而與n^-型高電阻層20、n型基底層43及p型基底層44的下部相鄰。

將n^-型高電阻層20、n型基底層33、p型基底層34、n⁺⁺型接觸層35、p⁺⁺型接觸層36、n型基底層43、p型基底層44、n⁺⁺型接觸層45及p⁺⁺型接觸層46統(tǒng)稱為半導(dǎo)體部分50。半導(dǎo)體部分50例如由單晶硅一體地形成。另外，絕緣膜32a、32b、42a及42b例如由氧化硅形成。此外，在圖1中，為了易于觀察圖，利用雙點(diǎn)劃線描繪發(fā)射極電極39及集電極電極49。

另外，在X方向上，如果將發(fā)射極側(cè)溝槽柵極電極31a的寬度設(shè)為WE3，將發(fā)射極側(cè)溝槽柵極電極31b的寬度設(shè)為WE2，將電極31a與電極31b之間的距離、也就是發(fā)射極側(cè)的n型基底層33、p型基底層34、n⁺⁺型接觸層35及p⁺⁺型接觸層36的寬度設(shè)為WE1，那么為了利用電子IE(Injection Enhanced，注入增強(qiáng))效應(yīng)進(jìn)而增強(qiáng)發(fā)射極側(cè)的電子(n型載流子)的注入，有效的是將寬度WE1設(shè)計(jì)為較窄，例如優(yōu)選為設(shè)為1μm以下。另外，通過(guò)將寬度WE2及寬度WE3設(shè)計(jì)成比寬度WE1更寬，能夠使電子IE效應(yīng)進(jìn)一步增大。

例如，

優(yōu)選為

WE2＞2×WE1

WE3＞2×WE1，

更優(yōu)選為

WE2＞10×WE1

WE3＞10×WE1。

寬度WE2及寬度WE3也可以由單一的寬度寬的溝槽(參照?qǐng)D27等)或多個(gè)被分割的溝槽而構(gòu)成。

關(guān)于集電極側(cè)也相同。如果將集電極側(cè)溝槽柵極電極41a的寬度設(shè)為WC3，將集電極側(cè)溝槽柵極電極41b的寬度設(shè)為WC2，將電極41a與電極41b之間的距離、也就是集電極側(cè)的n型基底層43、p型基底層44、n⁺⁺型接觸層45及p⁺⁺型接觸層46的寬度設(shè)為WC1，那么為了利用空穴IE效應(yīng)進(jìn)而增強(qiáng)集電極側(cè)的空穴(p型載流子)的注入，有效的是將寬度WC1設(shè)計(jì)為較窄，例如優(yōu)選為設(shè)為1μm以下。另外，通過(guò)將寬度WC2及寬度WC3設(shè)計(jì)成比寬度WC1更寬，能夠使空穴IE效應(yīng)進(jìn)一步增大。

例如，

優(yōu)選為

WC2＞2×WC1

WC3＞2×WC1，

更優(yōu)選為

WC2＞10×WC1

WC3＞10×WC1。

寬度WC2及寬度WC3也可以由單一的寬度寬的溝槽(參照?qǐng)D27等)或多個(gè)被分割的溝槽而構(gòu)成。

接下來(lái)，對(duì)本實(shí)施方式的半導(dǎo)體裝置的動(dòng)作、也就是本實(shí)施方式的半導(dǎo)體裝置的驅(qū)動(dòng)方法進(jìn)行說(shuō)明。

首先，對(duì)基本的驅(qū)動(dòng)方法進(jìn)行說(shuō)明。

圖2(a)及(b)是橫軸取時(shí)間，縱軸取柵極電位，而表示本實(shí)施方式的半導(dǎo)體裝置的動(dòng)作的曲線圖，(a)表示MOSFET模式，(b)表示IEGT模式。

圖3是橫軸取集電極電壓，縱軸取集電極電流密度，而表示本實(shí)施方式的半導(dǎo)體裝置的集電極電壓與集電極電流密度的關(guān)系(V-J(電壓-電流密度)特性)的曲線圖。

圖4(a)是示意性地表示本實(shí)施方式的半導(dǎo)體裝置的圖，(b)是縱軸取位置，橫軸取過(guò)量載流子濃度，而表示IEGT模式的接通狀態(tài)下的高電阻層內(nèi)的過(guò)量載流子濃度分布的曲線圖。

此外，在圖4(a)中，與圖1相比，簡(jiǎn)化地描繪了半導(dǎo)體裝置的構(gòu)成。另外，圖4(b)的縱軸所表示的位置與圖4(a)對(duì)應(yīng)。另外，n型過(guò)量載流子濃度與p型過(guò)量載流子濃度相互相等。

如圖1所示，在發(fā)射極電極39與集電極電極49之間，施加以發(fā)射極電極39作為負(fù)極、且以集電極電極49作為正極的集電極電壓。對(duì)發(fā)射極電極39施加例如接地電位。

而且，如圖2(a)所示，如果將集電極側(cè)溝槽柵極電極41a及41b的電位(以下也稱為“集電極側(cè)柵極電位”)相對(duì)于集電極電極49的電位(集電極電位)設(shè)為正電位，將集電極電壓Vc設(shè)為比內(nèi)建電壓Vbi更低，那么會(huì)阻止來(lái)自集電極電極49的空穴的流入，另一方面，在p型基底層44形成反轉(zhuǎn)層，從n^-型高電阻層20流到集電極電極49的電子的電阻減小，以n⁺⁺型接觸層45、p型基底層44的反轉(zhuǎn)層、n基底層43的路徑注入電子。由此，半導(dǎo)體裝置1作為僅以電子作為載流子的單極型MOSFET而進(jìn)行動(dòng)作。

在該狀態(tài)下，如果將發(fā)射極側(cè)溝槽柵極電極31a及31b的電位(以下也稱為“發(fā)射極側(cè)柵極電位”)設(shè)為負(fù)電位，那么在p型基底層34不形成反轉(zhuǎn)層，在p型基底層34與n型基底層33之間的pn界面施加反向偏壓，因此，電子電流被阻斷，半導(dǎo)體裝置1成為斷開狀態(tài)。

另一方面，如果將發(fā)射極側(cè)柵極電位設(shè)為正電位，那么在p型基底層34形成反轉(zhuǎn)層，以n⁺⁺型接觸層35、p型基底層34的反轉(zhuǎn)層及n型基底層33的路徑注入電子。由此，在半導(dǎo)體部分50內(nèi)流通電子電流，半導(dǎo)體裝置1成為接通狀態(tài)。

另外，如圖2(b)所示，如果將集電極側(cè)柵極電位相對(duì)于集電極電位設(shè)為負(fù)電位，那么在n型基底層43形成反轉(zhuǎn)層，通過(guò)施加集電極電壓Vc，而以p⁺⁺型接觸層46、p型基底層44、n型基底層43的反轉(zhuǎn)層的路徑注入空穴。由此，從集電極電極49注入到n^-型高電阻層20的空穴增加，半導(dǎo)體裝置1作為以電子及空穴作為載流子的IGBT(IEGT)而發(fā)揮功能。

在該狀態(tài)下，如果將發(fā)射極側(cè)柵極電位設(shè)為負(fù)電位，那么在p型基底層34不形成反轉(zhuǎn)層，半導(dǎo)體裝置1成為斷開狀態(tài)。另一方面，如果將發(fā)射極側(cè)柵極電位設(shè)為正電位，那么在p型基底層34形成反轉(zhuǎn)層，注入電子。由此，半導(dǎo)體裝置1作為以電子及空穴作為載流子的雙極型IEGT，且成為接通狀態(tài)。

以此方式，在本實(shí)施方式的半導(dǎo)體裝置1中，能夠選擇通過(guò)控制集電極側(cè)柵極電位 而注入到半導(dǎo)體部分50內(nèi)的載流子，切換為MOSFET模式及IEGT模式。此外，也可以設(shè)為MOSFET模式與IEGT模式的中間模式。另外，也可以設(shè)為二極管模式。而且，能夠通過(guò)控制發(fā)射極側(cè)柵極電位，而切換為接通狀態(tài)與斷開狀態(tài)。

在圖1所示的半導(dǎo)體裝置1中，如果使發(fā)射極及集電極的電位與柵極的電位反轉(zhuǎn)，那么也能夠通過(guò)與所述控制方法組合，使單一的IEGT中具有雙向流通(接通)且阻止(斷開)電流的功能。

一般來(lái)說(shuō)，在MOSFET等單極性元件中無(wú)內(nèi)建電壓，從低施加電壓(大致為0V)流通電流，但施加電壓為內(nèi)建電壓以上的區(qū)域中的通電能力遠(yuǎn)不及IGBT、IEGT、晶閘管、GCT(Gate Commutated Turn-off thyristor：柵極換流型斷開晶閘管)等雙極性元件。雙極性元件的施加電壓為內(nèi)建電壓以上的區(qū)域內(nèi)的通電能力優(yōu)異，但如果施加電壓小于內(nèi)建電壓，那么不流通電流。此外，硅(Si)的內(nèi)建電壓為0.5V左右，碳化硅(SiC)的內(nèi)建電壓為3.5V左右。

如圖3所示，在本實(shí)施方式的半導(dǎo)體裝置1中，也是在集電極電壓、也就是集電極電極49及發(fā)射極電極39的電壓相對(duì)較低的情況下，與IEGT相比MOSFET的集電極電流密度、也就是從集電極電極49流到發(fā)射極電極39的電流的密度高。另一方面，在集電極電壓相對(duì)較高的情況下，與MOSFET相比IEGT的集電極電流密度高。因此，在半導(dǎo)體裝置1中，通過(guò)根據(jù)集電極電壓切換動(dòng)作模式，能夠在廣范圍的集電極電壓下，提高集電極電流密度。

另外，如圖4(a)及(b)所示，在半導(dǎo)體裝置1中，在發(fā)射極側(cè)設(shè)置著發(fā)射極側(cè)溝槽柵極電極31a及31b，因此，從半導(dǎo)體部分50向發(fā)射極電極39排出空穴被限制。由此，增強(qiáng)從發(fā)射極電極39向半導(dǎo)體部分50內(nèi)注入電子。也就是說(shuō)，可獲得電子的IE(Injection Enhanced)效應(yīng)。另一方面，在集電極側(cè)設(shè)置著集電極側(cè)溝槽柵極電極41a及41b，因此，從半導(dǎo)體部分50向集電極電極49排出電子被限制。由此，增強(qiáng)從集電極電極49向半導(dǎo)體部分50內(nèi)注入空穴。也就是說(shuō)，可獲得空穴的IE效應(yīng)。結(jié)果，在半導(dǎo)體部分50的n^-型高電阻層20內(nèi)，能夠使載流子高密度地存儲(chǔ)。n^-型高電阻層20中的載流子濃度的最大值Cmax例如為1×10¹³～1×10¹⁹cm^-3。由此，能夠降低接通電阻，使集電極電流進(jìn)一步增大。

接下來(lái)，對(duì)應(yīng)用的驅(qū)動(dòng)方法進(jìn)行說(shuō)明。

根據(jù)本實(shí)施方式，通過(guò)調(diào)整動(dòng)作模式的切換及接通/斷開的切換時(shí)序，能夠進(jìn)行各種動(dòng)作。

圖5是橫軸取時(shí)間，縱軸取柵極電位，而表示本實(shí)施方式的半導(dǎo)體裝置的接通動(dòng)作 的曲線圖。

圖6(a)是示意性地表示本實(shí)施方式的半導(dǎo)體裝置的圖，(b)～(d)是縱軸取Z方向的位置，橫軸取過(guò)量載流子濃度，而表示半導(dǎo)體裝置內(nèi)的過(guò)量載流子分布的圖，(b)表示IEGT模式的接通狀態(tài)，(c)表示在IEGT模式的接通狀態(tài)下集電極側(cè)成為低注入的情況，(d)表示MOSFET模式的接通狀態(tài)，(e)表示斷開狀態(tài)。

此外，圖6(b)～(e)的縱軸所表示的位置與圖6(a)對(duì)應(yīng)。

如圖5所示，在本動(dòng)作中，在MOSFET模式下接通，然后，轉(zhuǎn)變?yōu)镮EGT模式的接通狀態(tài)。MOSFET模式的接通狀態(tài)是空穴的流入被限制，僅電子電流流通的狀態(tài)，因此，過(guò)量載流子濃度分布如圖6(c)所示成為發(fā)射極側(cè)高且集電極側(cè)低的分布。另外，IEGT模式的接通狀態(tài)是空穴及電子一起流入的狀態(tài)，因此，過(guò)量載流子濃度分布如圖6(b)所示成為發(fā)射極側(cè)及集電極側(cè)均較高的分布。此外，圖6(b)的虛線表示n^-型高電阻層20中的載流子的壽命長(zhǎng)的情況下的過(guò)量載流子濃度分布。

圖7是橫軸取時(shí)間，縱軸取柵極電位，而表示本實(shí)施方式的半導(dǎo)體裝置的斷開動(dòng)作的曲線圖。

如圖7所示，在本動(dòng)作中，從IEGT模式的接通狀態(tài)轉(zhuǎn)變?yōu)镸OSFET模式的接通狀態(tài)，然后，在MOSFET模式下斷開。在IEGT模式的接通狀態(tài)下，過(guò)量載流子濃度分布如圖6(b)所示那樣為兩極側(cè)高的分布。如果從該狀態(tài)使集電極側(cè)溝槽柵極電極41a及41b的電位下降，那么空穴的流入停止，半導(dǎo)體部分50內(nèi)的空穴被排出，因此，過(guò)量載流子濃度分布如圖6(c)所示那樣成為發(fā)射極側(cè)下降的分布。而且，如果半導(dǎo)體裝置1完全轉(zhuǎn)變?yōu)镸OSFET模式，那么如圖6(d)所示那樣半導(dǎo)體部分50內(nèi)的過(guò)量載流子濃度大致成為零。即便之后斷開，也如圖6(e)所示那樣，半導(dǎo)體部分50內(nèi)的過(guò)量載流子保持幾乎為零的狀態(tài)。通過(guò)以這種程序進(jìn)行動(dòng)作，能夠降低斷開時(shí)的過(guò)量載流子，抑制起因于過(guò)量載流子的電流的尾端部分。結(jié)果，能夠降低斷開損耗。

此外，在圖5中，表示半導(dǎo)體裝置1經(jīng)過(guò)MOSFET模式的接通狀態(tài)，轉(zhuǎn)變?yōu)镮EGT模式的接通狀態(tài)的動(dòng)作的例子，在圖7中，表示半導(dǎo)體裝置1從IEGT模式的接通狀態(tài)轉(zhuǎn)變?yōu)镸OSFET模式的接通狀態(tài)后，成為斷開狀態(tài)的動(dòng)作的例子，但并不限定于此。通過(guò)使發(fā)射極側(cè)溝槽柵極電極31a及31b的電位變化與集電極側(cè)溝槽柵極電極41a及41b的電位變化的時(shí)序不同，能夠進(jìn)行各種動(dòng)作。例如，也能夠以使半導(dǎo)體裝置1從斷開狀態(tài)不轉(zhuǎn)變?yōu)镸OSFET模式，而突然在IEGT模式下成為接通狀態(tài)的方式進(jìn)行控制。

另外，在本實(shí)施方式中，作為圖7所示的動(dòng)作的變化例，能夠控制集電極側(cè)的柵極的施加電壓及其時(shí)序、以及發(fā)射極側(cè)的柵極的施加電壓及其時(shí)序，以使斷開損耗或接通 損耗盡可能地變少。

例如，如果耗盡層或強(qiáng)空間電荷區(qū)域從斷開狀態(tài)時(shí)成為主結(jié)一側(cè)的相反側(cè)擴(kuò)展，那么會(huì)產(chǎn)生比通常的動(dòng)作時(shí)更大的損耗，但在本實(shí)施方式中，通過(guò)恰當(dāng)?shù)臇艠O控制，能夠有效地避免這種異常的動(dòng)作。

同樣地，通過(guò)控制各個(gè)柵極施加電壓及其時(shí)序，能夠防止在半導(dǎo)體裝置1的動(dòng)作中產(chǎn)生的導(dǎo)致元件破壞或發(fā)熱的異常動(dòng)作、及元件內(nèi)部載流子的不期望的行為。

進(jìn)而，也可以相互獨(dú)立地控制發(fā)射極側(cè)溝槽柵極電極31a的電位與電極31b的電位。例如，也可以將電極31a及31b中的一個(gè)電位設(shè)為與發(fā)射極電極39的電位、或集電極電極49的電位相同?；蛘?，也可以相互獨(dú)立地控制集電極側(cè)溝槽柵極電極41a的電位與電極41b的電位。例如，也可以將電極41a及41b中的一個(gè)電位設(shè)為與發(fā)射極電極39的電位、或集電極電極49的電位相同。通過(guò)以此方式進(jìn)行設(shè)定，可以降低溝槽柵極電極的靜電電容，能夠?qū)崿F(xiàn)半導(dǎo)體裝置1的高速且穩(wěn)定的動(dòng)作。

接下來(lái)，對(duì)使用本實(shí)施方式的半導(dǎo)體裝置構(gòu)成DC-DC轉(zhuǎn)換器的例子進(jìn)行說(shuō)明。

圖8(a)是表示本實(shí)施方式的DC-DC轉(zhuǎn)換器的電路圖，(b)是橫軸取時(shí)間，縱軸取柵極電位，而表示DC-DC轉(zhuǎn)換器的動(dòng)作的曲線圖。

如圖8(a)所示，在本實(shí)施方式的DC-DC轉(zhuǎn)換器101中，在高電位側(cè)電源配線VDD與低電位側(cè)電源配線GND之間，串聯(lián)連接著半導(dǎo)體裝置1及半導(dǎo)體裝置13。半導(dǎo)體裝置1連接于高電位側(cè)電源電位VDD。半導(dǎo)體裝置13連接于低電位側(cè)電源配線GND。半導(dǎo)體裝置13是pn二極管。半導(dǎo)體裝置13的構(gòu)成在下文的第13實(shí)施方式(參照?qǐng)D20)中敘述。在半導(dǎo)體裝置1與半導(dǎo)體裝置13的連接點(diǎn)，連接著電感器110的一端子。電感器110的另一端子連接于負(fù)載(未圖示)。

如圖8(b)所示，在將低電位側(cè)的半導(dǎo)體裝置13設(shè)為接通狀態(tài)，將高電位側(cè)的半導(dǎo)體裝置1設(shè)為斷開狀態(tài)時(shí)，半導(dǎo)體裝置1設(shè)為MOSFET模式。而且，在將半導(dǎo)體裝置13設(shè)為斷開狀態(tài)后，使半導(dǎo)體裝置1轉(zhuǎn)變?yōu)镮EGT模式，將半導(dǎo)體裝置1設(shè)為接通狀態(tài)。

同樣地，通過(guò)控制半導(dǎo)體裝置13及半導(dǎo)體裝置1各自的柵極施加電壓及其時(shí)序，能夠使半導(dǎo)體裝置13及半導(dǎo)體裝置1具有低速二極管、高速二極管、MOSFET、帶保護(hù)功能的MOSFET、IEGT(IGBT)、帶保護(hù)功能的IEGT(IGBT)、及各自的反向阻斷型等功能。半導(dǎo)體裝置13及半導(dǎo)體裝置1所具有的這些功能在應(yīng)用裝置的動(dòng)作中及非動(dòng)作中的任一時(shí)序下，均能夠通過(guò)控制各自的柵極施加電壓及其時(shí)序而實(shí)現(xiàn)。以此方式，使一個(gè)半導(dǎo)體裝置具有多種功能，且能夠?qū)崿F(xiàn)各功能的最佳動(dòng)作，因此，應(yīng)用裝置的零件數(shù)量大幅度變少，可靠性增加，性能也大幅度提高。

接下來(lái)，對(duì)本實(shí)施方式的效果進(jìn)行說(shuō)明。

如上所述，根據(jù)本實(shí)施方式，能夠兼顧低接通電阻與低斷開損耗。另外，通過(guò)視目的選擇動(dòng)作模式及接通/斷開控制的時(shí)序，能夠?qū)崿F(xiàn)更加穩(wěn)定的動(dòng)作。另外，根據(jù)本實(shí)施方式，能夠自由地控制發(fā)射極側(cè)的電子及空穴的注入效率、以及集電極側(cè)的電子及空穴的注入效率。結(jié)果，在半導(dǎo)體裝置1及DC-DC轉(zhuǎn)換器101中，能夠高效地控制大電流。

此外，在本實(shí)施方式中，表示了由硅形成半導(dǎo)體部分50的例子，但并不限定于此，也可以由碳化硅(SiC)、氮化鎵(GaN)或金剛石等帶隙比硅更大的半導(dǎo)體材料而形成。

另外，通過(guò)將集電極側(cè)溝槽柵極電極41a及41b等的幾何學(xué)形狀或擴(kuò)散層的配置最佳化，能夠降低從n^-型高電阻層20流向集電極電極49的電子電流的比率。由此，空穴的IE效應(yīng)進(jìn)而增大，能夠?qū)⒏嗟目昭ㄗ⑷氲絥^-型高電阻層20。結(jié)果，能夠進(jìn)一步降低半導(dǎo)體裝置1的接通電阻。

(第2實(shí)施方式)

接下來(lái)，對(duì)第2實(shí)施方式進(jìn)行說(shuō)明。

圖9是表示本實(shí)施方式的半導(dǎo)體裝置的剖視圖。

如圖9所示，在本實(shí)施方式的半導(dǎo)體裝置2中，半導(dǎo)體部分50由碳化硅(SiC)形成。另外，與所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D1)相比，未設(shè)置集電極側(cè)溝槽柵極電極31b及發(fā)射極側(cè)溝槽柵極電極41b。另外，在n^-型高電阻層20與絕緣膜32a之間、及n^-型高電阻層20與絕緣膜42a之間形成著p型層51。

在將Z方向上的n^-型高電阻層20的厚度設(shè)為D(cm)，將n^-型高電阻層20的比電阻設(shè)為R(Ω·cm)時(shí)，優(yōu)選為成為以下的關(guān)系：

R/D＞10⁴。

根據(jù)本實(shí)施方式，通過(guò)由帶隙比硅更大的碳化硅形成半導(dǎo)體部分50，能夠兼顧低接通電阻與高切換速度。另外，通過(guò)在n^-型高電阻層20與絕緣膜32a及42a之間設(shè)置p型層51，能夠緩和施加在包含碳化硅的n^-型高電阻層20與包含氧化硅的絕緣膜32a及42a的界面的電場(chǎng)。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第3實(shí)施方式)

接下來(lái)，對(duì)第3實(shí)施方式進(jìn)行說(shuō)明。

圖10是表示本實(shí)施方式的半導(dǎo)體裝置的剖視圖。

但是，為了方便圖示，將圖10的一部分描繪成立體圖。

如圖10所示，本實(shí)施方式的半導(dǎo)體裝置3與所述第1實(shí)施方式的半導(dǎo)體裝置1(參 照?qǐng)D1)相比，不同點(diǎn)在于：電極31b及41b的Z方向上的長(zhǎng)度短、未設(shè)置n型基底層33及n型基底層43、電極31b間設(shè)置著p型緩沖層52、在電極41b間設(shè)置著p型緩沖層54。p型緩沖層52的上部位于發(fā)射極電極39內(nèi)，在p型緩沖層52與發(fā)射極電極39之間，設(shè)置著絕緣膜53。同樣地，p型緩沖層54的下部位于集電極電極49內(nèi)，在p型緩沖層54與集電極電極49之間，設(shè)置著絕緣膜55。

根據(jù)本實(shí)施方式，通過(guò)設(shè)置p型緩沖層52及絕緣膜53，而減省半導(dǎo)體部分50與發(fā)射極電極39的連接部分。由此，在半導(dǎo)體部分50的發(fā)射極側(cè)存儲(chǔ)空穴，能夠進(jìn)一步提高電子的IE效應(yīng)。同樣地，通過(guò)設(shè)置p型緩沖層54及絕緣膜55，而減省半導(dǎo)體部分50與集電極電極49的連接部分。由此，在半導(dǎo)體部分50的集電極側(cè)存儲(chǔ)電子，能夠進(jìn)一步提高空穴的IE效應(yīng)。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第4實(shí)施方式)

接下來(lái)，對(duì)第4實(shí)施方式進(jìn)行說(shuō)明。

圖11是表示本實(shí)施方式的半導(dǎo)體裝置的剖視圖。

但是，為了方便圖示，將圖11的一部分描繪成立體圖。

如圖11所示，在本實(shí)施方式的半導(dǎo)體裝置4中，除了所述第3實(shí)施方式的半導(dǎo)體裝置3的構(gòu)成以外，設(shè)置著n型基底層43。通過(guò)設(shè)置n型基底層43，空穴的排出進(jìn)一步得到抑制。因此，能夠使n型基底層43、p型基底層44、n⁺⁺型接觸層45及p⁺⁺型接觸層46的X方向上的長(zhǎng)度W變大，而容易形成。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第3實(shí)施方式相同。

(第5實(shí)施方式)

接下來(lái)，對(duì)第5實(shí)施方式進(jìn)行說(shuō)明。

圖12是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

在圖12中，與圖1同樣地，利用雙點(diǎn)劃線表示發(fā)射極電極39及集電極電極49。

如圖12所示，本實(shí)施方式的半導(dǎo)體裝置5與所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D1)相比，不同點(diǎn)是形成著超級(jí)結(jié)構(gòu)造。也就是說(shuō)，在半導(dǎo)體裝置5中，代替n^-型高電阻層20而設(shè)置著多個(gè)n型漂移層57及多個(gè)p型漂移層58。n型漂移層57及p型漂移層58沿Y方向延伸，且沿X方向交替地排列。由交替地排列的n型漂移層57及p型漂移層58構(gòu)成具有超級(jí)結(jié)構(gòu)造的復(fù)合層。本實(shí)施方式表示了X方向上的p型漂移層58的寬度Wp比n型漂移層57的寬度Wn更寬的情況，但也可能存在寬度Wp及寬度Wn根據(jù)其元件所要達(dá)成的最終特性而相同或?qū)挾萕n比寬度Wp更寬的情況。

另外，在半導(dǎo)體裝置5中，與半導(dǎo)體裝置1相比，未設(shè)置發(fā)射極側(cè)溝槽柵極電極31b及其周圍的絕緣膜32b、以及集電極側(cè)溝槽柵極電極41b及其周圍的絕緣膜42b。由此，于在X方向上相鄰的發(fā)射極側(cè)溝槽柵極電極31a間，連續(xù)地設(shè)置著n型基底層33及p型基底層34。另外，于在X方向上相鄰的集電極側(cè)溝槽柵極電極41a間，連續(xù)地設(shè)置著n型基底層43及p型基底層44。此外，與所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D1)同樣地，集電極側(cè)溝槽柵極電極41a配置在發(fā)射極側(cè)溝槽柵極電極31a的正下方區(qū)域。

n型漂移層57配置在n型基底層33的X方向中央部與n型基底層43的X方向中央部之間。p型漂移層58配置在發(fā)射極側(cè)溝槽柵極電極31a整體及n型基底層33的X方向兩端部、與集電極側(cè)溝槽柵極電極41a整體及n型基底層43的X方向兩端部之間。由此，n型基底層33及n型基底層43連接于n型漂移層57及p型漂移層58這兩層，通過(guò)n型漂移層57及p型漂移層58而實(shí)現(xiàn)超級(jí)結(jié)構(gòu)造。

根據(jù)本實(shí)施方式，由于實(shí)現(xiàn)超級(jí)結(jié)構(gòu)造，因此，能夠進(jìn)一步降低接通電阻，并且進(jìn)一步提高耐壓。

另外，在本實(shí)施方式中，將所述第1實(shí)施方式中的n^-型高電阻層20替換成在縱向(Z方向)上將半導(dǎo)體裝置5的大部分縱向切斷的包含n型漂移層57及p型漂移層58的超級(jí)結(jié)構(gòu)造。由此，通過(guò)n型漂移層57確保電子的移動(dòng)路徑，通過(guò)p型漂移層58確保空穴的移動(dòng)路徑。結(jié)果，能夠高速且高精度地控制從發(fā)射極電極39向半導(dǎo)體裝置5的內(nèi)部注入(存儲(chǔ))電子及向發(fā)射極電極39排出(引出)電子、以及從集電極電極49向半導(dǎo)體裝置5的內(nèi)部注入(存儲(chǔ))空穴及向集電極電極49排出(引出)空穴。另外，能夠高速且高精度地控制從發(fā)射極電極39向半導(dǎo)體裝置5的內(nèi)部注入(存儲(chǔ))電子及向集電極電極49排出(引出)電子、以及從集電極電極49向半導(dǎo)體裝置5的內(nèi)部注入(存儲(chǔ))空穴及向發(fā)射極電極39排出(引出)空穴。由此，能夠使切換動(dòng)作高速化，并且能夠提高接通特性及斷開特性。

本實(shí)施方式中的除所述以外的構(gòu)成、基本動(dòng)作及效果與所述第1實(shí)施方式相同。

(第5實(shí)施方式的第1變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第1變化例進(jìn)行說(shuō)明。

圖13是表示本變化例的半導(dǎo)體裝置的剖視圖。

但是，為了方便圖示，將圖13的一部分描繪成立體圖。關(guān)于下述的圖14～圖24也相同。

如圖13所示，本變化例的半導(dǎo)體裝置5a與所述第5實(shí)施方式的半導(dǎo)體裝置5(參照?qǐng)D12)相比，不同點(diǎn)在于：n型基底層43覆蓋絕緣膜42a的上表面、以及集電極側(cè)溝槽 柵極電極41a及絕緣膜42a配置在n型漂移層57的正下方區(qū)域。也就是說(shuō)，發(fā)射極側(cè)溝槽柵極電極31a與集電極側(cè)溝槽柵極電極41a在X方向上交錯(cuò)地配置。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第5實(shí)施方式相同。

(第5實(shí)施方式的第2變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第2變化例進(jìn)行說(shuō)明。

圖14是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖14所示，本變化例的半導(dǎo)體裝置5b與所述第1變化例的半導(dǎo)體裝置5a(參照?qǐng)D13)相比，不同點(diǎn)是代替p型基底層44而設(shè)置著n型基底層47。

本變化例的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1變化例相同。

(第5實(shí)施方式的第3變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第3變化例進(jìn)行說(shuō)明。

圖15是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖15所示，本變化例的半導(dǎo)體裝置5c與所述第2變化例的半導(dǎo)體裝置5b(參照?qǐng)D14)相比，不同點(diǎn)是集電極側(cè)溝槽柵極電極41a及絕緣膜42a配置在p型漂移層58的正下方區(qū)域。也就是說(shuō)，發(fā)射極側(cè)溝槽柵極電極31a與集電極側(cè)溝槽柵極電極41a配置在X方向上相同的位置。另外，p型基底層34的下表面與絕緣膜32a的下表面的距離D等于n型基底層47的上表面與絕緣膜42a的上表面的距離D。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第2變化例相同。

(第5實(shí)施方式的第4變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第4變化例進(jìn)行說(shuō)明。

圖16是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖16所示，本變化例的半導(dǎo)體裝置5d與所述第3變化例的半導(dǎo)體裝置5c(參照?qǐng)D15)相比，不同點(diǎn)是代替n型基底層47而設(shè)置著p型基底層44。

本變化例的除所述以外的構(gòu)成、動(dòng)作及效果與所述第3變化例相同。

(第5實(shí)施方式的第5變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第5變化例進(jìn)行說(shuō)明。

圖17是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖17所示，本變化例的半導(dǎo)體裝置5e與所述第1變化例的半導(dǎo)體裝置5a(參照?qǐng)D13)相比，不同點(diǎn)在于：n型漂移層57與p型漂移層58替換、及未設(shè)置n型基底層33。在半導(dǎo)體裝置5e中，n型漂移層57及p型漂移層58與p型基底層34相接。另外，X方向上的n型漂移層57的寬度Wn比p型漂移層58的寬度Wp更寬。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1變化例相同。

(第5實(shí)施方式的第6變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第6變化例進(jìn)行說(shuō)明。

圖18是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖18所示，本變化例的半導(dǎo)體裝置5f與所述第5變化例的半導(dǎo)體裝置5e(參照?qǐng)D17)相比，不同點(diǎn)是代替p型基底層44而設(shè)置著n型基底層47。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第5變化例相同。

(第5實(shí)施方式的第7變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第7變化例進(jìn)行說(shuō)明。

圖19是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖19所示，本變化例的半導(dǎo)體裝置5g與所述第2變化例的半導(dǎo)體裝置5b(參照?qǐng)D14)相比，不同點(diǎn)在于：在相鄰的電極31a之間設(shè)置著電極31b、在相鄰的電極41a之間設(shè)置著電極41b、在n型漂移層57的正上方區(qū)域配置著電極31a或電極31b、在p型漂移層58的正下方區(qū)域配置著電極41a或電極41b、以及代替n型基底層33而設(shè)置著p型基底層48。另外，寬度Wp與寬度Wn為相同程度。

根據(jù)本變化例，與所述第2變化例的半導(dǎo)體裝置5b(參照?qǐng)D14)相比，通過(guò)設(shè)置電極31b及41b，能夠縮短溝槽柵極電極間的間隔。由此，能夠進(jìn)一步提高電子IE效應(yīng)及空穴IE效應(yīng)。另外，根據(jù)本變化例，發(fā)射極側(cè)及集電極側(cè)的通道長(zhǎng)度變長(zhǎng)，因此，能夠抑制斷開狀態(tài)時(shí)的泄漏電流。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第2變化例相同。

(第5實(shí)施方式的第8變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第8變化例進(jìn)行說(shuō)明。

圖20是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖20所示，本變化例的半導(dǎo)體裝置5h與所述第7變化例的半導(dǎo)體裝置5g(參照?qǐng)D19)相比，不同點(diǎn)在于：n型基底層43的上表面位于比絕緣膜42a及42b的上表面更低的位置、n型基底層43未覆蓋絕緣膜42a及42b的上表面。

根據(jù)本變化例，n型漂移層57及p型漂移層58與集電極側(cè)的電極41a及41b相接，因此，能夠?qū)Τ?jí)結(jié)構(gòu)造更高速地進(jìn)行載流子的注入(存儲(chǔ))及排出(引出)。結(jié)果，能夠使切換特性更加高速化，并且能夠進(jìn)一步提高接通特性及斷開特性。

本變化例中的除所述以外的構(gòu)成、基本動(dòng)作及效果與所述第7變化例相同。

(第5實(shí)施方式的第9變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第9變化例進(jìn)行說(shuō)明。

圖21是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖21所示，本變化例的半導(dǎo)體裝置5i與所述第8變化例的半導(dǎo)體裝置5h(參照?qǐng)D20)相比，不同點(diǎn)是代替n型基底層43及n型基底層47而設(shè)置著p型基底層56及p型基底層44。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第8變化例相同。

(第5實(shí)施方式的第10變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第10變化例進(jìn)行說(shuō)明。

圖22是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖22所示，在本變化例的半導(dǎo)體裝置5j中，與所述第9變化例的半導(dǎo)體裝置5i(參照?qǐng)D21)相比，n型漂移層57與p型漂移層58替換。也就是說(shuō)，n型漂移層57與發(fā)射極側(cè)的p型基底層48相接，p型漂移層58與集電極側(cè)的p型基底層56相接。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第9變化例相同。

(第5實(shí)施方式的第11變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第11變化例進(jìn)行說(shuō)明。

圖23是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖23所示，本變化例的半導(dǎo)體裝置5k與所述第10變化例的半導(dǎo)體裝置5j(參照?qǐng)D22)相比，不同點(diǎn)是代替p型基底層56及p型基底層44而設(shè)置著n型基底層43及n型基底層47。換句話說(shuō)，半導(dǎo)體裝置5k與所述第8變化例的半導(dǎo)體裝置5h(參照?qǐng)D20)相比，n型漂移層57與p型漂移層58替換。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第10變化例相同。

(第5實(shí)施方式的第12變化例)

接下來(lái)，對(duì)第5實(shí)施方式的第12變化例進(jìn)行說(shuō)明。

圖24是表示本變化例的半導(dǎo)體裝置的剖視圖。

如圖24所示，本變化例的半導(dǎo)體裝置5m與所述第8變化例的半導(dǎo)體裝置5h(參照?qǐng)D20)相比，不同點(diǎn)是代替n型基底層47而設(shè)置著p型基底層44。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第8變化例相同。

此外，發(fā)射極側(cè)溝槽柵極電極31a及31b與集電極側(cè)溝槽柵極電極41a及41b的位置關(guān)系并不限定于如所述第5實(shí)施方式那樣上下一致的情況、以及如所述第5實(shí)施方式的第1變化例那樣上下交錯(cuò)的情況，而能夠設(shè)為任意的位置關(guān)系。例如，電極31a及31b與柵極電極41a及41b也可以在XY平面上沿相互不同的方向排列。

(第6實(shí)施方式)

接下來(lái)，對(duì)第6實(shí)施方式進(jìn)行說(shuō)明。

圖25是表示本實(shí)施方式的半導(dǎo)體裝置的剖視圖。

但是，為了方便圖示，將圖25的一部分描繪成立體圖。

如圖25所示，在本實(shí)施方式的半導(dǎo)體裝置6中，僅在發(fā)射極側(cè)設(shè)置著溝槽柵極電極，在集電極側(cè)未設(shè)置溝槽柵極電極。

在半導(dǎo)體裝置6中，發(fā)射極側(cè)的構(gòu)成與所述第3實(shí)施方式的半導(dǎo)體裝置3(參照?qǐng)D10)的發(fā)射極側(cè)的構(gòu)成相同。但是，在將Y方向上的n⁺⁺型接觸層35的長(zhǎng)度設(shè)為Wn⁺⁺，將Y方向上的p⁺⁺型接觸層36的長(zhǎng)度設(shè)為Wp⁺⁺時(shí)，這些長(zhǎng)度的關(guān)系是，

優(yōu)選為

Wp⁺⁺＞3×Wn⁺⁺，

更優(yōu)選為

Wp⁺⁺＞4×Wn⁺⁺。

另外，在將發(fā)射極電極39與n⁺⁺型接觸層35的接觸面積設(shè)為Sn⁺⁺，將發(fā)射極電極39與p⁺⁺型接觸層36的接觸面積設(shè)為Sp⁺⁺，將發(fā)射極電極39與p型基底層34的接觸面積設(shè)為Spb時(shí)，這些面積的關(guān)系是，

優(yōu)選為

Spb+Sp⁺⁺＞3×Sn⁺⁺，

更優(yōu)選為

Spb+Sp⁺⁺＞4×Sn⁺⁺。

另一方面，在集電極側(cè)，設(shè)置著多個(gè)包含沿X方向交替地周期性地排列的n型層61及p型層62的區(qū)塊63。n型層61及p型層62沿Y方向延伸。區(qū)塊63沿X方向相互隔開地排列。在區(qū)塊63間，設(shè)置著n型層64。在X方向上，n型層64的寬度比n型層61及p型層62的寬度更寬。n型層61、p型層62及n型層64與集電極電極49相接。在區(qū)塊63上，設(shè)置著p型層65。另外，以覆蓋n型層64及p型層65的方式，設(shè)置著n型層66。n型層66的上表面與n^-型高電阻層20的下表面相接。

根據(jù)本實(shí)施方式，通過(guò)使n⁺⁺型接觸層35及p⁺⁺型接觸層36的尺寸滿足所述數(shù)式，能夠進(jìn)而降低接通電阻。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第3實(shí)施方式相同。

(第7實(shí)施方式)

接下來(lái)，對(duì)第7實(shí)施方式進(jìn)行說(shuō)明。

圖26是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

此外，在圖26中，為了方便圖示，省略發(fā)射極電極39(參照?qǐng)D1)。

如圖26所示，在本實(shí)施方式的半導(dǎo)體裝置7中，發(fā)射極側(cè)溝槽柵極電極31a及31b的形狀為梳狀，相當(dāng)于電極31b的正上方區(qū)域的空間、也就是發(fā)射極電極39朝向下方突出的部分的Y方向的端部由p⁺型接觸層36a從三個(gè)方向也就是X方向兩側(cè)及Y方向的一側(cè)包圍。

另外，如果將X方向上的n型基底層33的寬度設(shè)為W1，將X方向上的電極31b的寬度設(shè)為W2，那么為了利用電子IE效應(yīng)進(jìn)而增強(qiáng)發(fā)射極側(cè)的電子的注入，有效的是將寬度W1設(shè)計(jì)為較窄，例如，優(yōu)選為設(shè)為1μm以下。另外，通過(guò)將寬度W2設(shè)計(jì)為比寬度W1更寬，能夠增大電子IE效應(yīng)。

寬度W1與寬度W2的關(guān)系例如是，

優(yōu)選為

W2＞2×W1，

更優(yōu)選為

W2＞10×W1。

寬度W2也可以由單一的寬溝槽或多個(gè)被分割的溝槽而構(gòu)成。

另一方面，半導(dǎo)體裝置7的集電極側(cè)的構(gòu)成為平面(planar)型。也就是說(shuō)，在集電極電極49上，設(shè)置著平板狀接觸層69，在該接觸層69上設(shè)置著n^-型漂移層70。n^-型漂移層70的上表面與n^-型高電阻層20的下表面相接。接觸層69的導(dǎo)電型可以為n⁺型，也可以為p⁺型，還可以設(shè)置n⁺型部分及p⁺型部分這兩個(gè)部分。

根據(jù)本實(shí)施方式，以包圍電極31b的正上方區(qū)域的Y方向的端部的方式設(shè)置著p⁺型接觸層68，因此，能夠抑制從半導(dǎo)體裝置7的Y方向的端部注入電子。結(jié)果，Y方向的端部的耐壓提高，能夠獲得整體耐壓高的半導(dǎo)體裝置。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第7實(shí)施方式的第1變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第1變化例進(jìn)行說(shuō)明。

圖27是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖27所示，在本變化例的半導(dǎo)體裝置7a中，與所述第7實(shí)施方式的半導(dǎo)體裝置7(參照?qǐng)D26)相比，發(fā)射極側(cè)溝槽柵極電極31b的X方向上的寬度W13比發(fā)射極側(cè)溝槽柵極電極31a的X方向上的寬度W11更寬，且比n型基底層33的X方向上的寬度W12更寬。

為了利用電子IE效應(yīng)進(jìn)而增強(qiáng)發(fā)射極側(cè)的電子的注入，有效的是將寬度W12設(shè)計(jì)為較窄，例如，優(yōu)選為設(shè)為1μm以下。另外，通過(guò)將寬度W11及寬度W13設(shè)計(jì)為比寬度W12更寬，能夠增大電子IE效應(yīng)。

例如，

優(yōu)選為

W11＞2×W12

W13＞2×W12，

更優(yōu)選為

W11＞10×W12

W13＞10×W12。

寬度W11及寬度W13也可以由單一的寬度寬的溝槽或多個(gè)被分割的溝槽而構(gòu)成。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第7實(shí)施方式相同。

(第7實(shí)施方式的第2變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第2變化例進(jìn)行說(shuō)明。

圖28是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖28所示，在本變化例的半導(dǎo)體裝置7b中，代替發(fā)射極側(cè)溝槽柵極電極31b(參照?qǐng)D27)而設(shè)置著電極31c。電極31c可連接于電極31a，也可連接于發(fā)射極電極39(參照?qǐng)D1)，還可為相對(duì)于電極31a及發(fā)射極電極39獨(dú)立地被控制的控制電極?；蛘撸部梢詾樗鼈兊慕M合。例如，也可以將設(shè)置在半導(dǎo)體裝置7b的多個(gè)電極31c分成三組，第1組的電極31c連接于電極31a，第2組的電極31c連接于發(fā)射極電極39，第3組的電極31c被獨(dú)立地控制。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第7實(shí)施方式的第1變化例相同。

(第7實(shí)施方式的第3變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第3變化例進(jìn)行說(shuō)明。

圖29是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖29所示，在本變化例的半導(dǎo)體裝置7c中，從電極31c的上表面上去除絕緣膜32b，電極31c與發(fā)射極電極39(參照?qǐng)D1)相接。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第7實(shí)施方式的第2變化例相同。

(第7實(shí)施方式的第4變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第4變化例進(jìn)行說(shuō)明。

圖30是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖30所示，在本變化例的半導(dǎo)體裝置7d中，在電極31c上設(shè)置著引出電極37。引出電極37連接于電極31c的Y方向端部，將電極31c引出到外部。此外，在圖30中，僅表示了引出電極37的一部分。實(shí)際上，引出電極37遍及半導(dǎo)體裝置7d的發(fā)射極側(cè)的整個(gè)表面而沿X方向延伸。

(第7實(shí)施方式的第5變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第5變化例進(jìn)行說(shuō)明。

圖31是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖31所示，在本變化例的半導(dǎo)體裝置7e中，在發(fā)射極側(cè)溝槽柵極電極31a上設(shè)置著引出電極38。引出電極38連接于電極31a，將電極31a引出到外部。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第7實(shí)施方式的第4變化例相同。

(第7實(shí)施方式的第6變化例)

接下來(lái)，對(duì)第7實(shí)施方式的第6變化例進(jìn)行說(shuō)明。

圖32是表示本變化例的半導(dǎo)體裝置的立體剖視圖。

如圖32所示，在本變化例的半導(dǎo)體裝置7f中，電極31c包圍電極31a的Y方向兩側(cè)的端部。

本變化例中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第7實(shí)施方式的第5變化例相同。

(第8實(shí)施方式)

接下來(lái)，對(duì)第8實(shí)施方式進(jìn)行說(shuō)明。

圖33是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖33所示，在本實(shí)施方式的半導(dǎo)體裝置8中，在集電極電極49上沿X方向交替地排列著n⁺型接觸層71及p⁺型接觸層72。在n⁺型接觸層71及p⁺型接觸層72之上，設(shè)置著n⁺型緩沖層73，在n⁺型緩沖層73之上設(shè)置著n型緩沖層74。n型緩沖層74的上表面與n^-型高電阻層20的下表面相接。另外，在半導(dǎo)體裝置8中，未設(shè)置發(fā)射極側(cè)的n型基底層33(參照?qǐng)D1)。

而且，在半導(dǎo)體裝置8中，絕緣膜32a向下方延出，其下端位于n⁺型緩沖層73與n型緩沖層74的界面75的稍微靠下方。另外，絕緣膜32b也向下方延出，其下端位于p⁺型接觸層72與n⁺型緩沖層73的界面76的稍微靠上方。

根據(jù)本實(shí)施方式，通過(guò)使絕緣膜32a及32b向下方延出，能夠降低p型基底層34與n^-型高電阻層20的pn界面的面積，并且降低沿n^-型高電阻層20側(cè)延伸的耗盡層的體積。由此，能夠使n^-型高電阻層20內(nèi)的載流子的壽命變長(zhǎng)。

一般來(lái)說(shuō)，如果半導(dǎo)體裝置的溫度上升，那么在結(jié)晶缺陷中電子與空穴變得易于結(jié)合，泄漏電流增加。在本實(shí)施方式中，通過(guò)使載流子的壽命變長(zhǎng)，能夠抑制使半導(dǎo)體裝置8在高溫下進(jìn)行動(dòng)作時(shí)的泄漏電流。因此，半導(dǎo)體裝置8在高溫例如200℃下的動(dòng)作特性良好。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第9實(shí)施方式)

接下來(lái)，對(duì)第9實(shí)施方式進(jìn)行說(shuō)明。

圖34是表示本實(shí)施方式的半導(dǎo)體裝置的剖視圖。

如圖34所示，本實(shí)施方式的半導(dǎo)體裝置9的形狀為片狀。半導(dǎo)體裝置9的半導(dǎo)體部分由碳化硅(SiC)或氮化鎵(GaN)形成。在半導(dǎo)體裝置9中，設(shè)置著n^-型高電阻層20。在半導(dǎo)體裝置9的末端部，以包圍n^-型高電阻層20的端部的方式，設(shè)置著p⁺型防護(hù)環(huán)層78。

在半導(dǎo)體裝置9的除末端部以外的部分(以下稱為“槽(cell)部”)中，在n^-型高電阻層20上設(shè)置著p型基底層34，在p型基底層34的上部的一部分，設(shè)置著沿Y方向延伸的n型基底層33。與n型基底層33及p型基底層34相鄰而設(shè)置著多個(gè)發(fā)射極側(cè)溝槽柵極電極31a。電極31a沿Y方向延伸，且沿X方向周期性地排列。電極31a的下端部配置在n^-型高電阻層20內(nèi)。在電極31a的周圍，設(shè)置著絕緣膜32a。在p⁺型防護(hù)環(huán)層78的槽部側(cè)的端部、p型基底層34、n型基底層33及發(fā)射極側(cè)溝槽柵極電極31a之上，設(shè)置著發(fā)射極電極39，且該發(fā)射極電極39連接于p⁺型防護(hù)環(huán)層78、p型基底層34及n型基底層33。

在槽部的X方向中央部，在n^-型高電阻層20的下方設(shè)置著n⁺型層79，在n⁺型層79的下方設(shè)置著p型層80。p型層80的側(cè)面及上表面由n⁺型層79覆蓋。p型層80的下表面連接于集電極電極49。另外，在n^-型高電阻層20的下表面且p⁺型防護(hù)環(huán)層78與n⁺型層79之間，設(shè)置著沿Y方向延伸的多個(gè)p型溝槽層81。由p⁺型防護(hù)環(huán)層78及p型溝槽層81，形成半導(dǎo)體裝置9的末端構(gòu)造。

在本實(shí)施方式中，通過(guò)設(shè)置p⁺型防護(hù)環(huán)層78及p型溝槽層81，能夠提高末端部的耐壓。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第10實(shí)施方式)

接下來(lái)，對(duì)第10實(shí)施方式進(jìn)行說(shuō)明。

圖35是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖35所示，本實(shí)施方式的半導(dǎo)體裝置10為橫型的具有雙溝槽柵極構(gòu)造的IEGT。

在半導(dǎo)體裝置10中，發(fā)射極側(cè)的構(gòu)造與集電極側(cè)的構(gòu)造均形成在n^-型高電阻層20的上表面。另外，發(fā)射極電極39及集電極電極49也相互隔開地配置在n^-型高電阻層20的上表面上。另外，與所述第7實(shí)施方式(參照?qǐng)D26)相同，發(fā)射極型溝槽柵極電極31b的Y方向的端部的正上方區(qū)域由p⁺型接觸層36a包圍三個(gè)方向。同樣地，集電極型溝槽柵極電極31b的Y方向的端部的正上方區(qū)域由p⁺型接觸層46a包圍三個(gè)方向。

而且，在將發(fā)射極側(cè)的溝槽柵極間隔、也就是X方向上的n型基底層33的寬度設(shè)為WE1，將電極31a的寬度設(shè)為WE3，將電極31b的寬度設(shè)為WE2，將集電極側(cè)的溝槽柵極間隔、也就是X方向上的n型基底層43的寬度設(shè)為WC1，將電極41a的寬度設(shè)為WC3，將電極41b的寬度設(shè)為WC2時(shí)，為了利用電子IE效應(yīng)增強(qiáng)發(fā)射極側(cè)的電子的注入，有效的是使寬度WE1較窄，且有效的是使寬度WE2及寬度WE3比寬度WE1更寬。另外，為了利用空穴IE效應(yīng)增強(qiáng)集電極側(cè)的空穴的注入，有效的是使寬度WC1較窄，且有效的是使寬度WC2及寬度WC3比寬度WC1更寬。例如，寬度WE1及寬度WC1優(yōu)選為設(shè)為1μm以下。寬度WE2及寬度WE3也可以由寬度寬的單一溝槽或多個(gè)被分割的溝槽而構(gòu)成。關(guān)于寬度WC2及寬度WC3也相同。

例如，優(yōu)選為

WE2＞2×WE1

WE3＞2×WE1

WC2＞2×WC1

WC3＞2×WC1，

更優(yōu)選為

WE2＞10×WE1

WE3＞10×WE1

WC2＞10×WC1

WC3＞10×WC1。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第11實(shí)施方式)

接下來(lái)，對(duì)第11實(shí)施方式進(jìn)行說(shuō)明。

圖36是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖36所示，在本實(shí)施方式的半導(dǎo)體裝置11中，除了所述第10實(shí)施方式的半導(dǎo)體裝置10(參照?qǐng)D35)的構(gòu)成以外，在n^-型高電阻層20的下表面上設(shè)置著絕緣膜83。由此，能夠確實(shí)地阻斷經(jīng)由n^-型高電阻層20的下表面的泄漏電流。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第10實(shí)施方式相同。

此外，也可以在絕緣膜83的下方設(shè)置硅襯底(未圖示)。由此，能夠在SOI(silicon on insulator，絕緣體硅片)襯底的硅層形成IEGT，因此，有利于高速切換動(dòng)作。

(第12實(shí)施方式)

接下來(lái)，對(duì)第12實(shí)施方式進(jìn)行說(shuō)明。

圖37是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖37所示，本實(shí)施方式的半導(dǎo)體裝置12為橫型MOSFET。

如圖37所示，半導(dǎo)體裝置12的源極側(cè)的構(gòu)成與所述第10實(shí)施方式的半導(dǎo)體裝置(參照?qǐng)D35)的發(fā)射極側(cè)的構(gòu)成相同。p型基底層34、n⁺型接觸層35a及p⁺型接觸層36a連接于源極電極84。

另一方面，在半導(dǎo)體裝置12的漏極側(cè)，在n^-型高電阻層20上設(shè)置著n型漂移層85，在n型漂移層85上設(shè)置著p⁺型漏極層86。p⁺型漏極層86是通過(guò)n型漂移層85而與n^-型高電阻層20隔開。另外，p⁺型漏極層86連接于漏極電極87。

在半導(dǎo)體裝置12中，由p型基底層34、n^-型高電阻層20、n型漂移層85及p⁺型漏極層86，形成pnp型場(chǎng)效應(yīng)晶體管。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第10實(shí)施方式相同。

(第13實(shí)施方式)

接下來(lái)，對(duì)第13實(shí)施方式進(jìn)行說(shuō)明。

圖38是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖38所示，本實(shí)施方式的半導(dǎo)體裝置13為橫型pn二極管。

如圖38所示，半導(dǎo)體裝置13的陽(yáng)極側(cè)的構(gòu)成與所述第10實(shí)施方式的半導(dǎo)體裝置(參照?qǐng)D35)的發(fā)射極側(cè)的構(gòu)成相同。p型基底層34、n⁺型接觸層35a及p⁺型接觸層36a連接于陽(yáng)極電極88。

另一方面，在半導(dǎo)體裝置13的陰極側(cè)，在n^-型高電阻層20上設(shè)置著n型漂移層85，在n型漂移層85上設(shè)置著n⁺型陰極層89。n⁺型陰極層89是通過(guò)n型漂移層85而與n^-型高電阻層20隔開。另外，n⁺型陰極層89連接于陰極電極90。

在半導(dǎo)體裝置13中，由p型基底層34、n^-型高電阻層20、n型漂移層85及n⁺型陰 極層89，形成pn二極管。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第10實(shí)施方式相同。

(第14實(shí)施方式)

接下來(lái)，對(duì)第14實(shí)施方式進(jìn)行說(shuō)明。

圖39是表示本實(shí)施方式的半導(dǎo)體裝置的立體剖視圖。

如圖39所示，在本實(shí)施方式的半導(dǎo)體裝置14中，除了所述第13實(shí)施方式的半導(dǎo)體裝置13的構(gòu)成以外，設(shè)置著從陽(yáng)極側(cè)朝向陰極側(cè)沿X方向延伸的n型層92及p型層93。n型層92及p型層93沿Y方向交替地排列。

根據(jù)本實(shí)施方式，由n型層92及p型層93形成超級(jí)結(jié)構(gòu)造，因此，能夠兼顧接通電流的增加及耐壓的增加。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第13實(shí)施方式相同。

(第15實(shí)施方式)

接下來(lái)，對(duì)第15實(shí)施方式進(jìn)行說(shuō)明。

圖40是表示本實(shí)施方式的封裝的剖視圖。

如圖40所示，本實(shí)施方式是搭載著半導(dǎo)體裝置的封裝的例子。

如圖40所示，在本實(shí)施方式的封裝120中，設(shè)置著發(fā)射極側(cè)電極板121及集電極側(cè)電極板122，在所述發(fā)射極側(cè)電極板121與所述集電極側(cè)電極板122之間設(shè)置著半導(dǎo)體裝置1。半導(dǎo)體裝置1的構(gòu)成與所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D1)相同。

發(fā)射極側(cè)電極板121及集電極側(cè)電極板122的形狀均為板狀，從Z方向觀察，其外緣位于半導(dǎo)體裝置1的外緣的外側(cè)。另外，在封裝120中，設(shè)置著連接部件123及124，發(fā)射極側(cè)電極板121經(jīng)由連接部件123而連接于半導(dǎo)體裝置1的發(fā)射極電極39，集電極側(cè)電極板122經(jīng)由連接部件124而連接于半導(dǎo)體裝置1的集電極電極49。

另外，在半導(dǎo)體裝置1的末端部的表面，設(shè)置著場(chǎng)板電極125，覆蓋末端部整體。另外，在封裝120中，設(shè)置著蓋材126，覆蓋場(chǎng)板電極125。蓋材126例如由半絕緣性多晶硅層(SIPOS)而形成。蓋材126與發(fā)射極側(cè)電極板121及集電極側(cè)電極板122隔著特定的距離而隔開。此外，蓋材126也可以由非摻雜的多晶硅形成。

以此方式，在本實(shí)施方式的封裝120中，通過(guò)利用場(chǎng)板電極125覆蓋包含半導(dǎo)體裝置1的芯片的末端部，并利用半絕緣性的蓋材126覆蓋所述場(chǎng)板電極125的外側(cè)，而能夠緩和末端部的電場(chǎng)集中，提高末端部的耐壓。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第1實(shí)施方式相同。

(第16實(shí)施方式)

接下來(lái)，對(duì)第16實(shí)施方式進(jìn)行說(shuō)明。

圖41是表示本實(shí)施方式的封裝的剖視圖。

如圖41所示，本實(shí)施方式的封裝130與所述第15實(shí)施方式的封裝120(參照?qǐng)D40)相比，不同點(diǎn)是代替半導(dǎo)體裝置1而設(shè)置著半導(dǎo)體裝置16。

在半導(dǎo)體裝置16中，在末端部未設(shè)置發(fā)射極側(cè)溝槽柵極電極31a及集電極側(cè)溝槽柵極電極41a，代替它們而設(shè)置著p型降低表面電場(chǎng)(RESURF)層94及n⁺型降低表面電場(chǎng)層95。p型降低表面電場(chǎng)層94配置在與芯片表面隔開的位置，n⁺型降低表面電場(chǎng)層95配置在芯片的角部，與場(chǎng)板電極125相接。

根據(jù)本實(shí)施方式，通過(guò)在半導(dǎo)體裝置16的末端部設(shè)置p型降低表面電場(chǎng)層94及n⁺型降低表面電場(chǎng)層95，能夠抑制耗盡層到達(dá)至末端部。由此，末端部的耐壓進(jìn)一步提高。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第15實(shí)施方式相同。

(第17實(shí)施方式)

接下來(lái)，對(duì)第17實(shí)施方式進(jìn)行說(shuō)明。

圖42是表示本實(shí)施方式的封裝的剖視圖。

如圖42所示，在本實(shí)施方式的封裝140中，設(shè)置著絕緣性的筒狀殼體141，在殼體141的下端部及上端部，分別嵌入著外部電極142及143。在殼體141內(nèi)、且外部電極142與外部電極143之間，并聯(lián)連接著多個(gè)半導(dǎo)體裝置9(參照?qǐng)D34)。如上所述，半導(dǎo)體裝置9的半導(dǎo)體部分由碳化硅(SiC)或氮化鎵(GaN)形成。

在封裝140中，設(shè)置著連接部件144及145。外部電極142經(jīng)由連接部件144而連接于半導(dǎo)體裝置9的發(fā)射極電極39(參照?qǐng)D34)。外部電極142與連接部件144、連接部件144與發(fā)射極電極39是通過(guò)焊接而接合。外部電極143經(jīng)由連接部件145而連接于半導(dǎo)體裝置9的集電極電極49(參照?qǐng)D34)。外部電極143與連接部件145、連接部件145與集電極電極49是通過(guò)焊接而接合。從外部電極142經(jīng)由連接部件144到發(fā)射極電極39的電流路徑、及從外部電極143經(jīng)由連接部件145到集電極電極49的電流路徑分別為直線狀。

另外，相鄰的半導(dǎo)體裝置9的發(fā)射極側(cè)溝槽柵極電極31a(參照?qǐng)D34)彼此是通過(guò)柵極配線150而連接。在柵極配線150中，設(shè)置著連接于發(fā)射極側(cè)溝槽柵極電極31a的芯配線151，芯配線151的周圍由絕緣層152覆蓋。在絕緣層152的周圍，設(shè)置著管狀屏蔽配線153。對(duì)屏蔽配線153施加固定電位，例如，連接于發(fā)射極電極39而被施加接地電位。

根據(jù)本實(shí)施方式，通過(guò)柵極配線150連接半導(dǎo)體裝置9的發(fā)射極側(cè)溝槽柵極電極31a 彼此。在柵極配線150中，由施加了固定電位的屏蔽配線153覆蓋芯配線151的周圍。由此，能夠降低柵極配線150的電感，實(shí)現(xiàn)并聯(lián)連接的多個(gè)半導(dǎo)體裝置9的主動(dòng)控制及切換動(dòng)作的高速化。結(jié)果，能夠不損害由碳化硅(SiC)或氮化鎵(GaN)等寬能隙半導(dǎo)體形成的半導(dǎo)體裝置9自身的高速動(dòng)作特性，而使多個(gè)半導(dǎo)體裝置9并列地動(dòng)作。

另外，在本實(shí)施方式的封裝140中，將多個(gè)半導(dǎo)體裝置9經(jīng)由連接部件144及145而直線地連接于共用的外部電極142及143。由此，半導(dǎo)體裝置9與外部電極142及143之間的熱阻低，并且能夠從半導(dǎo)體裝置9的兩面排熱。因此，半導(dǎo)體裝置9的冷卻性能高。

以此方式，根據(jù)本實(shí)施方式，能夠不損害冷卻性能，而使并聯(lián)連接的多個(gè)半導(dǎo)體裝置9高速地動(dòng)作。結(jié)果，能夠一邊有效地利用由碳化硅或氮化鎵等帶隙寬的半導(dǎo)體材料形成的半導(dǎo)體裝置9的高速動(dòng)作特性，一邊使封裝140整體高速地動(dòng)作。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第9實(shí)施方式相同。

(第18實(shí)施方式)

接下來(lái)，對(duì)第18實(shí)施方式進(jìn)行說(shuō)明。

圖43是表示本實(shí)施方式的封裝的剖視圖。

如圖43所示，本實(shí)施方式的封裝160與所述第17實(shí)施方式的封裝140(參照?qǐng)D42)相比，未設(shè)置連接部件144及145、以及屏蔽配線153，代替它們而設(shè)置著間隔件電極(spacer electrode)161及導(dǎo)電膏162。而且，在半導(dǎo)體裝置9的發(fā)射極側(cè)的表面與外部電極142之間，填充著間隔件電極161及導(dǎo)電膏162。導(dǎo)電膏162例如為焊膏。

間隔件電極161及導(dǎo)電膏162作為將施加給外部電極142的發(fā)射極電位傳導(dǎo)至發(fā)射極電極39的傳導(dǎo)材料及對(duì)芯配線151的屏蔽材料而發(fā)揮功能。另外，間隔件電極161及導(dǎo)電膏162作為將半導(dǎo)體裝置9發(fā)出的熱傳遞給外部電極142的熱傳遞材料而發(fā)揮功能。由此，本實(shí)施方式的封裝160與所述第17實(shí)施方式的封裝140相比，發(fā)射極側(cè)的配線電阻及電感低，熱導(dǎo)率高。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第17實(shí)施方式相同。

(第19實(shí)施方式)

接下來(lái)，對(duì)第19實(shí)施方式進(jìn)行說(shuō)明。

圖44是表示本實(shí)施方式的半導(dǎo)體封裝的剖視圖。

如圖44所示，在本實(shí)施方式的封裝170中，除了所述第17實(shí)施方式的封裝140(參照?qǐng)D42)的構(gòu)成以外，還設(shè)置著絕緣部件171。絕緣部件171嵌入在半導(dǎo)體裝置9的發(fā)射極側(cè)的表面與外部電極142之間。

根據(jù)本實(shí)施方式，除了連接部件144及145以外，絕緣部件171也傳遞熱，因此，冷卻性能高。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第17實(shí)施方式相同。

(第20實(shí)施方式)

接下來(lái)，對(duì)第20實(shí)施方式進(jìn)行說(shuō)明。

圖45是表示本實(shí)施方式的半導(dǎo)體封裝的剖視圖。

如圖45所示，在本實(shí)施方式的封裝180中，與所述第19實(shí)施方式的封裝170(參照?qǐng)D37)相比，設(shè)置著雙面溝槽柵極型半導(dǎo)體裝置1(參照?qǐng)D1)，而非單面溝槽柵極型半導(dǎo)體裝置9(參照?qǐng)D34)。

半導(dǎo)體裝置1的發(fā)射極電極39(參照?qǐng)D1)經(jīng)由連接部件144及間隔件電極161而連接于外部電極142。集電極電極49(參照?qǐng)D1)經(jīng)由連接部件145及間隔件電極161而連接于外部電極143。另外，相鄰的半導(dǎo)體裝置1的發(fā)射極側(cè)溝槽柵極電極31a及31b彼此是通過(guò)柵極配線150連接。同樣地，相鄰的半導(dǎo)體裝置1的集電極側(cè)溝槽柵極電極41a及41b彼此是通過(guò)柵極配線150連接。進(jìn)而，在半導(dǎo)體裝置1與外部電極142之間、及半導(dǎo)體裝置1與外部電極143之間，嵌入著絕緣部件171。

根據(jù)本實(shí)施方式，關(guān)于雙面溝槽柵極型半導(dǎo)體裝置，也可以構(gòu)成與第19實(shí)施方式相同的封裝。

本實(shí)施方式中的除所述以外的構(gòu)成、動(dòng)作及效果與所述第19實(shí)施方式相同。

(第21實(shí)施方式)

接下來(lái)，對(duì)第21實(shí)施方式進(jìn)行說(shuō)明。

本實(shí)施方式是對(duì)所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D4)的第1制造方法概略地進(jìn)行說(shuō)明的實(shí)施方式。

圖46～圖53是表示本實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

首先，如圖46所示，準(zhǔn)備n^-型高電阻晶片20w。n^-型高電阻晶片20w的厚度例如為幾百μm。以下，為了方便說(shuō)明，將n^-型高電阻晶片20w的一面設(shè)為面A，將另一面設(shè)為面B。面A為成為發(fā)射極側(cè)(陰極側(cè))的面，面B為成為集電極側(cè)(陽(yáng)極側(cè))的面。

在以下所示的圖中，始終將面A記載為上側(cè)，將面B記載為下側(cè)，但在實(shí)際的工藝中可視需要將晶片翻過(guò)來(lái)。例如，在對(duì)面B進(jìn)行加工的步驟中，通常以面B成為上側(cè)的方式保持晶片。另外，在以下的說(shuō)明中，僅概略地說(shuō)明半導(dǎo)體裝置的主要部分的形成方法，但在實(shí)際的工藝中，在以下進(jìn)行說(shuō)明的步驟之間或前后適當(dāng)?shù)夭迦敫鞣N步驟。例如，插入末端構(gòu)造的形成步驟等。

如圖47所示，通過(guò)對(duì)n^-型高電阻晶片20w的面A離子注入成為受體的雜質(zhì)，而在n^-型高電阻晶片20w的面A側(cè)的部分形成p型基底層34。接下來(lái)，通過(guò)對(duì)面A選擇性地離子注入成為供體的雜質(zhì)，而在基底層34的上層部分的一部分形成多個(gè)n⁺⁺型接觸層35。另外，通過(guò)對(duì)面A選擇性地離子注入成為受體的雜質(zhì)，而在基底層34的上層部分的一部分形成多個(gè)p⁺⁺型接觸層36(參照?qǐng)D1)。n⁺⁺型接觸層35及p⁺⁺接觸層36是以沿Y方向交替地排列的方式形成。

接下來(lái)，如圖48所示，在面A形成溝槽201a。溝槽201a是以沿Y方向延伸，貫通n⁺⁺型接觸層35、p⁺⁺型接觸層36及p型基底層34，且進(jìn)入到n^-型高電阻晶片20w的上部的方式形成。接下來(lái)，在溝槽201a的內(nèi)表面上形成絕緣膜32b，在溝槽201a的內(nèi)部形成電極31b。由此，在面A形成發(fā)射極側(cè)的柵極構(gòu)造。接下來(lái)，在面A上，形成層間絕緣膜202a。

接下來(lái)，如圖49所示，對(duì)n^-型高電阻晶片20w的除周邊部分以外的部分從面B側(cè)進(jìn)行研磨或蝕刻。由此，n^-型高電阻晶片20w的除周邊部分以外的部分的厚度被減至特定的厚度。該減厚處理是為了調(diào)整半導(dǎo)體裝置1中的n^-型高電阻層20的厚度而進(jìn)行。接下來(lái)，通過(guò)雙面對(duì)準(zhǔn)器，在面A及加工后的面B，形成對(duì)準(zhǔn)標(biāo)記(未圖示)。n^-型高電阻晶片20w的周邊部分在以后的步驟中作為加強(qiáng)n^-型高電阻晶片20w的部分而發(fā)揮功能。

接下來(lái)，如圖50所示，通過(guò)與所述面A相同的方法，在n^-型高電阻晶片20w的面B形成n型基底層43、p⁺⁺型接觸層46及n⁺⁺型接觸層45(參照?qǐng)D1)。這時(shí)，p⁺⁺型接觸層46及n⁺⁺型接觸層45沿Y方向交替地排列。

接下來(lái)，如圖51所示，在面B形成沿Y方向延伸的溝槽201b。溝槽201b是以貫通n⁺⁺型接觸層45、p⁺⁺型接觸層46及n型基底層43，且進(jìn)入到n^-型高電阻晶片20w的下部的方式形成。接下來(lái)，在溝槽201b的內(nèi)表面上形成絕緣膜42b，在溝槽201b的內(nèi)部形成電極41b。由此，在面B形成集電極側(cè)的柵極構(gòu)造。接下來(lái)，在面B上形成層間絕緣膜202b。接下來(lái)，為了使離子注入的雜質(zhì)擴(kuò)散并活化，而進(jìn)行熱處理。將該熱處理的溫度設(shè)為例如900～1200℃，將時(shí)間設(shè)為例如幾十分鐘～幾小時(shí)。

接下來(lái)，如圖52所示，通過(guò)在面A上選擇性地去除層間絕緣膜202a，而在電極31b的正上方區(qū)域及其周邊使層間絕緣膜202a殘留，并去除除此以外的部分。由此，面A的一部分露出。另外，通過(guò)在面B上選擇性地去除層間絕緣膜202b，而在電極41b的正下方區(qū)域及其周邊使層間絕緣膜202b殘留，并去除除此以外的部分。由此，面B的一部分露出。

接下來(lái)，如圖53所示，通過(guò)利用例如濺鍍法使鋁沉積，而在面A上形成發(fā)射極電極39。同樣地，在面B上形成集電極電極49。此外，也可以通過(guò)在鋁沉積之前，在半導(dǎo)體部分的最表面追加地離子注入雜質(zhì)，并以600～900℃左右的溫度進(jìn)行熱處理，而使半導(dǎo)體部分與電極的接合性提高。接下來(lái)，將n^-型高電阻晶片20w與形成在其面A上及面B上的構(gòu)造體一起切割而形成單片。由此，n^-型高電阻晶片20w成為n^-型高電阻層20，而制造圖4所示的半導(dǎo)體裝置1。此外，在圖1及圖4中，層間絕緣膜202a及202b分別被描繪成絕緣膜32a及32b的一部分。

(第21實(shí)施方式的變化例)

接下來(lái)，對(duì)第21實(shí)施方式的變化例進(jìn)行說(shuō)明。

本變化例是概略地說(shuō)明所述第5實(shí)施方式的半導(dǎo)體裝置5(參照?qǐng)D12)的制造方法的實(shí)施方式。

圖54是表示本變化例的半導(dǎo)體裝置的制造方法的剖視圖。

首先，如圖54所示，制作在n^-型高電阻晶片20w上設(shè)置著包含多個(gè)n型漂移層57及多個(gè)p型漂移層58的超級(jí)結(jié)構(gòu)造的晶片20s。n型漂移層57及p型漂移層58沿X方向交替地排列，且分別沿Y方向延伸。n型漂移層57及p型漂移層58例如通過(guò)在n^-型高電阻晶片20w的面A上使硅層外延生長(zhǎng)而形成。或者，對(duì)n^-型高電阻晶片20w的面A導(dǎo)入成為供體的雜質(zhì)而形成n型漂移層57，以貫通n型漂移層57的方式等間隔地形成沿Y方向延伸的多條溝槽，在溝槽內(nèi)嵌入p型硅而形成p型漂移層58。以此方式制作晶片20s。

接下來(lái)，實(shí)施圖47～圖53所示的步驟。另外，在這些步驟之間，實(shí)施形成n型基底層33(參照?qǐng)D12)的步驟、形成p型基底層44(參照?qǐng)D12)的步驟、及在面A及面B形成沿Y方向延伸的溝槽的步驟。由此，能夠制造所述第5實(shí)施方式的半導(dǎo)體裝置5(參照?qǐng)D12)。

(第22實(shí)施方式)

接下來(lái)，對(duì)第22實(shí)施方式進(jìn)行說(shuō)明。

本實(shí)施方式是概略地說(shuō)明所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D4)的第2制造方法的實(shí)施方式。

圖55～圖59是表示本實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

首先，如圖46所示，準(zhǔn)備n^-型高電阻晶片20w。

如圖47所示，通過(guò)與所述第21實(shí)施方式相同的方法，在n^-型高電阻晶片20w的面A，形成p型基底層34、n⁺⁺型接觸層35及p⁺⁺型接觸層36(參照?qǐng)D1)。

接下來(lái)，如圖55所示，在面A上使例如氧化硅沉積，而形成保護(hù)膜203。保護(hù)膜203于在以下的步驟中對(duì)面B進(jìn)行加工時(shí)，保護(hù)面A。

接下來(lái)，如圖56所示，對(duì)n^-型高電阻晶片20w的除周邊部分以外的部分從面B側(cè)進(jìn)行研磨或蝕刻。接下來(lái)，通過(guò)雙面對(duì)準(zhǔn)器，在面A及加工后的面B形成對(duì)準(zhǔn)標(biāo)記(未圖示)。

接下來(lái)，如圖57所示，通過(guò)與所述面A相同的方法，在n^-型高電阻晶片20w的面B側(cè)的部分形成n型基底層43、p⁺⁺型接觸層46及n⁺⁺型接觸層45(參照?qǐng)D1)。接下來(lái)，進(jìn)行用來(lái)使離子注入的雜質(zhì)擴(kuò)散并活化的熱處理。將該熱處理的溫度設(shè)為例如900～1200℃，將時(shí)間設(shè)為例如幾十分鐘～幾小時(shí)。

接下來(lái)，如圖58所示，在面B形成溝槽201b，在溝槽201b的內(nèi)表面上形成絕緣膜42b，在溝槽201b的內(nèi)部形成電極41b。由此，在面B形成集電極側(cè)的柵極構(gòu)造。接下來(lái)，在面B上使氧化硅沉積，而形成層間絕緣膜202b。

接下來(lái)，如圖59所示，在面A形成溝槽201a，在溝槽201a的內(nèi)表面上形成絕緣膜32b，在溝槽201a的內(nèi)部形成電極31b。由此，在面A形成發(fā)射極側(cè)的柵極構(gòu)造。接下來(lái)，在面A上，追加地使氧化硅沉積，而形成層間絕緣膜202a。這時(shí)，保護(hù)膜203的殘留部分成為層間絕緣膜202a的一部分。

接下來(lái)，如圖53所示，選擇性地去除層間絕緣膜202a及202b。接下來(lái)，在面A上形成發(fā)射極電極39，并且在面B上形成集電極電極49。接下來(lái)，將n^-型高電阻晶片20w與形成在其面A上及面B上的構(gòu)造體一起切割而形成單片。由此，n^-型高電阻晶片20w成為n^-型高電阻層20，而制造圖4所示的半導(dǎo)體裝置1。本實(shí)施方式中的除所述以外的構(gòu)成及制造方法與所述第21實(shí)施方式相同。

此外，在本實(shí)施方式中，也與所述第21實(shí)施方式的變化例同樣地，通過(guò)使用在面A側(cè)設(shè)置著超級(jí)結(jié)構(gòu)造的晶片20s代替n^-型高電阻晶片20w，而能夠制造所述第5實(shí)施方式的半導(dǎo)體裝置5(參照?qǐng)D12)。

(第23實(shí)施方式)

接下來(lái)，對(duì)第23實(shí)施方式進(jìn)行說(shuō)明。

本實(shí)施方式是概略地說(shuō)明所述第1實(shí)施方式的半導(dǎo)體裝置1(參照?qǐng)D4)的第3制造方法的實(shí)施方式。

圖60～圖64是表示本實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

首先，如圖46所示，準(zhǔn)備n^-型高電阻晶片20w。

接下來(lái)，如圖47所示，通過(guò)與所述第1實(shí)施方式相同的方法，在面A側(cè)形成基底 層34、n⁺⁺型接觸層35及p⁺⁺型接觸層36(參照?qǐng)D1)。接下來(lái)，利用對(duì)準(zhǔn)器，在面A形成對(duì)準(zhǔn)標(biāo)記(未圖示)。

接下來(lái)，如圖60所示，在面A上形成氧化硅膜。另一方面，準(zhǔn)備在表面形成著氧化硅膜的支撐襯底205。支撐襯底205也是硅晶片。接下來(lái)，通過(guò)使氧化硅膜彼此接合，而在n^-型高電阻晶片20w的面A，經(jīng)由氧化硅膜204接合支撐襯底205。

接下來(lái)，如圖61所示，對(duì)n^-型高電阻晶片20w的除周邊部分以外的部分從面B側(cè)進(jìn)行研磨或蝕刻。由此，n^-型高電阻晶片20w的除周邊部分以外的部分的厚度被減至特定的厚度。這時(shí)，支撐襯底205支撐n^-型高電阻晶片20w。接下來(lái)，在加工后的面B，與形成在面A的對(duì)準(zhǔn)標(biāo)記對(duì)準(zhǔn)而形成對(duì)準(zhǔn)標(biāo)記(未圖示)。支撐襯底205及n^-型高電阻晶片20w的周邊部分在以后的步驟中作為加強(qiáng)n^-型高電阻晶片20w的部分而發(fā)揮功能。

接下來(lái)，如圖62所示，通過(guò)與所述第21實(shí)施方式相同的方法，在n^-型高電阻晶片20w的面B側(cè)的部分，形成n型基底層43、p⁺⁺型接觸層46及n⁺⁺型接觸層45(參照?qǐng)D1)。接下來(lái)，為了使離子注入的雜質(zhì)擴(kuò)散并活化而進(jìn)行熱處理。將該熱處理的溫度設(shè)為例如900～1200℃，將時(shí)間設(shè)為例如幾十分鐘～幾小時(shí)。

接下來(lái)，如圖63所示，在面B形成溝槽201b，在溝槽201b的內(nèi)表面上形成絕緣膜42b，在溝槽201b的內(nèi)部形成電極41b。由此，在面B形成集電極側(cè)的柵極構(gòu)造。接下來(lái)，在面B上，形成層間絕緣膜202bwp。

接下來(lái)，如圖64所示，通過(guò)對(duì)氧化硅膜204進(jìn)行蝕刻而將其去除，而將支撐襯底205(參照?qǐng)D63)從n^-型高電阻晶片20w卸除。

接下來(lái)，如圖59所示，通過(guò)與所述第22實(shí)施方式相同的方法，在面A形成發(fā)射極側(cè)的柵極構(gòu)造。接下來(lái)，在面A上，形成層間絕緣膜202a。

以后的方法與所述第21實(shí)施方式相同。也就是說(shuō)，如圖52所示，選擇性地去除層間絕緣膜202a及202b。接下來(lái)，如圖53所示，在面A上形成發(fā)射極電極39，并且在面B上形成集電極電極49。接下來(lái)，將n^-型高電阻晶片20w等切割而形成單片。由此，制造圖4所示的半導(dǎo)體裝置1。

根據(jù)本實(shí)施方式，與所述第21實(shí)施方式相比，在圖60所示的步驟中，在n^-型高電阻晶片20w接合著支撐襯底205，因此，在圖62所示的步驟中，能夠一邊通過(guò)支撐襯底205支撐n^-型高電阻晶片20w，一邊實(shí)施熱處理。因此，熱處理時(shí)的處理性高。另外，能夠于在面A側(cè)及面B側(cè)形成柵極構(gòu)造之前，實(shí)施熱處理，因此，不會(huì)因熱處理而對(duì)柵極構(gòu)造造成損害。本實(shí)施方式中的除所述以外的構(gòu)成及制造方法與所述第21實(shí)施方式相同。

此外，在本實(shí)施方式中，也與所述第21實(shí)施方式的變化例同樣地，通過(guò)使用在面A側(cè)設(shè)置著超級(jí)結(jié)構(gòu)造的晶片20s代替n^-型高電阻晶片20w，而能夠制造所述第5實(shí)施方式的半導(dǎo)體裝置5(參照?qǐng)D12)。

根據(jù)以上所說(shuō)明的實(shí)施方式，可以實(shí)現(xiàn)能夠提高電流的控制性的半導(dǎo)體裝置及其驅(qū)動(dòng)方法。

以上，對(duì)本發(fā)明的若干個(gè)實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式是作為示例而提出的，并未意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能以其它各種方式實(shí)施，能在不脫離發(fā)明的主旨的范圍內(nèi)，進(jìn)行各種省略、替換、變更。這些實(shí)施方式或其變化包含在發(fā)明的范圍或主旨內(nèi)，并且包含在權(quán)利要求書所記載的發(fā)明及其等效發(fā)明的范圍內(nèi)。另外，所述各實(shí)施方式能夠相互組合而實(shí)施。