背景技術：

各種移動裝置中所使用的系統(tǒng)單芯片(soc)中的電力分配網(wǎng)絡(pdn)通常包含經(jīng)由微凸塊或銅柱連接到封裝襯底的芯片上金屬化物層。微凸塊可通過封裝內(nèi)的導通體及一或多個重分布層(rdl)而連接到封裝的球，其中封裝的球耦合到印刷電路板(pcb)。此通常導致顯著寄生電感，所述顯著寄生電感變成對移動裝置的性能的顯著限制因素，這是因為較高頻率及較高電流由于負載電流的快速改變而產(chǎn)生也稱為下降的局部瞬態(tài)效應。

為了克服此困難，提出嵌入式電壓調(diào)節(jié)器(evr)及各種瞬態(tài)控制電路。出于效率起見，所述電壓調(diào)節(jié)器通常為具有電感器的開關調(diào)節(jié)器。然而，在實施evr時最大挑戰(zhàn)中的一者是制造具有高電感比電阻值(l/r：電感[nh]/電阻[mohms])與小形式因子(額定電流/平方毫米)的電感器。

技術實現(xiàn)要素：

關于一些實施例，本揭示內(nèi)容論述具有集成電感器的可擴縮開關調(diào)節(jié)器架構及用以優(yōu)化各種性能參數(shù)對結構的面積的方法。在一些實施例中，經(jīng)組合開關與電感器經(jīng)構造為單位單元且可經(jīng)組合以形成較高電流驅(qū)動能力多相操作所需的較大元件。

提供針對此單位單元具有小于0.25mm^2的面積的三個實例。可針對過程節(jié)點的從180nm低至28nm及以外(例如，10nmfinfet)的完整范圍制定出這些實例。

對于任何電感器，針對給定芯面積優(yōu)化磁動力及相對于磁場路徑長度使芯的面積最大化是基礎的。磁動力與電流及電流圍繞芯進行的匝數(shù)(n)成比例。經(jīng)良好界定的芯結構的電感與面積*n^2/長度成比例。

任何電流流動(舉例來說，導線或微凸塊上)均形成磁場圈。對于電力分配網(wǎng)絡的給定幾何形狀，總體磁場導致通常稱為寄生電感的事物。

在本發(fā)明的一些方面中，利用微凸塊及rdl金屬化物來選擇性地形成所要磁場路徑的結構使開關電壓調(diào)節(jié)器的開關的頂部上的電感最大化及最小化。微凸塊的最大電流能力及開關的大小經(jīng)選擇以匹配可經(jīng)構造以達成所要電感與最大l/r比率(電感/電阻)的電感器芯面積、磁場路徑長度及匝數(shù)。此還與開關的面積相匹配使得電感器可構建于對應開關的頂部上。此結構可接著視為形成開關調(diào)節(jié)器的單位元件。所述單位元件可為多相降壓的單個相位或具有耦合電感器的單位元件。

根據(jù)本發(fā)明的各方面的一些實施例提供一種包含集成電路的封裝，其包括：集成電路(ic)芯片，其包含系統(tǒng)單芯片(soc)及電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器包含串聯(lián)連接的第一與第二晶體管；多層式襯底，其通過微凸塊耦合到所述ic芯片，所述微凸塊包含至少一個微凸塊陣列，所述多層式襯底包含至少一個重分布層及多個導通體，其中從所述至少一個微凸塊陣列中的所述微凸塊中的選定者延伸的選定導通體由所述至少一個重分布層成對地耦合，其中所述選定導通體電耦合到所述選定導通體中圍繞所述微凸塊的其它選定導通體；其中所述選定導通體及所述至少一個微凸塊陣列中的所述微凸塊形成電感器結構的至少一部分；且其中電感器結構的所述至少一部分經(jīng)定位以對應于所述電壓調(diào)節(jié)器的所述第一及第二晶體管的布局區(qū)。在一些實施例中，所述多層式襯底包含將所述選定導通體電耦合到所述選定導通體中圍繞所述微凸塊的其它選定導通體的重分布層。在一些實施例中，所述ic芯片的金屬層將所述選定導通體電耦合到所述選定導通體中圍繞所述微凸塊的其它選定導通體。在一些實施例中，所述至少一個微凸塊陣列布置成圖案且經(jīng)連接以便在所述ic芯片的操作期間形成至少一個閉合環(huán)路磁場。在一些實施例中，所述微凸塊包含用于電力連接及接地連接的微凸塊，且所述用于電力連接及接地連接的微凸塊圍繞所述至少一個微凸塊陣列的對置側(cè)。在一些實施例中，所述至少一個微凸塊陣列包含包含第一微凸塊陣列及第二微凸塊陣列，所述第一微凸塊陣列及所述第二微凸塊陣列中的每一者包含第一組微凸塊及第二組微凸塊，所述第一組微凸塊布置成一對平行線，所述第二組微凸塊布置成平行于所述對平行線的另一對平行線，所述另外的平行線中的所述線由所述第一組微凸塊的所述對平行線分開，所述第一及第二微凸塊陣列的所述第一組微凸塊經(jīng)配置以用于沿第一方向傳遞電流，且所述第一及第二微凸塊陣列的所述第二組微凸塊經(jīng)配置以用于沿第二方向傳遞電流，所述第二方向與所述第一方向相反。在一些此類實施例中，所述至少一個微凸塊陣列包含介于所述第一微凸塊陣列與所述第二微凸塊陣列之間的第三微凸塊陣列，所述第三微凸塊陣列包含第一組微凸塊及第二組微凸塊，所述第三微凸塊陣列的所述第一組微凸塊經(jīng)配置以用于沿所述第二方向傳遞電流，且所述第三微凸塊陣列的所述第二組微凸塊經(jīng)配置以用于沿所述第一方向傳遞電流。

根據(jù)本發(fā)明的各方面的其它實施例提供一種供在提供包含嵌入式電壓調(diào)節(jié)器的系統(tǒng)單芯片(soc)時使用的方法，其包括：形成多層式襯底的重分布層；在所述多層式襯底中形成至少一個導通體陣列，所述至少一個導通體陣列形成電感器的至少一部分，所述至少一個導通體陣列中的所述導通體中的至少一些通過由所述重分布層提供的連接而電連接；在所述至少一個導通體陣列中的導通體之間沉積磁性材料；將包含所述電壓調(diào)節(jié)器的ic芯片連接到所述至少一個導通體陣列，所述ic芯片通過至少一個微凸塊陣列而連接到所述至少一個導通體陣列，所述至少一個微凸塊陣列下伏于所述電壓調(diào)節(jié)器的開關晶體管的布局下，所述微凸塊中的至少一些通過由所述ic芯片的金屬層提供的連接而電連接，所述至少一個導通體陣列、所述至少一個微凸塊陣列、由所述重分布層提供的所述連接及由所述金屬層提供的所述連接形成電感器。在一些實施例中，所述至少一個導通體陣列包括第一導通體陣列及第二導通體陣列，其中由所述ic芯片的所述金屬層提供的所述連接及由所述重分布層提供的所述連接經(jīng)布置使得在所述第一導通體陣列及所述第二導通體陣列的第一組導通體中流動的電流將沿與所述第一導通體陣列及所述第二導通體陣列的第二組導通體的電流流動相反的方向流動，其中針對每一陣列，所述第一組導通體中的導通體由所述第二組導通體中的導通體側(cè)面相接。在一些此類實施例中，所述第一及第二組導通體中的每一者包含線性布置的導通體。一些實施例進一步包含形成提供電力供應路徑的多個第三導通體及提供接地路徑的多個第四導通體，其中所述多個第三導通體及所述多個第四導通體位于所述第一導通體陣列及所述第二導通體陣列的相對側(cè)上。在一些實施例中，所述電壓調(diào)節(jié)器包含串聯(lián)耦合于較高電壓源與較低電壓源之間的高側(cè)開關與低側(cè)開關，且所述ic芯片連接到所述導通體，使得所述高側(cè)開關及所述低側(cè)開關疊覆于所述第一導通體陣列及所述第二導通體陣列上。在一些實施例中，由所述重分布層及所述ic芯片的所述金屬層提供的所述連接用于提供以使施加到電感器節(jié)點上的信號的電感最大化且使施加到來自所述較高電壓源及所述較低電壓源的信號的電感最小化的連接。

在審閱本揭示內(nèi)容后將更全面地理解本發(fā)明的這些及其它方面。

附圖說明

圖1圖解說明用于耦合硅襯底與封裝的緊密相貼微凸塊陣列。

圖2圖解說明根據(jù)本發(fā)明的各方面的微凸塊陣列。

圖3圖解說明根據(jù)本發(fā)明的各方面的集成電感器。

圖4圖解說明根據(jù)本發(fā)明的各方面的另一微凸塊陣列。

圖5展示根據(jù)本發(fā)明的各方面的另一集成電感器。

圖6展示圖5的集成電感器以及用于電力轉(zhuǎn)換器的連接。

圖7展示用于包含旁路開關的降壓調(diào)節(jié)器的圖6的結構的vdd連接及gnd連接的樣本布局關系。

圖8展示包含旁路開關的降壓調(diào)節(jié)器的部分電路示意圖。

圖9圖解說明包含硅上vdd節(jié)點及硅上lx節(jié)點的實例性三維布局。

圖10展示根據(jù)本發(fā)明的各方面的用于另一實例性集成電感器的結構。

圖11展示根據(jù)本發(fā)明的各方面的用于又一實例性集成電感器的結構。

圖12展示典型倒裝芯片多層式襯底封裝。

圖13圖解說明根據(jù)本發(fā)明的各方面的實例性多層式封裝襯底的橫截面及其環(huán)境。

圖14a到c圖解說明根據(jù)本發(fā)明的各方面的封裝襯底內(nèi)的電感器的制作，其中所述封裝襯底耦合到soc。

具體實施方式

圖1圖解說明用于耦合硅襯底與封裝的緊密相貼微凸塊陣列。舉例來說，所述硅襯底可為用于soc的硅襯底。圖1的微凸塊可視為位于硅襯底上，以較暗橫截面圖解說明的第一組微凸塊(例如，微凸塊111)將電流從硅襯底輸送出去，而以較亮橫截面圖解說明的第二組微凸塊(例如，微凸塊121)將電流輸送到硅襯底中。通常，當電流流動穿過微凸塊時，在微凸塊周圍產(chǎn)生磁場。將電流輸送到硅襯底中的微凸塊周圍的磁場具有第一磁場定向131，且將電流從硅襯底輸送出去的微凸塊周圍的場具有第二相對磁場定向135。針對使電流沿相同方向流動的成一線的微凸塊，介于微凸塊之間的磁場相抵消，且可形成較長磁場路徑，舉例來說，將電流輸送到硅襯底中的成第一線的微凸塊的磁場路徑141及將電流從硅襯底輸送出去的成第二線的微凸塊的磁場路徑145。

圖2圖解說明根據(jù)本發(fā)明的各方面的微凸塊陣列。在圖2中，微凸塊陣列包含用于將電流輸送到硅襯底(舉例來說，用于soc的硅襯底)中的第一組微凸塊及用于將電流從硅襯底輸送出去的第二組微凸塊。在圖2中，第一組微凸塊以較亮橫截面展示(例如，微凸塊221)，且第二組微凸塊以較暗橫截面展示(例如，微凸塊211)。在各種實施例中，微凸塊以用以形成閉合環(huán)路磁場環(huán)路的方式排序。在圖2的實施例中，第二組微凸塊中的微凸塊布置成兩條鄰近且平行的線，其中每一線的微凸塊與另一線的微凸塊偏移。第一組微凸塊中的微凸塊也布置成平行于第一組中的微凸塊的兩條線的兩條平行線，其中第二組中的微凸塊的兩條線介于第一組中的微凸塊的線之間，且其中第一組的每一線的微凸塊與第二組的最接近線的微凸塊鄰近但不偏移。在微凸塊如此布置的情況下，在第二組中的微凸塊周圍于第一組中的微凸塊與第二組中的微凸塊之間形成磁場路徑。

在一些實施例中，圖2的微凸塊布置成單個導電結構。舉例來說，封裝中的導通體或銅柱可從每一微凸塊延伸到下部重分布層(rdl)(或上部rdl，這取決于硅襯底是位于硅襯底的頂部上還是下方)。第一組微凸塊中的每一微凸塊有效地電耦合到第二組微凸塊中的鄰近對應微凸塊，并且還有效地電耦合到第二組微凸塊中的下一凸塊(其中一個橋接連接耦合第一組與第二組中的每一者的來自非鄰近線的微凸塊)。針對兩組的成一對鄰近線的微凸塊，此可通過下部rdl金屬耦合每一微凸塊的導通體或銅柱而實現(xiàn)，其中硅底部(或頂部，取決于定向)金屬耦合兩組的成另一對鄰近線的微凸塊。在圖2中，此示意性地展示為較亮線(例如，線231)耦合下部rdl中的微凸塊，且較暗線(例如，線235)耦合硅底部金屬中的微凸塊，但在一些實施例中，硅底部金屬連接可由上部rdl連接替代。在一些實施例中，與線相關聯(lián)的箭頭的方向展示下部rdl及硅底部金屬中的電流流動的方向。在圖2的實例中，在磁場芯周圍形成13個環(huán)路，由電流環(huán)路形成的磁場路徑展示為粗線251。

圖3圖解說明根據(jù)本發(fā)明的各方面的集成電感器。如圖3中所圖解說明，圖3的集成電感器芯包含圖2的微凸塊陣列中的兩者，其中第一微凸塊陣列333與第二微凸塊陣列335并排布置。在圖3中所圖解說明的實施例中，形成每一微凸塊陣列的微凸塊的線彼此平行。在一些實施例中且如圖3中所圖解說明，磁性材料321位于封裝中介于從微凸塊延伸的導通體或銅柱之間。舉例來說，所述磁性材料可為形成用于電感器的鐵氧體芯的鐵氧體。

如圖3中所進一步展示，第一微凸塊陣列與第二微凸塊陣列可使用金屬跡線或?qū)Ь€341(舉例來說，半導體金屬層的部分)電連接在一起，其中金屬跡線將來自第一微凸塊陣列的微凸塊連接到來自第二微凸塊陣列的微凸塊。

對可被視為磁體積的事物的包裝可通過使用如圖4中所展示的另一微凸塊陣列而改進。圖4圖解說明根據(jù)本發(fā)明的各方面的另一微凸塊陣列。如同圖2的微凸塊陣列，圖4的微凸塊陣列包含第一組微凸塊(舉例來說，包含微凸塊411)及第二組微凸塊(舉例來說，包含微凸塊421)。圖4的陣列的第一組微凸塊及第二組微凸塊的布置也如同圖2的陣列的布置，且圖4的微凸塊也通常作為圖2的微凸塊(舉例來說，使用rdl及/或半導體金屬層連接431及435)而電耦合。

然而，在圖4的微凸塊陣列中，到硅襯底中或從硅襯底出去的電流的輸送在與圖2的微凸塊陣列相比時是相反的。因此，針對圖4的微凸塊陣列，可被視為提供微凸塊的外圍線的第一組微凸塊用于將電流從硅襯底輸送出去，且可被視為提供微凸塊的內(nèi)部線的第二組微凸塊用于將電流從硅襯底輸送出去。在根據(jù)此布置輸送電流的情況下，可形成磁場環(huán)路451。

圖5展示根據(jù)本發(fā)明的各方面的另一集成電感器。圖5的集成電感器如同圖3的集成電感器，但另外利用圖4的微凸塊陣列。圖5的集成電感器包含第一微凸塊陣列533及第二微凸塊陣列537，其中所述第一及第二微凸塊陣列如關于圖2及3所論述。然而，不同于圖3的集成電感器，插置有第三微凸塊陣列535，其中第三微凸塊陣列如關于圖4所論述。

另外，在一些實施例中且如圖5中所圖解說明，磁性材料521位于封裝中介于從微凸塊延伸的導通體或銅柱之間。舉例來說，所述磁性材料可為形成用于電感器的鐵氧體芯的鐵氧體。并且，如圖5中所進一步展示，第一與第三微凸塊陣列可使用金屬跡線或?qū)Ь€541連接在一起，其中金屬跡線541將來自第一微凸塊陣列的微凸塊連接到來自第三微凸塊陣列的微凸塊。類似地，第三與第二微凸塊陣列可使用金屬跡線或?qū)Ь€543連接在一起，其中金屬跡線543將來自第三微凸塊陣列的微凸塊連接到來自第二微凸塊陣列的微凸塊。

與圖3的集成電感器相比，圖5的集成電感器具有穿過不同微凸塊陣列的平行微凸塊的鄰近線的相對電流流動。相對電流流動產(chǎn)生圖5中以波浪線展示的另外的磁路徑551及553。相對電流流動增加從微凸塊延伸的鄰近導體的互電感，從而增加結構的總體電感。

圖6展示圖5的集成電感器以及用于電力轉(zhuǎn)換器的連接。舉例來說，所述電力轉(zhuǎn)換器可為降壓電力轉(zhuǎn)換器。

針對也可為降壓調(diào)節(jié)器的降壓電力轉(zhuǎn)換器，使供應連接及接地連接的電感最小化而同時使電感最大化可為優(yōu)選的。在圖6中，vdd連接611及gnd連接621位于其中通過將用于vdd連接及gnd連接的微凸塊放置成挨著具有類似電流流動方向的微凸塊而使磁通量減小的區(qū)域中。在圖6的實施例中，vdd微凸塊是沿著第一微凸塊陣列中的微凸塊的外線而線性布置，且gnd微凸塊是沿著第二微凸塊陣列中的微凸塊的外線而線性布置。在此方面，可注意到，針對降壓電力轉(zhuǎn)換器，vdd的電流及gnd的電流沿相同方向流動，此不同于其中vdd電流與gnd電流將沿相反方向流動的典型電路。此外，vdd微凸塊及gnd微凸塊線性延伸經(jīng)過包含所述微凸塊陣列中的微凸塊的區(qū)，從而提供較長微凸塊連接條帶，此可使有效磁場路徑延伸且進一步降低vdd連接及gnd連接的電感。

在圖6中，還標記降壓調(diào)節(jié)器的電感器lx節(jié)點631及電壓輸出vout節(jié)點633。lx節(jié)點展示為處于第三(中間)微凸塊陣列的端處、具有到第一微凸塊陣列中的第一微凸塊的連接。vout節(jié)點展示為耦合到第二微凸塊陣列中的最后微凸塊。

在許多實施例中，圖6的結構覆疊于降壓調(diào)節(jié)器的開關的布局上(或下伏于所述布局下，取決于硅/封裝定向)。圖7展示用于包含旁路開關的降壓調(diào)節(jié)器的圖6的結構的vdd連接及gnd連接的樣本布局關系。圖8展示包含旁路開關的降壓調(diào)節(jié)器的部分電路示意圖。如圖8中所展示，具有旁路開關的降壓調(diào)節(jié)器包含耦合于vdd與gnd之間的高側(cè)開關811及低側(cè)開關813，其中l(wèi)x節(jié)點815介于高側(cè)開關與低側(cè)開關之間。電感器817耦合lx節(jié)點與vout節(jié)點，其中第一旁路開關819a及第二旁路開關819b與電感器并聯(lián)耦合。雖然圖8中展示兩個旁路開關，但應認識到，在各種實施例中，可提供僅單個旁路開關。

返回到圖7，用于具有旁路開關的降壓調(diào)節(jié)器的布局包含用于高側(cè)開關711a、711b的區(qū)及用于低側(cè)開關713a、713b的區(qū)。用于高側(cè)開關及低側(cè)開關的區(qū)介于用于vdd751及gnd753的連接與微凸塊之間。如圖7中所展示，vdd連接圍繞高側(cè)開關且gnd連接圍繞低側(cè)開關。用于vdd及gnd的連接及微凸塊如關于圖6所論述，即位于電感芯區(qū)外部且與電感芯區(qū)的相對側(cè)側(cè)面相接。并且，如圖7中所展示，旁路開關布局區(qū)包含介于低側(cè)開關區(qū)的部分之間的第一區(qū)719a及挨著低側(cè)開關區(qū)的一側(cè)的第二區(qū)719b。lx節(jié)點連接755展示為位于用于旁路開關的第一及第二區(qū)的一側(cè)上，其中vout節(jié)點連接757位于相對側(cè)上。

圖9圖解說明包含硅上vdd節(jié)點911及硅上lx節(jié)點913的實例性三維布局。所述布局展示硅上vdd節(jié)點通過多個柱917a到917c連接到封裝襯底上的vdd節(jié)點915，所述封裝襯底展示為平行于硅。硅上lx節(jié)點也通過柱919a與一系列rdl連接器921a到921c而連接到rdl(及在各種實施例中，封裝襯底)，所述一系列rdl連接器中的每一者通過相應柱925a到925f耦合到硅923a到923c上的一系列連接器中的一者。如圖8中所圖解說明，耦合到lx節(jié)點的連接器及柱的相對位置基本上為關于圖2所論述的結構的部分的鏡像。

針對上文所論述的電感結構中的每一者，有效磁場路徑長度與微凸塊及上部/下部rdl金屬內(nèi)所含的芯面積相比的比率通常確定可獲得的電感。此還與填充芯區(qū)的材料的相對磁導率成比例。

下文章節(jié)中論述數(shù)個實例。本發(fā)明的一方面涉及優(yōu)化電感器架構及開關區(qū)。

通常，優(yōu)化考慮包含：

1)凸塊的電流載運能力及連接凸塊的rdl層的厚度界定對凸塊數(shù)/相位的初始選擇。在實例1及2中，此為1a/相位，且在實例3中，此為3a/相位；

2)針對給定過程節(jié)點，經(jīng)優(yōu)化開關的典型電流密度界定面積(4a/mm^2界定180nm，>15a/mm^2界定28nm)；

3)針對開關大小，還涉及最優(yōu)開關頻率及目標電感的大小；

4)在給出相對磁導率的情況下，可確定最優(yōu)匝數(shù)以使品質(zhì)因數(shù)最大化；

5)在下文實例中，此受凸塊尺寸限制。在其它方面，將減小經(jīng)組合結構的面積以實現(xiàn)最大電力遞送密度；

6)除磁導率外，還可能希望確認場強度對磁性材料芯的飽和度。

實例1(具有如圖6中所展示的結構)

過程節(jié)點：180nm

額定電流：1a/凸塊

磁路徑長度/芯面積：1.8mm/(70umx50um)x3(3個“芯”，如圖6中所展示)

匝數(shù)：13/芯

總電感：lx節(jié)點處1nh(空氣芯)

vdd/gnd電感<35ph

注意，圖中所展示的由磁路徑線定界的芯區(qū)可填充有磁性材料，且1nh將與材料的相對磁導率成比例地增加。理想地，vdd/gnd區(qū)將不填充有磁性材料且將或多或少保持<50ph。

實例2(具有如圖10中所展示的結構)

過程節(jié)點：180nm

額定電流：1a/凸塊

磁路徑長度/芯面積：1.8mm/(70umx50um)

匝數(shù)：18/芯

總電感(相對磁導率>60)：lx節(jié)點處>19nh

總電阻：12mohms

品質(zhì)因數(shù)：4a/mm^2下l/r＝l.57nh/mohms

vdd/gnd電感<35ph

實例3(具有如圖11中所展示的結構)

過程節(jié)點：28nm

額定電流：3a(1a/凸塊)

磁路徑長度/芯面積：1.8mm/(70umx50um)

匝數(shù)：6/芯

總電感(相對磁導率>60)：lx節(jié)點處>2nh

總電阻：4mohms

l/r＝0.5nh/mohms

品質(zhì)因數(shù)：12a/mm^2下l/r＝0.5nh/mohms

圖12展示典型倒裝芯片多層式襯底封裝。在圖12中，rdl及中間導通體用于路由。在圖12中，soc(包含嵌入式電壓調(diào)節(jié)器)1211通過微凸塊1215而耦合到多層式襯底1213中的信號路徑。導通體(舉例來說，導通體1217)及rdl(舉例來說，rdl1219)將各種微凸塊電耦合到各種焊料球(舉例來說，接地gnd焊料球1221)。焊料球又將多層式襯底的信號路徑電耦合到印刷電路板(pcb)1223。如圖12中所展示，pcb另外包含外部電容器1225。

在本發(fā)明的各方面中，微凸塊、rdl及中間導通體的組合形成將磁場拘限于閉合環(huán)路中或減少半導體裝置的鄰近引腳的互耦合的結構。上文所論述的微凸塊陣列可至少部分地以圖13的橫截面圖解說明。

圖13圖解說明根據(jù)本發(fā)明的各方面的實例性多層式封裝襯底的橫截面及其環(huán)境。如關于圖12所論述，soc1311通過微凸塊1315電耦合到多層式襯底1313的信號路徑。襯底的信號路徑還通過焊料球1321電耦合到pcb1323。

在圖13的實例中，底部rdl層1331仍用于信號路由，但微凸塊及堆疊的兩個導通體(例如，導通體1333a、1333b)形成磁芯區(qū)。如圖13中所展示，用于磁芯的選定微凸塊可通過頂部硅金屬(例如，頂部硅金屬1341a、1341b)耦合，如關于其它圖所論述。類似地，選定導通體可通過rdl層1343耦合。磁芯區(qū)內(nèi)的電流流動展示為較暗區(qū)，并且此區(qū)構造于開關上面且使用于磁路徑的體積最大化。

在一些實施例中且如圖13中所展示，此區(qū)填充有磁性材料(例如，鐵氧體)以進一步增加電感。到lx節(jié)點的連接可處于到引腳中的第三維度，如先前所展示。注意，電感器結構使用lx與vout之間的全部可用體積(視需要，路由層除外)。

對于用于消費電子器件中的電感器，縮小尺寸及以較高頻率操作是持續(xù)趨勢。對于獨立電感器，此趨勢可總結于用于可用作現(xiàn)成組件的電感器的下表中。

對于集成解決方案，所述數(shù)據(jù)顯著分散。用于所論述解決方案的一個可能實施方案可總結于下表中。

在給出基本信息的情況下，可確定用于現(xiàn)成組件的可能結構且將其與所論述結構進行比較。此針對0402大小組件(較接近于集成電感器尺寸)提供于下表中。另外，存在可考慮的數(shù)個額外因素。當芯區(qū)減小時，磁動力及對應磁場強度通常使對具有低相對磁導率的磁性材料的選擇為優(yōu)選的，以便限制芯中可在不使芯飽和的情況下適應的場強度。在一些實施例中，針對集成電感器，可選擇具有在20到80的范圍中的相對磁導率的磁芯材料以便達到特定電感目標且仍使飽和通量密度保持低于1特斯拉。在一些實施例中，總體體積利用可從21％降低到12.6％，此可歸因于有限可用體積而預期。凸塊布置的任何圖案可經(jīng)分析以實現(xiàn)較高百分比作為品質(zhì)因數(shù)。

圖14a到c圖解說明根據(jù)本發(fā)明的各方面的封裝襯底內(nèi)的電感器的制作，其中所述封裝襯底耦合到soc。轉(zhuǎn)到圖14a，多層式襯底1413包含多個導通體，包含延伸到多層式襯底的頂部的導通體1433a到1433f。導通體1433a到1433f通常線性布置，其中導通體1433a位于一端處，導通體1433f位于相對端處。在許多實施例中，所述導通體為耦合到先前所論述的微凸塊陣列的導通體。在一些實施例中，導通體可呈柱的形式。在圖14a的實施例中，導通體可被視為兩個堆疊導通體，這是因為其延伸通過中間重分布層到達下部重分布層1435。下部重分布層耦合導通體1433a到1433f中的一些。在大多數(shù)實施例中，下部重分布層耦合來自不同組的導通體的導通體，使用術語“導通體組”來對應于耦合到如先前所論述的微凸塊組的導通體。在圖14a的實施例的情形中，多層式襯底還包含可用于信號路由的底部重分布層1431。如圖14a中所展示，多層式襯底包含導通體1433a與1433f之間的敞開體積1471。舉例來說，所述敞開體積可通過蝕刻多層式襯底而形成。

圖14b展示磁性材料沉積于敞開體積內(nèi)以形成磁芯1481。在許多實施例中，所述磁性材料為具有適用于集成電感器的相對磁導率的鐵氧體或鎳鋅鐵氧體。如圖14b中所展示，磁性材料以方格圖案橫截面指定。

轉(zhuǎn)到圖14c，soc1411通過微凸塊1415電耦合到多層式襯底1413的信號路徑。如圖14c中所展示，耦合到導通體1433a到1433f中的一些的選定微凸塊是通過頂部硅金屬(例如，頂部硅金屬1441a、1441b)耦合。在大多數(shù)實施例中，頂部硅金屬耦合來自不同組的導通體的導通體。在其它實施例中，所述耦合由第四rdl層而非頂部硅金屬提供。襯底的信號路徑還可通過焊料球1421電耦合到pcb(未展示)。在一些實施例中，soc在供應節(jié)點(vdd)、負載輸出節(jié)點(out)、電感器lx節(jié)點及接地節(jié)點(g)處電耦合到襯底。在一些實施例中，焊料球還提供在供應節(jié)點、負載輸出節(jié)點、電感器lx節(jié)點及接地節(jié)點處襯底到pcb(未展示)的耦合。在此方面，提供用于vdd信號的路徑的導通體1441位于導通體1433a到1433f的第一側(cè)的外部且鄰近所述第一側(cè)，且導通體1443位于導通體1433a到1433f的相對側(cè)的外部且鄰近所述相對側(cè)。

雖然已關于各種實施例論述了本發(fā)明，但應認識到，本發(fā)明包括由本揭示內(nèi)容支持的新穎且非顯而易見技術方案。