ⅰ.優(yōu)先權(quán)要求

本申請要求于2014年12月5日提交的題為“strappedcontact(捆扎式觸點)”的美國臨時專利申請?zhí)?2/088,249以及于2015年3月26日提交的美國非臨時專利申請?zhí)?4/670,280的優(yōu)先權(quán)，它們的內(nèi)容通過援引全部明確納入于此。

ⅱ.領域

本公開一般涉及晶體管技術(shù)。

ⅲ.相關技術(shù)描述

技術(shù)進步已產(chǎn)生越來越小且越來越強大的計算設備。例如，當前存在各種各樣的便攜式個人計算設備，包括較小、輕量且易于由用戶攜帶的無線計算設備，諸如便攜式無線電話、個人數(shù)字助理(pda)、平板計算機、以及尋呼設備。許多此類計算設備包括被納入其中的其他設備。例如，無線電話還可包括數(shù)碼相機、數(shù)碼攝像機、數(shù)字記錄器以及音頻文件播放器。同樣，此類計算設備可處理可執(zhí)行指令，包括軟件應用，諸如可被用來接入因特網(wǎng)的web瀏覽器應用和利用照相機或攝像機并提供多媒體回放功能性的多媒體應用。

電子設備(諸如無線電話)可包括存儲器，各存儲器包括包含一個或多個存儲器單元的存儲器陣列(例如，靜態(tài)隨機存取存儲器(sram)陣列)。傳統(tǒng)存儲器陣列可使用相對較大的技術(shù)節(jié)點(例如，16納米(nm)及以上的技術(shù)節(jié)點)來制造。從16nm技術(shù)節(jié)點縮減可存在挑戰(zhàn)。例如，縮放超過16nm技術(shù)節(jié)點(例如，10nm和/或7nm技術(shù)節(jié)點)的互補金屬氧化物半導體(cmos)可使用復雜器件集成和多(例如，雙或四)掩模圖案化方案來實現(xiàn)較小器件特征。作為非限定性示例，四個掩模可被用來在10nm高密度sram陣列中蝕刻用于晶體管源極和漏極區(qū)域的觸點。由此，四個光刻印刷可被用來設計這四個掩模，這可能增加成本。另外，相對大量的光刻印刷可能使觸點經(jīng)受與源極和漏極區(qū)域的對準誤差。例如，覆蓋四個掩模來執(zhí)行不同蝕刻可增加對準誤差的可能性。

ⅳ.概述

公開了用于在高密度電路中形成用于源極/漏極區(qū)域的捆扎式觸點的技術(shù)。例如，根據(jù)10nm技術(shù)節(jié)點或7nm技術(shù)節(jié)點制造的邏輯電路可包括相對較小的管芯區(qū)域中的多個晶體管(例如，第一晶體管和毗鄰第二晶體管)。每個晶體管可包括耦合至觸點(例如，金屬觸點或局部互連)的鰭(例如，源極/漏極區(qū)域)。為了形成觸點，可實現(xiàn)雙掩模工藝來將溝槽蝕刻穿過層間電介質(zhì)以暴露鰭，并且該溝槽可用金屬來填充。該雙掩模工藝可包括將光阻材料圖案化在邏輯電路上并且將第一掩模(例如，硬掩模)圖案化在該光阻材料上?？筛鶕?jù)第一掩模來執(zhí)行第一蝕刻工藝以暴露第一晶體管的第一鰭(例如，以形成第一溝槽)。在第一蝕刻工藝之后，第二掩模(例如，硬掩模)可被圖案化在剩余光阻材料上，并且可根據(jù)該第二掩模來執(zhí)行第二蝕刻工藝以暴露第二晶體管的第二鰭(例如，以形成第二溝槽)。第一和第二溝槽可用金屬(例如，鎢、銅、硅化物等)來填充以分別在第一和第二鰭上形成第一和第二觸點。

在形成第一和第二觸點之后，另一光阻材料可被圖案化在邏輯電路上，并且第三掩模(例如，硬掩模)可被圖案化在該光阻材料上。該第三掩?？删哂杏糜诒┞兜谝缓偷诙|點的開口，并且第三蝕刻工藝可被執(zhí)行以暴露第一和第二觸點(例如，以形成第三溝槽)。該第三溝槽可用金屬來填充以形成將第一觸點耦合至第二觸點的“捆扎式觸點”。如本文所使用的，“捆扎式觸點”是金屬觸點，該金屬觸點使用其他金屬觸點將兩個或更多個鰭直接或間接地電耦合。該捆扎式觸點可在相對較小的管芯區(qū)域中擴展多個晶體管的源極/漏極區(qū)域。

在特定方面，一種裝置包括第一晶體管的第一鰭以及第二晶體管的第二鰭。該裝置還包括耦合至第一鰭的第一觸點以及耦合至第二鰭的第二觸點。該裝置進一步包括耦合至第一觸點并耦合至第二觸點的捆扎式觸點。

在另一特定方面，一種用于在使用小于16納米(nm)的半導體制造工藝制造的半導體器件中形成觸點的方法包括圖案化第一光阻材料以將第一圖案施加到硬掩模。該第一圖案被設計成暴露第一晶體管的第一鰭。該方法還包括圖案化第二光阻材料以將第二圖案施加到硬掩模。該第二圖案被設計成暴露第二晶體管的第二鰭。該方法進一步包括根據(jù)第一圖案將第一溝槽蝕刻穿過層間電介質(zhì)以暴露第一鰭并根據(jù)第二圖案將第二溝槽蝕刻穿過該層間電介質(zhì)以暴露第二鰭。該方法進一步包括將金屬沉積到第一溝槽中以形成第一觸點。該方法進一步包括將金屬沉積到第二溝槽中以形成第二觸點。該方法進一步包括形成耦合至第一觸點并耦合至第二觸點的捆扎式觸點。

在另一特定方面，一種非瞬態(tài)計算機可讀電介質(zhì)包括用于在使用小于16納米(nm)的半導體制造工藝制造的半導體器件中形成觸點的指令。該指令在由處理器執(zhí)行時使該處理器發(fā)起圖案化第一光阻材料以將第一圖案施加到硬掩模。該第一圖案被設計成暴露第一晶體管的第一鰭。該指令能被進一步執(zhí)行以使處理器發(fā)起圖案化第二光阻材料以將第二圖案施加到硬掩模。該第二圖案被設計成暴露第二晶體管的第二鰭。該指令還能被執(zhí)行以使處理器發(fā)起根據(jù)第一圖案將第一溝槽蝕刻穿過層間電介質(zhì)以暴露第一鰭并發(fā)起根據(jù)第二圖案將第二溝槽蝕刻穿過該層間電介質(zhì)以暴露第二鰭。該指令還能被執(zhí)行以使處理器發(fā)起將金屬沉積到第一溝槽中以形成第一觸點并發(fā)起將金屬沉積到第二溝槽中以形成第二觸點。該指令能被進一步執(zhí)行以使處理器發(fā)起形成耦合至第一觸點并耦合至第二觸點的捆扎式觸點。

在另一特定方面，一種設備包括用于圖案化第一光阻材料以將第一圖案施加到硬掩模的裝置。該第一圖案被設計成暴露第一晶體管的第一鰭。該設備還包括用于圖案化第二光阻材料以將第二圖案施加到硬掩模的裝置。該第二圖案被設計成暴露第二晶體管的第二鰭。該設備進一步包括用于將第一溝槽和第二溝槽蝕刻穿過層間電介質(zhì)的裝置。第一溝槽是根據(jù)第一圖案蝕刻的以暴露第一鰭并且第二溝槽是根據(jù)第二圖案蝕刻的以暴露第二鰭。該設備還包括用于將金屬沉積到第一溝槽中以形成第一觸點的裝置以及用于將金屬沉積到第二溝槽中以形成第二觸點的裝置。該設備進一步包括用于形成耦合至第一觸點并耦合至第二觸點的捆扎式觸點的裝置。

由所公開的實施例中的至少一個實施例提供的一個特定優(yōu)勢是在蝕刻用于至源極/漏極區(qū)域的觸點的溝槽時降低對準誤差和成本的能力。例如，針對小于16nm的技術(shù)節(jié)點，精簡數(shù)目的掩模(例如，與四個掩模相比的兩個掩模)可被用于蝕刻用于源極/漏極觸點的溝槽。精簡數(shù)目的掩?？山档鸵蚋采w多個掩模來執(zhí)行蝕刻而引起的對準誤差的可能性并且還可降低工藝成本。本公開的其他方面、優(yōu)點和特征將在閱讀了整個申請后變得明了，整個申請包括以下章節(jié)：附圖簡述、詳細描述、以及權(quán)利要求書。

ⅴ.附圖簡述

圖1a是解說用于形成具有捆扎式觸點的半導體器件的特定階段的示圖；

圖1b是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖1c是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖1d是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖1e是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖1f是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖1g是解說用于形成具有捆扎式觸點的半導體器件的另一特定階段的示圖；

圖2是解說根據(jù)圖1a-1g的技術(shù)形成的半導體器件的一部分的橫截面視圖的示圖；

圖3是用于形成具有捆扎式觸點的半導體器件的方法的特定解說性實施例的流程圖；

圖4是包括基于關于圖1a-圖3所描述的技術(shù)設計的半導體器件的設備的框圖；以及

圖5是用于基于關于圖1a-圖3所描述的技術(shù)制造電子設備的制造過程的特定解說性實施例的數(shù)據(jù)流圖。

ⅵ.詳細描述

參照圖1a，示出了解說用于形成具有捆扎式觸點(strappedcontact)的半導體器件的特定階段100的示圖。在解說性實施例中，半導體器件可包括靜態(tài)隨機存取存儲器(sram)位單元114(例如，六晶體管(6t)sram位單元)。然而，解說性實施例不應當被解讀為進行限定。例如，在替換實施例中，半導體器件可包括替換邏輯電路(例如，動態(tài)隨機存取存儲器(dram)單元、磁性隨機存取存儲器(mram)單元等)。形成具有捆扎式觸點的半導體器件可容適其中來自不同晶體管的鰭(例如，源極和漏極區(qū)域)相對靠近的高密度架構(gòu)。例如，如以下更詳細地描述的，本文所描述的技術(shù)可通過增大鰭間距(例如，源極/漏極區(qū)域間距)并且改進不同晶體管的源極/漏極區(qū)域的觸點對準來容適16nm以下的技術(shù)節(jié)點(例如，10nm技術(shù)節(jié)點和/或7nm技術(shù)節(jié)點)。

在圖1a中所解說的階段100，可從sram位單元114的基板蝕刻多個鰭116、118、120、122。例如，可從基板蝕刻第一鰭116，可從基板蝕刻第二鰭118，可從基板蝕刻第三鰭120，并且可從基板蝕刻第四鰭122。在特定實施例中，基板是硅基板。由此，每個鰭116、118、120、122可以是硅鰭。

為了蝕刻每個鰭116、118、120、122，可在基板的表面上形成光阻材料，可在該光阻材料之上放置硬掩模，并且可根據(jù)該硬掩模的設計圖案來蝕刻鰭116、118、120、122?？筛鶕?jù)雙掩模光刻-蝕刻-光刻-蝕刻(lele)工藝、自對準雙圖案化(sadp)工藝、或者自對準四倍圖案化(saqp)工藝來蝕刻鰭116、118、120、122。

參照圖1b，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段102的示圖。在階段102，可在第一鰭116之上形成第一柵極124，可在第二、第三和第四鰭118、120、122之上形成第二柵極126，可在第一、第二和第三鰭116、118、120之上形成第三柵極128，并且可在第四鰭122之上形成第四柵極130。在特定實施例中，每個柵極124、126、128、130可以是金屬柵極。在替換實施例中，每個柵極124、126、128、130可以是多晶柵極。

可使用替代柵極鑲嵌工藝來形成柵極124、126、128、130。例如，多晶硅(未示出)可作為“虛柵極”沉積在sram位單元114中。為了解說，可基于圖1b中所描繪的柵極124、126、128、130的布局在sram位單元114中沉積兩條垂直多晶硅線。例如，可在sram位單元114中沉積根據(jù)第一和第二柵極124、126的圖案形成的第一垂直多晶硅線，并且可在sram位單元114中沉積根據(jù)第三和第四柵極128、130的圖案形成的第二垂直多晶硅線。在形成第一和第二垂直多晶硅線之后，第一多晶硅線可被切割以生成第一虛柵極(基于第一柵極124)和第二虛柵極(基于第二柵極126)。另外，第二多晶硅線可被切割以生成第三虛柵極(基于第三柵極128)和第四虛柵極(基于第四柵極130)。

在已形成虛柵極之后，可沿虛柵極的側(cè)壁形成分隔件材料(未示出)。在特定實施例中，分隔件材料可包括氮化硅。在沿虛柵極的側(cè)壁形成分隔件材料之后，可將層間電介質(zhì)(ild)(未示出)沉積到sram位單元114中。在特定實施例中，ild可包括氧化硅。該ild可經(jīng)受化學機械拋光(cmp)工藝來暴露多晶硅虛柵極。

在cmp工藝之后，多晶硅虛柵極可被移除。例如，可經(jīng)由濕法蝕刻工藝來移除多晶硅虛柵極以形成柵極溝槽。該柵極溝槽可用高介電常數(shù)(高k)的介電層(未示出)來填充。在高k介電層被沉積到柵極溝槽中之后，可將柵極124、126、128、130沉積在高k介電層之上。

第一鰭116和第一柵極124分別是sram位單元114中的第一晶體管的源極/漏極區(qū)域和柵極。第一鰭116和第三柵極128分別是sram位單元114中的第二晶體管的源極/漏極區(qū)域和柵極。第二鰭118和第三柵極128分別是sram位單元114中的第三晶體管的源極/漏極區(qū)域和柵極。第三鰭120和第二柵極126分別是sram位單元114中的第四晶體管的源極/漏極區(qū)域和柵極。第四鰭122和第二柵極126分別是sram位單元114中的第五晶體管的源極/漏極區(qū)域和柵極。第四鰭122和第四柵極130分別是sram位單元114中的第六晶體管的源極/漏極區(qū)域和柵極。

參照圖1c，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段104的示圖。在階段104，可實現(xiàn)雙掩模工藝(與四掩模工藝不同)以在ild沉積和平坦化之后打開(例如，“暴露”)鰭116、118、120、122的源極和漏極區(qū)域。

為了解說，第一光阻材料可被放置在sram位單元114的表面上以將第一圖案施加到硬掩模。可沿第一鰭116和第三鰭120圖案化第一光阻材料。例如，第一光阻材料的第一圖案中的開口132可被設計成暴露第一鰭116和第三鰭120(例如，非毗鄰鰭)。在圖案化第一光阻材料來轉(zhuǎn)移第一圖案以凸顯硬掩模之后，第一光阻材料可被剝離。

可應用類似掩模技術(shù)來暴露第二鰭118和第四鰭122。為了解說，第二光阻材料可被放置在sram位單元114的表面上以將第二圖案施加到硬掩模。可沿第二鰭118和第四鰭122圖案化第二光阻材料。例如，第二光阻材料的第二圖案中的開口134可被設計成暴露第二鰭118和第四鰭122(例如，非毗鄰鰭)。在圖案化第二光阻材料來轉(zhuǎn)移第二圖案以凸顯硬掩模之后，第二光阻材料可被剝離。

在圖案化第一和第二光阻材料后，溝槽可被蝕刻到開口132、134中。例如，溝槽可被蝕刻到ild中以暴露第一鰭116，并且溝槽可被蝕刻到ild中以暴露第三鰭120。另外，溝槽可被蝕刻到ild中以暴露第二鰭118，并且溝槽可被蝕刻到ild中以暴露第四鰭122。

因為不同晶體管的鰭(例如，源極和漏極)在16nm以下的技術(shù)節(jié)點(例如，10nm技術(shù)節(jié)點和/或7nm技術(shù)節(jié)點)中相對靠近，所以圖1c中所解說的雙掩模工藝可降低可歸因于四掩模辦法的基于光刻印刷的對準誤差。為了解說，在毗鄰鰭(例如，第一與第二鰭116、118、第二與第三鰭118、120、以及第三與第四鰭120、122)之間可存在相對較小的間距。圖1c中所解說的雙掩模工藝可并發(fā)地蝕刻穿過ild至非毗鄰鰭。在非毗鄰鰭處蝕刻穿過ild可在掩模的光刻印刷期間放寬工藝控制約束，因為非毗鄰鰭之間的距離與毗鄰鰭之間的距離相比較而言相對較大。另外，失準誤差和成本(原本可存在于四掩模工藝中)可被降低。例如，與用于兩個掩模的光刻印刷相比，四掩模工藝可包括用于四個掩模的光刻印刷，并且由此四掩模工藝可能因掩模覆蓋而更易遭受對準誤差(例如，與掩模中的開口位置相對應的誤差)。

參照圖1d，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段106的示圖。在階段106，根據(jù)開口132、134蝕刻的溝槽可用金屬來填充以創(chuàng)建源極和漏極觸點(例如，金屬觸點)。該金屬觸點可包括鎢、銅、硅化物、或任何其他金屬。

例如，第一金屬觸點136、第二金屬觸點138、以及第三金屬觸點140可被沉積在第一鰭116的源極/漏極區(qū)域上(例如，沉積到ild開口132中)。金屬觸點136、138、140可經(jīng)由沿柵極124、128側(cè)壁的分隔件材料(未示出)與柵極124、128分隔開。另外，第四金屬觸點142和第五金屬觸點144可被沉積在第二鰭118的源極/漏極區(qū)域上(例如，沉積到ild開口134中)。每個金屬觸點142、144可經(jīng)由沿柵極126、128側(cè)壁的分隔件材料(未示出)與柵極126、128分隔開。第六金屬觸點146和第七金屬觸點148可被沉積在第三鰭120的源極/漏極區(qū)域上(例如，沉積到ild開口132中)。每個金屬觸點146、148可經(jīng)由沿柵極126、128側(cè)壁的分隔件材料(未示出)與柵極126、128分隔開。第八金屬觸點150、第九金屬觸點152、以及第十金屬觸點154可被沉積在第四鰭122的源極/漏極區(qū)域上(例如，沉積到ild開口134中)。每個金屬觸點150、152、154可經(jīng)由沿柵極126、130側(cè)壁的分隔件材料(未示出)與柵極126、130分隔開。

圖1d中的金屬觸點可作為源極/漏極區(qū)域的局部互連來操作。例如，金屬觸點可在sram位單元114中提供至鰭的源極/漏極區(qū)域的導電路徑。在金屬觸點被沉積之后，該金屬觸點可被平坦化。

參照圖1e，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段108的示圖。在階段108，可在sram位單元114的柵極124、126、128、130上蝕刻柵極觸點的溝槽。例如，第一柵極觸點156的溝槽可被蝕刻穿過ild至第一柵極124，第二柵極觸點158的溝槽可被蝕刻穿過ild至第二柵極126，第三柵極觸點160的溝槽可被蝕刻穿過ild至第三柵極128，并且第四柵極觸點162的溝槽可被蝕刻穿過ild至第四柵極130。

可使用單掩模工藝或雙掩模工藝來蝕刻柵極觸點156、158、160、162的溝槽。例如，在單掩模工藝期間，光阻材料可被施加到sram位單元114的表面。在柵極觸點156、158、160、162的位置處具有開口的單掩模(例如，硬掩模)可被圖案化在光阻材料上。在單掩模被圖案化之后，溝槽可被蝕刻到該單掩模的開口中。例如，溝槽可被蝕刻到圖1e中所解說的柵極觸點156、158、160、162位于的區(qū)域處的ild中。

在雙掩模工藝期間，光阻材料可被施加到sram位單元114的表面，并且在第一和第三柵極觸點156、160的位置處具有開口的第一掩模(例如，硬掩模)可被圖案化在該光阻材料上。在第一掩模被圖案化之后，溝槽可被蝕刻到該第一掩模的開口中。例如，溝槽可被蝕刻到圖1e中所解說的第一和第三柵極觸點156、160位于的區(qū)域處的ild中。在溝槽被蝕刻到ild中之后，在第二和第四柵極觸點158、162的位置處具有開口的第二掩模(例如，硬掩模)也可被圖案化在光阻材料上。在第二掩模被圖案化之后，溝槽可被蝕刻到該第二掩模的開口中。例如，溝槽可被蝕刻到圖1e中所解說的第二和第四柵極觸點158、162位于的區(qū)域處的ild中。

參照圖1f，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段110的示圖。在階段110，捆扎式觸點164-176的溝槽可被蝕刻以將sram位單元114中的一個晶體管的金屬觸點(例如，源極/漏極觸點)耦合至sram位單元114中的另一晶體管的金屬觸點。

例如，可在sram位單元114中將觸點164-176的溝槽蝕刻穿過ild至金屬觸點136-154。為了蝕刻觸點164-176的溝槽，光阻材料可被施加到sram位單元114的表面，并且在觸點164-176的位置處具有開口的掩模(例如，硬掩模)可被圖案化在該光阻材料上。在掩模被圖案化之后，溝槽可被蝕刻到該掩模的開口中。例如，溝槽可被蝕刻到圖1f中所解說的觸點164-176位于的區(qū)域處的ild中。

參照圖1g，示出了解說用于形成具有捆扎式觸點的半導體器件的另一特定階段112的示圖。在階段112，階段108和110中蝕刻的溝槽可用金屬來填充以形成一個或多個捆扎式觸點。例如，金屬可被沉積到溝槽中以形成柵極觸點156、158、160、162以及觸點164-176。在特定實施例中，沉積到溝槽中以形成柵極觸點156、158、160、162以及觸點164-176的金屬可包括鎢、銅、硅化物、或任何其他金屬。在金屬被沉積到溝槽中之后，sram位單元114可經(jīng)受平坦化以平滑表面。

在圖1g所解說的實施例中，觸點166可以是將第二金屬觸點138耦合至第四金屬觸點142的“捆扎式觸點”。例如，觸點166可將第一晶體管的源極/漏極(例如，第一鰭116)耦合至第三晶體管的源極/漏極(例如，第二鰭118)。以下關于圖2描述了捆扎式觸點特征的橫截面視圖。另外，觸點172可以是將第七金屬觸點148耦合至第九金屬觸點152的捆扎式觸點。例如，觸點172可將第四晶體管的源極/漏極(例如，第三鰭120)耦合至第五晶體管的源極/漏極(例如，第四鰭122)。

由此，捆扎式觸點可在相對密集的電路(例如，根據(jù)10nm技術(shù)節(jié)點和/或7nm技術(shù)節(jié)點制造的電路)中形成不同晶體管的源極/漏極區(qū)域(例如，不同鰭)之間的連接。

參照圖2，示出了根據(jù)圖1a-1g的技術(shù)形成的半導體器件的一部分的橫截面視圖。橫截面視圖描繪了第一鰭116、第二鰭118、第二金屬觸點138、第四金屬觸點142、以及觸點164(例如，“捆扎式”觸點)。

第一鰭116的所解說的部分可與sram位單元114中的第一晶體管(例如，具有第一鰭116和第一柵極124的晶體管)的源極/漏極區(qū)域相對應。第二鰭118的所解說的部分可與sram位單元114中的第四晶體管(例如，具有第二鰭118和第二柵極126的晶體管)的源極/漏極區(qū)域相對應。

第二金屬觸點138可根據(jù)關于圖1d所描述的技術(shù)被沉積在第一鰭116上。另外，第四金屬觸點142可根據(jù)關于圖1d所描述的技術(shù)被沉積在第二鰭118上。觸點164可根據(jù)關于圖1f-1g所描述的技術(shù)被沉積在第二金屬觸點138之上并沉積在第四金屬觸點142之上。由此，觸點164可在sram單元114中形成第一晶體管和第四晶體管的源極/漏極區(qū)域之間的連接。

由此，在其中源極/漏極區(qū)域的大小被減小和/或其中單個源極/漏極區(qū)域(例如，單個鰭)被用于多個晶體管的相對密集的電路(例如，根據(jù)10nm技術(shù)節(jié)點和/或7nm技術(shù)節(jié)點制造的電路)中，捆扎式觸點(例如，觸點164)可基于觸點164來擴展源極/漏極區(qū)域。

參照圖3，示出了用于形成具有捆扎式觸點的半導體器件的方法300的特定解說性實施例的流程圖?？墒褂藐P于圖5所描述的制造裝備來執(zhí)行方法300。

方法300包括在302，圖案化第一光阻材料以將第一圖案施加到硬掩模。該第一圖案可被設計成暴露第一晶體管的第一鰭。例如，參照圖1c，第一光阻材料可被圖案化在sram位單元114的表面上以暴露第一鰭116(例如，根據(jù)方法300暴露“第一晶體管”的鰭)。例如，第一圖案中的開口可被設計成暴露第一鰭116。在圖案化第一光阻材料來轉(zhuǎn)移第一圖案以凸顯硬掩模之后，第一光阻材料可被剝離。

在304，圖案化第二光阻材料以將第二圖案施加到硬掩模。該第二圖案可被設計成暴露第二晶體管的第二鰭。例如，參照圖1c，第二光阻材料可被圖案化在sram位單元114的表面上以暴露第二鰭118(例如，根據(jù)方法300暴露“第二晶體管”的鰭)。例如，第二圖案中的開口可被設計成暴露第二鰭118。在圖案化第二光阻材料來轉(zhuǎn)移第二圖案以凸顯硬掩模之后，第二光阻材料可被剝離。

在306，可根據(jù)第一圖案將第一溝槽蝕刻穿過層間電介質(zhì)以暴露該第一鰭。例如，參照圖1c，溝槽可被蝕刻到ild中以暴露第一鰭116。在308，可根據(jù)第二圖案將第二溝槽蝕刻穿過層間電介質(zhì)以暴露該第二鰭。例如，參照圖1c，另一溝槽可被蝕刻到ild中以暴露第二鰭118。

在310，可將金屬沉積到第一溝槽中以形成第一觸點。例如，參照圖1d，可將金屬沉積到被蝕刻以暴露第一鰭116的溝槽中以形成金屬觸點138(例如，根據(jù)方法300形成“第一觸點”)。在特定實施例中，可將鎢、銅、硅化物、或任何其他金屬沉積到溝槽中以形成金屬觸點138。

在312，可將金屬沉積到第二溝槽中以形成第二觸點。例如，參照圖1d，可將金屬沉積到被蝕刻以暴露第二鰭118的溝槽中以形成金屬觸點142(例如，根據(jù)方法300形成“第二觸點”)。在特定實施例中，可將鎢、銅、硅化物、或任何其他金屬沉積到溝槽中以形成金屬觸點142。

在314，可形成耦合至第一觸點并耦合至第二觸點的捆扎式觸點。例如，參照圖1f-1g，可在sram位單元114中將觸點164(例如，根據(jù)方法300的“捆扎式觸點”)的溝槽蝕刻穿過ild至金屬觸點138、142。為了蝕刻觸點164的溝槽，光阻材料可被施加到sram位單元114的表面，并且在觸點164的位置處具有開口的掩模(例如，硬掩模)可被圖案化在該光阻材料上。在掩模被圖案化之后，溝槽可被蝕刻到該掩模的開口中。例如，溝槽可被蝕刻到圖1f中所解說的觸點164位于的區(qū)域處的ild中。在蝕刻溝槽之后，該溝槽可用金屬來填充以形成觸點166。在特定實施例中，沉積到溝槽中以形成觸點166的金屬可包括鎢、銅、硅化物、或任何其他金屬。在金屬被沉積到溝槽中之后，sram位單元114可經(jīng)受平坦化。

圖3的方法300可利用雙掩模工藝來蝕刻晶體管的鰭觸點(例如，源極/漏極觸點)的溝槽，各晶體管的鰭觸點在16nm以下的技術(shù)節(jié)點(例如，10nm技術(shù)節(jié)點和/或7nm技術(shù)節(jié)點)中相對靠近。雙掩模工藝可降低可歸因于四掩模辦法的基于光刻印刷的對準誤差。例如，毗鄰鰭(例如，第一與第二鰭116、118)之間可存在相對較小的間距。雙掩模工藝可在掩模的光刻印刷期間放寬工藝控制約束。為了解說，失準誤差和成本(原本可存在于四掩模工藝中)可被降低。例如，與用于兩個掩模的光刻印刷相比，四掩模工藝可包括用于四個掩模的光刻印刷，并且由此四掩模工藝可能因掩模覆蓋而更易遭受對準誤差(例如，與掩模中的開口位置相對應的誤差)。方法300還可形成觸點164(例如，捆扎式觸點)以在相對密集的電路中擴展多個晶體管的鰭116、118。

參照圖4，描繪了一種電子設備的特定解說性實施例的框圖并將其一般地標示為400。電子設備400包括耦合至存儲器432的處理器410(諸如數(shù)字信號處理器(dsp)或中央處理單元(cpu))。

處理器410可被耦合至包括捆扎式觸點的半導體器件464。作為非限定性示例，半導體器件464可包括sram位單元114。為了解說，半導體器件464可以是包括包含sram位單元114的多個位單元的sram陣列。由此，半導體器件464可包括將來自sram位單元114中的不同晶體管的鰭耦合在一起的捆扎式觸點。應當注意，盡管圖4解說了對耦合至處理器410的半導體器件464的使用，但這不應被視為進行限定。根據(jù)本公開的半導體器件(諸如半導體器件464)可被包括在任何類型的電子設備的任何類型的存儲器中。

圖4示出了耦合至處理器410并耦合至顯示器428的顯示控制器426。編碼器/解碼器(codec)434也可被耦合至處理器410。揚聲器436和話筒438可被耦合至codec434。圖4還指示無線控制器440可被耦合至處理器410和天線442。在特定實施例中，處理器410、顯示控制器426、存儲器432、codec434以及無線控制器440被包括在系統(tǒng)級封裝或片上系統(tǒng)設備(例如，移動站調(diào)制解調(diào)器(msm))422中。在特定實施例中，輸入設備430和電源444被耦合至片上系統(tǒng)設備422。此外，在特定實施例中，如圖4中所解說的，顯示器428、輸入設備430、揚聲器436、話筒438、天線442以及電源444在片上系統(tǒng)設備422外部。然而，顯示器428、輸入設備430、揚聲器436、話筒438、天線442以及電源444中的每一者可被耦合至片上系統(tǒng)設備422的組件(諸如接口或控制器)。

雖然在圖4的電子設備400中描繪了半導體器件464，但在其他實施例中，半導體器件464可被包括在其他設備中。作為非限定性示例，半導體器件464可被包括在機頂盒、娛樂單元、導航設備、個人數(shù)字助理(pda)、監(jiān)視器、計算機監(jiān)視器、電視機、調(diào)諧器、無線電、衛(wèi)星無線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻盤(dvd)播放器、便攜式數(shù)字視頻播放器、交通工具、或任何其他設備中。

上文公開的設備和功能性可被設計并被配置成存儲于計算機可讀介質(zhì)上的計算機文件(例如，rtl、gdsii、gerber等)。一些或全部此類文件可被提供給制造處理人員以基于此類文件來制造器件。結(jié)果產(chǎn)生的產(chǎn)品包括晶片，其隨后被切割成管芯并被封裝成芯片。這些芯片隨后被用在以上描述的設備中。圖5描繪了電子設備制造過程500的特定解說性實施例。

在制造過程500處(諸如在研究計算機506處)接收物理器件信息502。物理器件信息502可包括表示半導體器件的至少一個物理屬性(諸如sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的物理屬性)的設計信息。例如，物理器件信息502可包括經(jīng)由耦合至研究計算機506的用戶接口504輸入的物理參數(shù)、材料特性、以及結(jié)構(gòu)信息。研究計算機506包括耦合至計算機可讀介質(zhì)(諸如存儲器510)的處理器508(諸如一個或多個處理核)。存儲器510可存儲計算機可讀指令，其可被執(zhí)行以使處理器508轉(zhuǎn)換物理器件信息502以遵循某一文件格式并生成庫文件512。

在特定實施例中，庫文件512包括至少一個包括經(jīng)轉(zhuǎn)換的設計信息的數(shù)據(jù)文件。例如，庫文件512可包括被提供以與電子設計自動化(eda)工具520聯(lián)用的半導體器件庫，這些半導體器件包括sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件。

庫文件512可在設計計算機514處與eda工具520協(xié)同使用，設計計算機514包括耦合至存儲器518的處理器516(諸如一個或多個處理核)。eda工具520可被存儲為存儲器518處的處理器可執(zhí)行指令，以使得設計計算機514的用戶能夠使用庫文件512來設計sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件。例如，設計計算機514的用戶可經(jīng)由耦合至設計計算機514的用戶接口524來輸入電路設計信息522。電路設計信息522可包括表示半導體器件(諸如sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件)的至少一個物理屬性的設計信息。為了解說，電路設計屬性可包括特定電路的標識以及與電路設計中其他元件的關系、定位信息、特征尺寸信息、互連信息、或表示電子器件的物理屬性的其他信息。

設計計算機514可被配置成轉(zhuǎn)換設計信息(包括電路設計信息522)以遵循某一文件格式。為了解說，文件形成可包括以分層格式表示關于電路布局的平面幾何形狀、文本標記、及其他信息的數(shù)據(jù)庫二進制文件格式(諸如圖形數(shù)據(jù)系統(tǒng)(gdsii)文件格式)。設計計算機514可被配置成生成包括經(jīng)轉(zhuǎn)換的設計信息的數(shù)據(jù)文件(諸如包括描述sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的信息、以及其他電路或者信息的gdsii文件526)。為了解說，數(shù)據(jù)文件可包括與sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件相對應的信息。

gdsii文件526可在制造過程528處被接收以根據(jù)gdsii文件526中的經(jīng)轉(zhuǎn)換的信息來制造參照圖1a-4所描述的半導體器件。例如，器件制造過程可包括將gdsii文件526提供給掩模制造商530以創(chuàng)建一個或多個掩模，諸如用于與光刻處理聯(lián)用的掩模，其在圖5中被解說為代表性掩模532。掩模532可在制造過程期間被用于生成一個或多個晶片533，晶片533可被測試并被分成管芯(諸如代表性管芯536)。管芯536包括包含sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的電路。

在特定實施例中，制造過程528可由處理器534來發(fā)起或控制。處理器534可訪問包括可執(zhí)行指令(諸如計算機可讀指令或處理器可讀指令)的存儲器535?？蓤?zhí)行指令可包括可由計算機(諸如處理器534)執(zhí)行的一個或多個指令。

制造過程528可由全自動化或部分自動化的制造系統(tǒng)來實現(xiàn)。例如，制造過程528可以是自動化的，并且可以根據(jù)調(diào)度來執(zhí)行處理步驟。制造系統(tǒng)可包括用于執(zhí)行一個或多個操作以形成電子器件的制造裝備(例如，處理工具)。

制造系統(tǒng)可具有分布式架構(gòu)(例如，層級結(jié)構(gòu))。例如，制造系統(tǒng)可包括根據(jù)該分布式架構(gòu)分布的一個或多個處理器(諸如處理器534)、一個或多個存儲器(諸如存儲器535)、和/或控制器。該分布式架構(gòu)可包括控制或發(fā)起一個或多個低級系統(tǒng)的操作的高級處理器。例如，制造過程528的高級部分可包括一個或多個處理器(諸如處理器534)，并且低級系統(tǒng)可各自包括一個或多個相應控制器或可受其控制。特定低級系統(tǒng)的特定控制器可從高級系統(tǒng)接收一個或多個指令(例如，命令)、可向下級模塊或處理工具發(fā)布子命令、以及可反過來向高級系統(tǒng)傳達狀態(tài)數(shù)據(jù)。一個或多個低級系統(tǒng)中的每一者可與一件或多件相應制造裝備(例如，處理工具)相關聯(lián)。在特定實施例中，該制造系統(tǒng)可包括分布在該制造系統(tǒng)中的多個處理器。例如，制造系統(tǒng)的低級系統(tǒng)組件的控制器可包括處理器(諸如處理器534)。

替換地，處理器534可以是制造系統(tǒng)的高級系統(tǒng)、子系統(tǒng)、或組件的一部分。在另一實施例中，處理器534包括制造系統(tǒng)的各種等級和組件處的分布式處理。

管芯536可被提供給封裝過程538，其中管芯538被納入到代表性封裝540中。例如，封裝540可包括單個管芯536或多個管芯(諸如系統(tǒng)級封裝(sip)安排)。封裝540可被配置成遵循一個或多個標準或者規(guī)范(諸如電子器件工程聯(lián)合委員會(jedec)標準)。

關于封裝540的信息可被分發(fā)給各產(chǎn)品設計者(諸如經(jīng)由存儲在計算機546處的組件庫)。計算機546可包括耦合至存儲器550的處理器548(諸如一個或多個處理核)。印刷電路板(pcb)工具可作為處理器可執(zhí)行指令被存儲在存儲器550處，以處理經(jīng)由用戶接口544從計算機546的用戶接收的pcb設計信息542。pcb設計信息542可包括經(jīng)封裝電子器件在電路板上的物理定位信息，該經(jīng)封裝電子器件與包括sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的封裝540相對應。

計算機546可被配置成轉(zhuǎn)換pcb設計信息542以生成數(shù)據(jù)文件(諸如具有包括經(jīng)封裝電子器件在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數(shù)據(jù)的gerber文件552)，其中經(jīng)封裝電子器件與包括sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的封裝540相對應。在其他實施例中，由經(jīng)轉(zhuǎn)換的pcb設計信息生成的數(shù)據(jù)文件可具有除gerber格式以外的格式。

可在板組裝過程554處接收gerber文件552并且該gerber文件552被用于創(chuàng)建pcb(諸如根據(jù)gerber文件552內(nèi)存儲的設計信息來制造的代表性pcb556)。例如，gerber文件552可被上傳到一個或多個機器以執(zhí)行pcb生產(chǎn)過程的各個步驟。pcb556可填充有電子組件(包括封裝540)以形成代表性印刷電路組裝件(pca)558。

pca558可在產(chǎn)品制造商560處被接收，并被集成到一個或多個電子設備(諸如第一代表性電子設備562和第二代表性電子設備564)中。作為解說性、非限定性示例，第一代表性電子設備562、第二代表性電子設備564或者這兩者可選自下組：移動電話、平板設備、通信設備、個人數(shù)字助理(pda)、音樂播放器、視頻播放器、娛樂單元、導航設備、位置固定數(shù)據(jù)單元、以及計算機，這些設備中集成了sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件。作為另一解說性、非限定性示例，電子設備562和564中的一者或多者可以是遠程單元(諸如手持式個人通信系統(tǒng)(pcs)單元)、便攜式數(shù)據(jù)單元(諸如個人數(shù)據(jù)助理)、啟用全球定位系統(tǒng)(gps)的設備、或者存儲或檢索數(shù)據(jù)或計算機指令的任何其他設備、或其任何組合。盡管圖5解說了根據(jù)本公開的教導的遠程單元，但本公開并不限于這些所解說的單元。本公開的各實施例可合適地用在包括具有存儲器和片上電路系統(tǒng)的有源集成電路系統(tǒng)的任何設備中。

包括sram位單元114、根據(jù)16nm以下的技術(shù)節(jié)點制造的具有一個或多個捆扎式觸點的位單元陣列、或根據(jù)16nm以下的技術(shù)節(jié)點制造的具有捆扎式觸點的任何其他半導體器件的設備可被制造、處理、并納入到電子設備中，如在解說性制造過程500中所描述的。關于圖1a-4所公開的實施例的一個或多個方面可被包括在各個處理階段，諸如被包括在庫文件512、gdsii文件526、以及gerber文件552內(nèi)，以及被存儲在研究計算機506的存儲器510處、設計計算機514的存儲器518處、計算機546的存儲器550處、在各個階段(諸如在板組裝過程554處)使用的一個或多個其他計算機或處理器(未示出)的存儲器處，并且還被納入到一個或多個其他物理實施例中，諸如掩模532、管芯536、封裝540、pca558、其他產(chǎn)品(諸如原型電路或設備(未示出))、或其任何組合。圖5的過程500可由單個實體或由執(zhí)行制造過程500的各個階段的一個或多個實體來執(zhí)行。

與所描述的各方面相結(jié)合地，一種設備包括用于圖案化第一光阻材料以將第一圖案施加到硬掩模的裝置。例如，用于圖案化第一光阻材料的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如eda工具520、設計計算機514、gdsii文件526等)。

該設備還包括用于圖案化第二光阻材料以將第二圖案施加到硬掩模的裝置。例如，用于圖案化第二光阻材料的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如eda工具520、設計計算機514、gdsii文件526等)。

該設備還包括用于將第一溝槽和第二溝槽蝕刻穿過層間電介質(zhì)的裝置。例如，用于蝕刻第一溝槽和第二溝槽的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如制造過程528的組件)。

該設備還包括用于將金屬沉積到第一溝槽中以形成第一觸點的裝置。例如，用于將金屬沉積到第一溝槽中的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如制造過程528的組件)。

該設備還包括用于將金屬沉積到第二溝槽中以形成第二觸點的裝置。例如，用于將金屬沉積到第二溝槽中的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如制造過程528的組件)。

該設備還包括用于形成耦合至第一觸點并耦合至第二觸點的捆扎式觸點的裝置。例如，用于形成捆扎式觸點的裝置可包括關于圖5所描述的制造裝備的一個或多個組件(諸如eda工具520、設計計算機514、gdsii文件526、掩模532、制造過程528的組件等)。

本領域技術(shù)人員將進一步領會，結(jié)合本文所公開的各實施例來描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可實現(xiàn)為電子硬件、計算機軟件或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應用和施加于整體系統(tǒng)的設計約束。技術(shù)人員可針對每種特定應用以不同方式來實現(xiàn)所描述的功能性，但此類實現(xiàn)決策不應被解讀為致使脫離本公開的范圍。

結(jié)合本文所公開的各實施例描述的方法或算法的各步驟可直接用硬件、由處理器執(zhí)行的軟件模塊或這兩者的組合來實現(xiàn)。軟件模塊可駐留在隨機存取存儲器(ram)、閃存、只讀存儲器(rom)、可編程只讀存儲器(prom)、可擦式可編程只讀存儲器(eprom)、電可擦式可編程只讀存儲器(eeprom)、寄存器、硬盤、可移動盤、壓縮盤只讀存儲器(cd-rom)或本領域中所知的任何其他形式的存儲介質(zhì)中。示例性非瞬態(tài)(例如，有形)存儲介質(zhì)耦合至處理器以使得該處理器能從/向該存儲介質(zhì)讀取和寫入信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在專用集成電路(asic)中。asic可駐留在計算設備或用戶終端中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件駐留在計算設備或用戶終端中。

提供前面對所公開的各實施例的描述是為了使本領域技術(shù)人員皆能制作或使用所公開的實施例。對這些實施例的各種修改對于本領域技術(shù)人員而言將是顯而易見的，并且本文所定義的原理可被應用于其他實施例而不會脫離本公開的范圍。因此，本公開并非旨在限于本文示出的各實施例，而是應被授予與如由所附權(quán)利要求定義的原理和新穎性特征一致的最廣的可能范圍。