本發(fā)明涉及一種增強型遂穿場效應晶體管及其制備工藝，特別涉及一種通過自對準工藝實現(xiàn)GaN增強型遂穿HEMT的方法，屬于微電子工藝領(lǐng)域。

背景技術(shù)：

HEMT器件是充分利用半導體的異質(zhì)結(jié)結(jié)構(gòu)(Heterostructure)形成的二維電子氣而制成的，與Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比，Ⅲ族氮化物半導體由于壓電極化和自發(fā)極化效應，在異質(zhì)結(jié)構(gòu)(如AlGaN/GaN)上，能夠形成高濃度的二維電子氣。所以在使用Ⅲ族氮化物制成的HEMT器件中，勢壘層一般不需要進行摻雜。同時，Ⅲ族氮化物具有大的禁帶寬度、較高的飽和電子漂移速度、高的臨界擊穿電場和極強的抗輻射能力等特點，能夠滿下一代電力電子系統(tǒng)對功率器件更大功率、更高頻率、更小體積和更高溫度的工作的要求。

現(xiàn)有的Ⅲ族氮化物半導體HEMT器件作為高頻器件或者高壓大功率開關(guān)器件使用時，特別是作為功率開關(guān)器件時，增強型HEMT器件與耗盡型HEMT器件相比有助于提高系統(tǒng)的安全性、降低器件的損耗和簡化設(shè)計電路。目前實現(xiàn)增強型HEMT主要的方法有薄的勢壘層、凹柵結(jié)構(gòu)、P型蓋帽層和F處理等技術(shù)，但這些技術(shù)都存在自身的不足。例如，薄的勢壘層技術(shù)不使用刻蝕工藝，所以帶來的損傷小，但是由于較薄的勢壘層，器件的飽和電流較小，F(xiàn)等離子處理也能實現(xiàn)增強型HEMT器件，并且不需要刻蝕，但是F的等離子體在注入的過程中也會刻蝕勢壘層。造成器件性能的降低。P型蓋帽層技術(shù)不產(chǎn)生離子刻蝕對溝道電子的影響，所以具有較高的飽和電流，但是，一般采用的P型半導體(如P-AlGaN、P-GaN、P-InGaN)等，在使用干法刻蝕的過程中(如Cl₂等離子刻蝕)，勢壘層AlGaN與P型半導體具有很小的刻蝕選擇比，所以很難控制將P型半導體完全刻蝕，同時刻蝕停止在勢壘層AlGaN表面，利用遂穿效應可以有效的實現(xiàn)增強型HEMT器件，但是在遂穿器件中，源電極和柵電極要距離很近(幾個到幾十個納米)，通過傳統(tǒng)的微電子工藝制作距離在納米量級的源電極和柵電極是 非常困難的。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中的不足，本發(fā)明的主要目的在于提供一種GaN增強型遂穿HEMT及通過自對準實現(xiàn)GaN增強型遂穿HEMT的方法。

為實現(xiàn)前述發(fā)明目的，本發(fā)明采用的技術(shù)方案包括：

在一些實施例中提供了一種GaN增強型遂穿HEMT，其包括主要由第一半導體和第二半導體組成的異質(zhì)結(jié)構(gòu)以及源、漏、柵電極，所述第二半導體形成于第一半導體表面，并具有寬于第一半導體的帶隙，所述源、漏電極經(jīng)形成于所述異質(zhì)結(jié)構(gòu)內(nèi)的二維電子氣電連接，所述柵電極設(shè)置于源電極和漏電極之間，所述源電極與第二半導體之間形成肖特基接觸，所述漏電極與二維電子氣形成歐姆接觸。

在一些實施例中，所述柵電極與第二半導體之間還分布有柵介質(zhì)層，且所述柵電極與柵介質(zhì)層之間形成肖特基接觸。

在一些實施例中，當柵電極電壓小于或等于0，而漏電極電壓大于設(shè)定電壓時，漏電極與源電極形成反向的肖特基結(jié)構(gòu)，所述HEMT處于關(guān)斷狀態(tài)，而當柵電極電壓大于閾值電壓時，因量子遂穿效應形成導電通道使所述HEMT處于開啟狀態(tài)。

在一些實施例中還提供了一種通過自對準實現(xiàn)GaN增強型遂穿HEMT的方法，其包括：

在襯底上生長形成主要由第一半導體和第二半導體組成的異質(zhì)結(jié)構(gòu)，其中所述第二半導體形成于第一半導體表面，并具有寬于第一半導體的帶隙；

在第二半導體上生長形成柵介質(zhì)層，

刻蝕除去與漏電極對應區(qū)域的柵介質(zhì)層，并制作漏電極，且使漏電極與形成于異質(zhì)結(jié)構(gòu)中的二維電子氣形成歐姆接觸；

采用自對準工藝進行柵、源電極的制作，使源電極和柵電極分別與第二半導體和柵介質(zhì)層形成肖特基接觸。

在一些實施例中，所述的方法還包括：

在完成漏電極的制作后，于柵介質(zhì)層上沉積柵電極材料，且使柵電極材料與柵介質(zhì)層形成肖特基接觸，

在柵電極材料上方設(shè)置掩膜，并利用所述掩膜至少對與源電極對應區(qū)域的柵介質(zhì)層或柵 介質(zhì)層及柵電極材料進行刻蝕，直至到達第二半導體層表面或第二半導體層的設(shè)定深度處，之后再利用所述掩膜沉積源電極材料而制作形成源電極，實現(xiàn)源電極和柵電極的自對準。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點包括：充分利用電子遂穿的效應，實現(xiàn)了GaN基HEMT器件以常關(guān)型的工作模式運行，提高了器件在系統(tǒng)應用過程中的安全性，并且降低系統(tǒng)的功耗，特別是在器件制作過程中充分利用自對準工藝，降低了工藝難度和器件的成品率，重復性好，利于實現(xiàn)工業(yè)化生產(chǎn)。

附圖說明

圖1是普通耗盡型GaN HEMT器件的局部結(jié)構(gòu)示意圖；

圖2是本發(fā)明一典型增強型GaN HEMT器件的局部結(jié)構(gòu)示意圖；

圖3是本發(fā)明一典型實施方案中的器件制作流程圖；

圖4是本發(fā)明一典型增強型GaN HEMT器件的能帶原理圖；

附圖標記說明：襯底1、氮化鎵2、氮化鋁3、勢壘層4、柵電極5、剝離金屬6、二維電子氣7、源電極8、漏電極9、柵介質(zhì)10、掩膜11。

具體實施方式

下文將對本發(fā)明的技術(shù)方案作更為詳盡的解釋說明。但是，應當理解，在本發(fā)明范圍內(nèi)，本發(fā)明的上述各技術(shù)特征和在下文(如實施例)中具體描述的各技術(shù)特征之間都可以互相組合，從而構(gòu)成新的或優(yōu)選的技術(shù)方案。限于篇幅，在此不再一一累述。

本發(fā)明的一個方面涉及了一種GaN增強型遂穿HEMT。在一些實施例中，所述HEMT包括主要由第一半導體和第二半導體組成的異質(zhì)結(jié)構(gòu)以及源、漏、柵電極，所述第二半導體形成于第一半導體表面，并具有寬于第一半導體的帶隙，所述源、漏電極經(jīng)形成于所述異質(zhì)結(jié)構(gòu)內(nèi)的二維電子氣電連接，所述柵電極設(shè)置于源電極和漏電極之間，所述源電極與第二半導體之間形成肖特基接觸，所述漏電極與二維電子氣形成歐姆接觸。

在一些實施例中，所述柵電極與第二半導體之間還分布有柵介質(zhì)層，且所述柵電極與柵介質(zhì)層之間形成肖特基接觸。

其中，所述柵介質(zhì)層的材料可包括SiO₂、Al₂O₃和氮化硅中的任一種或兩種以上的組合，但不限于此。

進一步的，在一些較為具體的實施例中，所述柵介質(zhì)層的厚度為20nm-100nm。

在一些實施例中，當柵電極電壓小于或等于0，而漏電極電壓大于設(shè)定電壓時，漏電極與源電極形成反向的肖特基結(jié)構(gòu)，所述HEMT處于關(guān)斷狀態(tài)，而當柵電極電壓大于閾值電壓時，因量子遂穿效應形成導電通道使所述HEMT處于開啟狀態(tài)。

具體而言，當柵電極電壓大于閾值電壓時，源電極一端的電子可以通過量子遂穿的效應，越過勢壘層，使HEMT器件導通。

進一步的，在柵電極電壓(柵壓)大于閾值電壓時，由于柵電極下端的導帶向下彎曲，電子由于量子遂穿效應，可以遂穿過勢壘層，使HEMT器件導通。

在一些較為優(yōu)選的實施例中，所述柵電極與源電極在水平方向上的距離大于或等于0，在垂直方向上的高度差大于0。換言之，所述柵電極和源電極在水平方向上的距離可以為零，而只在垂直方向上存在高度差。

在一些實施例中，所述第一半導體的材料可選自GaN，但不限于此。

在一些實施例中，所述第二半導體的材料可選自Al_xGa_(1-x)N(0＜x≤1)，但不限于此。

在一些實施例中，所述源電極下端直接與第二半導體表面接觸或穿入第二半導體。

在一些實施例中，當所述HEMT器件工作時，其源電極和漏電極分別與電源的低電位和高電位連接。

在一較為具體的實施案例中，所述異質(zhì)結(jié)構(gòu)可以主要由GaN和Al_xGa_(1-x)N(0＜x≤1)半導體組成，源、漏電極位于Al_xGa_(1-x)N表面并且通過歐姆接觸與二維電子氣相連接，其中，源電極與Al_xGa_(1-x)N形成肖特基接觸。柵電極設(shè)于源、漏電極之間，并且柵電極與源電極通過自對準工藝進行制作，當柵電極沒有施加電壓或者施加電壓小于零電壓，漏電極施加高壓時，漏電極與源電極形成反向的肖特基結(jié)構(gòu)，器件處于關(guān)斷狀態(tài)，但當柵電極的電壓大于閾值電壓時，由于量子遂穿，電子可以穿越勢壘層，形成導電通道，器件開啟，所以器件為常關(guān)型器件。

本發(fā)明的一個方面涉及了一種通過自對準實現(xiàn)GaN增強型遂穿HEMT的方法。在一些實施例中，所述的方法包括：

在襯底上生長形成主要由第一半導體和第二半導體組成的異質(zhì)結(jié)構(gòu)，其中所述第二半導體形成于第一半導體表面，并具有寬于第一半導體的帶隙；

在第二半導體上生長形成柵介質(zhì)層，

刻蝕除去與漏電極對應區(qū)域的柵介質(zhì)層，并制作漏電極，且使漏電極與形成于異質(zhì)結(jié)構(gòu)中的二維電子氣形成歐姆接觸；

采用自對準工藝進行柵、源電極的制作，使源電極和柵電極分別與第二半導體和柵介質(zhì)層形成肖特基接觸。

在一些較為具體的實施例中，所述的方法可以包括：

在完成漏電極的制作后，于柵介質(zhì)層上沉積柵電極材料(例如柵金屬)，且使柵電極材料與柵介質(zhì)層形成肖特基接觸，

在柵電極材料上方設(shè)置掩膜，并利用所述掩膜至少對與源電極對應區(qū)域的柵介質(zhì)層或柵介質(zhì)層及柵電極材料進行刻蝕，直至到達第二半導體層表面或第二半導體層的設(shè)定深度處，之后再利用所述掩膜沉積源電極材料而制作形成源電極，實現(xiàn)源電極和柵電極的自對準。

在一些更為具體的實施例中，所述的方法可以包括：

在完成漏電極的制作后，于所形成的器件上設(shè)置圖形化掩膜，并利用所述圖形化掩膜沉積柵電極材料，且使柵電極材料與柵介質(zhì)層形成肖特基接觸。

在一些較為具體的實施例中，在制作柵電極時，可以通過刻蝕柵電極材料形成柵圖形，在刻蝕過程中，掩膜可以選擇使用但不限于光刻膠，并且刻蝕掩膜可以作為下一步沉積源電極的掩膜，從而實現(xiàn)源電極和柵電極的自對準工藝。

在一些實施例中，在沉積源電極材料(例如源電極金屬)前，可以將源電極下端的部分第二半導體層(勢壘層)刻蝕。

在本發(fā)明的前述實施例中，柵電極和源電極的制作工藝主要是通過自對準工藝而不是采用兩次光刻，如此提高了器件的成品率和工藝難度，較之傳統(tǒng)工藝，工藝的重復性和實用性顯著提高。

以下結(jié)合附圖等對本發(fā)明的技術(shù)方案作進一步的解釋說明。

參閱圖1，對于普通HEMT器件(以AlGaN/GaN器件為例，如下均簡稱“器件”)，一般而言，當在柵電極5施加零偏壓或者沒有加偏壓時，漏電極9和源電極8都與二維電子氣7相連接，所以器件的漏電極9和源電極8是導通的，器件處于開啟狀態(tài)，一般稱這種器件為耗盡型HEMT器件，也可以稱作常開型HEMT器件。在器件關(guān)斷過程中，柵電極必須施加一定的負偏壓，并且所加偏壓V<Vth，將柵下二維電子耗盡，在實際的應用過程中，存在功耗高和安全性方面的問題。

參閱圖2是本發(fā)明一典型增強型GaN HEMT器件的局部結(jié)構(gòu)示意圖，當柵電極5是零偏壓，漏電極9施加高壓時，所述HEMT器件的源電極8和漏電極9為反偏的肖特基二極管，器件處于關(guān)斷狀態(tài)，當柵電極電壓大于閾值電壓時，由于柵電極下端的導帶向下彎曲，電子由于量子遂穿效應，可以遂穿過勢壘層，器件導通。

參閱圖3是本發(fā)明一典型實施方案中的器件制作流程圖?？梢允紫仍跇藴实腍EMT外延結(jié)構(gòu)的勢壘層4上生長柵介質(zhì)層10，柵介質(zhì)的厚度在20nm-100nm之間，可以選擇但不限于SiO₂、Al₂O₃和SiN(氮化硅)等半導體材料，將漏電極9下端的柵介質(zhì)刻蝕完全，然后沉積金屬，沉積的金屬與二維電子氣形成歐姆接觸。然后對樣品進行圖形化，沉積柵金屬5，并且金屬與半導體形成肖特基接觸，為實現(xiàn)器件的源電極和柵電極的自對準，需要在柵電極的5的上方制作掩膜11，使用掩膜11將源電極8下端的部分柵電極金屬5和柵介質(zhì)刻蝕完全，刻蝕停止在勢壘層4表面，或者將部分勢壘層去除，然后沉積金屬，形成源電極8，源電極8與勢壘層形成肖特基接觸，實現(xiàn)器件的源電極和柵電極的自對準，最后將掩膜11上端的金屬6去除，形成最后增強型遂穿HEMT器件。

參閱圖4是本發(fā)明一典型增強型GaN HEMT器件的能帶原理圖。其中示意的表示出不同柵電極電壓，在柵電極電壓小于零電壓或者等于零電壓時，由于源電極中的電子如果到達漏電極，必須越過一定的勢壘高度，所以電子需要一定的能量才能完成，當柵電極電壓大于閾值電壓時，由于柵電極電壓為正電壓，柵電極下端的能帶向下彎曲，當能帶彎曲到一定閾值時，即勢壘寬度足夠小，達到電子遂穿的極限，由于量子遂穿效應，電子會遂穿過勢壘層，到達源電極10，器件導通。

實施例 參閱圖3是本發(fā)明一典型實施方案中的器件制作流程圖。首先在標準的HEMT外延結(jié)構(gòu)的勢壘層4上生長柵介質(zhì)層10，柵介質(zhì)的厚度在20nm-100nm之間，可以選擇但不限于SiO₂、Al₂O₃和SiN等半導體材料，將漏電極9下端的柵介質(zhì)刻蝕完全，刻蝕可以采用干法可以也可以采用濕法刻蝕，例如如果使用SiN作為柵介質(zhì)，可以選擇氟基等離子體進行干法刻蝕和氫氟酸進行濕法刻蝕。然后在沉積金屬，一般選擇沉積鈦/鋁/鎳/金(Ti/Al/Ni/Au 20nm/130nm/50nm/150nm)等多層金屬，金屬沉積后將源、漏電極外的金屬剝離干凈，然后進行快速退火(890℃、30s)，通過退火工藝，使得沉積的金屬與二維電子氣形成歐姆接觸。然后對樣品進行圖形化，圖形化的方式可以選擇但不限于選擇使用光刻、激光直寫等，圖形化后沉積柵金屬5，并且金屬與半導體形成肖特基接觸，金屬可以選擇但不限于沉積鎳/金 (Ni/Au 50nm/150nm)，為實現(xiàn)器件的源電極和柵電極的自對準，需要在柵電極的5的上方制作掩膜11，掩膜11可以使用光刻膠，掩膜11作為刻蝕掩膜的同時也作為沉積源電極金屬8的掩膜，使用掩膜11將源電極8下端的部分柵電極金屬5和柵介質(zhì)刻蝕完全，刻蝕停止在勢壘層4表面，或者將部分勢壘層去除，然后沉積金屬，形成源電極8，源電極8與勢壘層形成肖特基接觸，金屬可以選擇但不限于沉積鎳/金(Ni/Au 50nm/150nm)，實現(xiàn)器件的源電極和柵電極的自對準，最后將掩膜11上端的金屬6去除，形成最后增強型遂穿HEMT器件。

上述實施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。