本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

目前，在先進(jìn)的CMOS FET(互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管)制造工藝的集成研究可大概分為兩個方向，即前柵工藝和后柵工藝。

后柵工藝目前廣泛應(yīng)用于先進(jìn)的集成電路工藝制造中，其通常是先形成偽柵和源漏區(qū)，而后去除偽柵并在柵溝槽中重新形成高k金屬柵堆疊的替代柵極。由于柵極形成在源漏極之后，此工藝中柵極不需要承受很高的退火溫度，對柵層材料選擇更廣泛并且更能體現(xiàn)材料本征的特性。

由于半導(dǎo)體器件尺寸不斷縮小，對半導(dǎo)體器件的性能也提出了更高的要求，其中，應(yīng)力工程是通過對NMOS和PMOS器件的溝道區(qū)域引入不同的應(yīng)變力，從而改善溝道載流子的遷移率，進(jìn)一步提高器件的性能。在后柵工藝中，通常需要填充金屬材料到去除偽柵極的開口中作為頂層金屬柵極，特別是在器件尺寸減小后，如何進(jìn)一步改善器件溝道載流子遷移率的填充方法，是替代柵極填充需要解決的關(guān)鍵問題之一。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種能引入器件所需應(yīng)變力的器件的制造方法。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種半導(dǎo)體器件的制造方法，包括：

提供半導(dǎo)體襯底，所述襯底上具有去除偽柵后形成的開口；

在開口中填充頂層金屬層，頂層金屬層具有壓應(yīng)力；

對PMOS器件區(qū)域的頂層金屬層，進(jìn)行非晶化注入。

可選的，在開口中填充頂層金屬層的步驟包括：

采用PVD工藝，在開口中填充金屬氮化鎢的頂層金屬層，頂層金屬層氮化鎢具有壓應(yīng)力。

可選的，在開口中填充氮化鎢的頂層金屬層的步驟包括：

在PVD工藝中，以鎢靶與氮?dú)庾鳛榉磻?yīng)源，在開口中填充金屬氮化鎢的頂層金屬層。

可選的，非晶化注入的粒子為Ge。

可選的，非晶化注入的工藝條件為：注入的能量為0.5-30keV，注入的劑量為5E14-5E16/cm²。

可選的，在開口中填充金屬頂層金屬層以及進(jìn)行非晶化注入的步驟包括：

進(jìn)行頂層金屬的填充，頂層金屬具有壓應(yīng)力；

進(jìn)行平坦化工藝；

在NMOS器件區(qū)域上覆蓋掩膜層；

進(jìn)行非晶化注入；

去除掩膜層；

去除開口之外的頂層金屬，以在開口內(nèi)形成頂層金屬層。

可選的，在開口中填充頂層金屬層之前，還包括步驟：

在開口的內(nèi)壁上形成高k柵介質(zhì)層，并進(jìn)行熱退火。

可選的，熱退火的溫度為450℃，時(shí)間為15s。

可選的，在開口中填充頂層金屬層之前，形成高k柵介質(zhì)層之后還包括步驟：

在高k柵介質(zhì)層上形成金屬阻擋層；

在金屬阻擋層上形成金屬功函數(shù)層。

可選的，所述金屬阻擋層為TiN或WN。

本發(fā)明實(shí)施例提供的半導(dǎo)體器件的制造方法，在后柵工藝中，對于填充的頂層金屬層為具有壓應(yīng)力時(shí)，對PMOS器件區(qū)域的頂層金屬層，進(jìn)行非晶化注入，這樣，僅通過一次頂層金屬的填充，就可以在NMOS器件區(qū)域的頂層金屬層為具有壓應(yīng)力，有利于提高NMOS器件的載流子遷移率， 而PMOS器件區(qū)域由于進(jìn)行了非晶化注入，有助于減小PMOS器件區(qū)域的壓應(yīng)力，從而，保證PMOS器件性能。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施的技術(shù)方案，下面將對實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；

圖2-圖9為根據(jù)本發(fā)明實(shí)施例制造半導(dǎo)體器件的各個制造過程中器件的剖面示意圖，剖面為沿鰭方向。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。

其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。

在本發(fā)明中，提供了一種半導(dǎo)體器件的制造方法，參考圖圖1所示，該方法包括：

步驟S01，提供半導(dǎo)體襯底，所述襯底上具有去除偽柵后形成的開口；

步驟S02，在開口中填充頂層金屬，頂層金屬具有壓應(yīng)力；

步驟S03，對PMOS器件區(qū)域的頂層金屬，進(jìn)行非晶化注入。

本發(fā)明的制造方法，應(yīng)用于后柵工藝中，對于填充的頂層金屬層為具有壓應(yīng)力時(shí)，對PMOS器件區(qū)域的頂層金屬層，進(jìn)行非晶化注入，這樣，在 NMOS器件區(qū)域的頂層金屬層為具有壓應(yīng)力，有利于提高NMOS器件的載流子遷移率，而PMOS器件區(qū)域由于進(jìn)行了非晶化注入，有助于減小PMOS器件區(qū)域的壓應(yīng)力，從而，保證PMOS器件性能。

在本發(fā)明中，該方法可以為應(yīng)用于FinFET器件的后柵工藝中，也可以為應(yīng)用于常規(guī)的平面器件的后柵工藝中。為了更好的理解本發(fā)明的技術(shù)方案和技術(shù)效果，以下將結(jié)合流程圖圖1對FinFET器件的制造方法的實(shí)施例進(jìn)行詳細(xì)的描述，該實(shí)施例的制造過程的示意圖為沿鰭方向的剖面示意圖。

首先，提供半導(dǎo)體襯底100，在半導(dǎo)體襯底上形成偽柵器件，參考圖2所示。

在本發(fā)明實(shí)施例中，所述半導(dǎo)體襯底100可以為Si襯底、Ge襯底、SiGe襯底、SOI(絕緣體上硅，Silicon On Insulator)或GOI(絕緣體上鍺，Germanium On Insulator)等，還可以為包括其他元素半導(dǎo)體或化合物半導(dǎo)體的襯底，例如GaAs、InP或SiC等，還可以為疊層結(jié)構(gòu)，例如Si/SiGe等，還可以其他外延結(jié)構(gòu)，例如SGOI(絕緣體上鍺硅)等。

在本實(shí)施例中，所述半導(dǎo)體襯底100為體硅襯底，該襯底上具有PMOS器件區(qū)域1001和NMOS器件區(qū)域1002，以分別形成NMOS和PMOS器件。

在一個具體的實(shí)施例中，可以通過如下步驟提供偽柵器件。

首先，可以采用傳統(tǒng)的方法進(jìn)行阱摻雜，對于N型器件進(jìn)行P型粒子的摻雜，對于P型器件，進(jìn)行N型粒子的摻雜，在體硅的襯底100中形成阱區(qū)(圖未示出)。

而后，采用刻蝕技術(shù)，例如RIE(反應(yīng)離子刻蝕)的方法，刻蝕襯底100形成鰭102而后，進(jìn)行二氧化硅的隔離材料的填充，并進(jìn)行平坦化工藝，如進(jìn)行化學(xué)機(jī)械平坦化，而后，可以使用濕法腐蝕，例如使用氫氟酸腐蝕去除一定厚度的二氧化硅的隔離材料，保留部分的隔離材料在鰭之間，從而形成了隔離(圖未示出)。

而后，淀積偽柵介質(zhì)層和偽柵極材料，并進(jìn)行圖案化，在鰭的表面上形成柵介質(zhì)層104和偽柵極106，偽柵介質(zhì)層可以為氧化硅，可以采用熱氧化法形成，偽柵極材料可以為非晶硅、多晶硅等，本實(shí)施例中，偽柵極材料為非晶硅，而后，在偽柵極的側(cè)壁形成側(cè)墻108，側(cè)墻可以為單層或多層結(jié)構(gòu)，例如可以 為氧化硅、氮氧化硅、氮化硅或他們的疊層。接著，在偽柵極兩側(cè)的鰭上形成源漏區(qū)，本實(shí)施例中，通過外延生長(EPI)同時(shí)進(jìn)行摻雜，在鰭的兩端形成源漏區(qū)110。而后，進(jìn)行層間介質(zhì)層的淀積，例如未摻雜的氧化硅(SiO₂)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si₃N₄)或其他低k介質(zhì)材料，而后進(jìn)行平坦化，例如CMP(化學(xué)機(jī)械拋光)，直至暴露偽柵極106，形成層間介質(zhì)層109。至此，形成了后柵工藝中的偽柵器件。

接著，去除偽柵極，形成開口112，參考圖3所示。

在本實(shí)施例中，可以采用濕法腐蝕去除偽柵極，在一個實(shí)施例中，可以通過一定配比濃度的四甲基氫氧化銨(TMAH)去除非晶硅的偽柵極106，并進(jìn)一步去除偽柵介質(zhì)層104，從而，形成開口112，進(jìn)一步的，去除偽柵介質(zhì)層后，可以重新形成所需的柵介質(zhì)層，提高器件的界面特性，本實(shí)施例中，可以采用稀釋的BOE去除偽柵介質(zhì)層104，同時(shí)，在鰭的表面上形成一層界面氧化層114，如圖3所示。

而后，重新淀積替代柵介質(zhì)層116，如圖4所示，替代柵介質(zhì)層116可以為高k介質(zhì)材料，(例如，和氧化硅相比，具有高介電常數(shù)的材料)或其他合適的介質(zhì)材料，高k介質(zhì)材料例如鉿基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，并進(jìn)行PDA(Post Deposition Anneal)的熱退火，退火溫度可以為450℃，時(shí)間為15s。

接著，淀積金屬柵極，金屬柵極可以包括多層金屬層，例如Ti、TiAl_x、TiALC、TiN、TaN_x、HfN、TiC_x、TaC_x、W等等，在本實(shí)施例中，金屬柵極包括依次層疊的金屬阻擋層和金屬功函數(shù)層，對于NMOS器件和PMOS器件可以分別形成金屬功函數(shù)層，以分別調(diào)節(jié)不同器件的功函數(shù)，提高器件的性能，具體的，首先，如圖5所示，淀積金屬阻擋層118，該金屬阻擋層118可以為TiN或WN等，該金屬阻擋層避免上層的金屬擴(kuò)散至柵介質(zhì)層及溝道中，而后，如圖6所示，分別在PMOS器件區(qū)域1001的金屬阻擋層118上形成第一金屬功函數(shù)層120，在NMOS器件區(qū)域1002的金屬阻擋層118上形成第二金屬功函數(shù)層122，第一金屬功函數(shù)層120例如可以為Ti、TiN等，調(diào)節(jié)PMOS器件的有效功函數(shù)，第二金屬功函數(shù)層122例如可以為TiAl、TiALC等，調(diào)節(jié)NMOS器件的有效功函數(shù)。

而后，參考圖7所示，填充頂層金屬層130，對于頂層金屬層僅進(jìn)行一次填充，在一些工藝中，填充后的頂層金屬層具有壓應(yīng)力，例如利用PVD方法填充的AlN,TiN的金屬層，或者利用PVD填充的WN的金屬層等。

在本實(shí)施例中，采用PVD工藝，在開口中填充金屬氮化鎢的頂層金屬層130，具體的，在該P(yáng)VD工藝中，可以以高純鎢靶與氮?dú)庾鳛榉磻?yīng)源，在開口中填充金屬氮化鎢的頂層金屬層130，并進(jìn)行平坦化，如圖7所示，該方法形成的頂層金屬層130具有較高的壓應(yīng)力。

在本實(shí)施例方法中，形成的氮化鎢的頂層金屬層在溝道垂直方向上具有壓應(yīng)力，該壓應(yīng)力有利于提高NMOS器件的載流子遷移率，而對于PMOS器件壓應(yīng)力卻會帶來性能退化的影響，對于PMOS器件不希望壓應(yīng)力的存在。

而后，對PMOS器件區(qū)域1001的頂層金屬層130，進(jìn)行非晶化注入。

具體的，首先，在NMOS器件區(qū)域1002上覆蓋掩膜層134，如圖8所示，掩膜層134可以為硬掩膜或光罩層，而后，對PMOS器件區(qū)域1001的頂層金屬層130進(jìn)行非晶化注入，非晶化注入的粒子可以為Ge、N、F等，非晶化注入并不改變PMOS器件區(qū)域1001的頂層金屬層130的電學(xué)性能，僅改變其內(nèi)部晶體的結(jié)構(gòu)分布，從而釋放PMOS器件區(qū)域1001的頂層金屬層130的壓應(yīng)力，降低頂層金屬層對PMOS器件的溝道影響較小。

在本實(shí)施例中，優(yōu)選非晶注入的粒子為Ge，非晶化注入的工藝條件可以為：注入的能量為0.5-30keV，注入的劑量為5E14-5E16/cm²。

而后，去除掩膜層134，并進(jìn)行平坦化工藝，直至暴露出金屬功函數(shù)層，分別在NMOS器件區(qū)域和PMOS器件區(qū)域的開口中形成具有不同應(yīng)力作用的氮化鎢的頂層金屬層130。

至此，形成了本發(fā)明實(shí)施例的半導(dǎo)體器件，之后，可以根據(jù)需要，完成后續(xù)器件的加工，例如形成接觸及互聯(lián)結(jié)構(gòu)等。

以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。

雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上 述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。