本發(fā)明涉及一種半導(dǎo)體元件及其形成方法，尤其是涉及一種包含虛置柵極結(jié)構(gòu)的半導(dǎo)體元件及其形成方法。

背景技術(shù)：

近年來，隨著場效晶體管(field effect transistors,FETs)元件尺寸持續(xù)地縮小，現(xiàn)有平面式(planar)場效晶體管元件的發(fā)展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件，例如鰭狀場效晶體管(fin field effect transistor,Fin FET)元件來取代平面晶體管元件已成為目前的主流發(fā)展趨勢。由于鰭狀場效晶體管元件的立體結(jié)構(gòu)可增加?xùn)艠O與鰭狀結(jié)構(gòu)的接觸面積，因此，可進(jìn)一步增加?xùn)艠O對于載流子通道區(qū)域的控制，從而降低小尺寸元件面臨的漏極引發(fā)能帶降低(drain induced barrier lowering,DIBL)效應(yīng)，并可以抑制短通道效應(yīng)(short channel effect,SCE)。再者，由于鰭狀場效晶體管元件在同樣的柵極長度下會具有更寬的通道寬度，因而可獲得加倍的漏極驅(qū)動電流。甚而，晶體管元件的臨界電壓(threshold voltage)也可通過調(diào)整柵極的功函數(shù)而加以調(diào)控。

然而，在現(xiàn)行的鰭狀場效晶體管元件制作工藝中，鰭狀結(jié)構(gòu)的設(shè)計仍存在許多瓶頸，進(jìn)而影響整個元件的漏電流及整體電性表現(xiàn)。因此如何改良現(xiàn)有鰭狀場效晶體管制作工藝即為現(xiàn)今一重要課題。

技術(shù)實現(xiàn)要素：

本發(fā)明的一目的在于提供一種半導(dǎo)體元件的形成方法，其中該半導(dǎo)體元件具有可完全覆蓋鰭狀結(jié)構(gòu)邊緣的虛置柵極結(jié)構(gòu)，有利于形成具有更佳可靠度的半導(dǎo)體元件。

為達(dá)上述目的，本發(fā)明的一實施例提供一種半導(dǎo)體元件，其包含多個鰭狀結(jié)構(gòu)，設(shè)置于一基底上，其中，該鰭狀結(jié)構(gòu)的至少一具有一尖端；以及一虛置柵極結(jié)構(gòu)，設(shè)置于該基底上，其中，該虛置柵極結(jié)構(gòu)包含一延伸部位， 該延伸部位覆蓋該尖端。

為達(dá)上述目的，本發(fā)明的一實施例提供一種形成半導(dǎo)體元件的方法，其包含以下步驟。首先，在一基底上形成多個環(huán)繞多個鰭狀結(jié)構(gòu)的淺溝隔離，其中該鰭狀結(jié)構(gòu)的至少一具有一尖端。后續(xù)，在該基底上形成一虛置柵極結(jié)構(gòu)，其中，該虛置柵極結(jié)構(gòu)包含一延伸部位，該延伸部位覆蓋該尖端。

本發(fā)明的半導(dǎo)體元件及其形成方法，主要是在柵極結(jié)構(gòu)的至少一側(cè)形成有一延伸部，并使該延伸部可延伸至完全覆蓋或有效覆蓋在鰭狀結(jié)構(gòu)的兩側(cè)，特別是指可覆蓋到該鰭狀結(jié)構(gòu)因受到光學(xué)接近效應(yīng)影響而產(chǎn)生形變的側(cè)邊。由此，本發(fā)明可形成具有更佳可靠度的半導(dǎo)體元件。

附圖說明

圖1至圖6為本發(fā)明第一實施例中形成半導(dǎo)體元件的方法的步驟剖面示意圖；

圖7為本發(fā)明一實施例中形成半導(dǎo)體元件的柵極結(jié)構(gòu)的步驟剖面示意圖；

圖8至圖11為本發(fā)明第二實施例中形成半導(dǎo)體元件的方法的步驟剖面示意圖。

主要元件符號說明

100 基底

101 鰭狀結(jié)構(gòu)

101a 尖端

102 斜邊

103、104 側(cè)邊

105 襯墊層

106 淺溝隔離

110 框狀的鰭狀結(jié)構(gòu)

130、150、170 柵極結(jié)構(gòu)

135 延伸部

151、171 柵極介電層

152、172 柵極

153、173 間隙壁

155 延伸部

200 光致抗蝕劑層

210 開口圖案

230 圖案

300、301 圖案化犧牲層

302 凹口

310 間隙壁

311 特定部

401 鰭狀圖案

402 開口圖案

403、405、407 柵極圖案

406、408 延伸圖案

θ1 銳角

θ2 鈍角

具體實施方式

為使熟悉本發(fā)明所屬技術(shù)領(lǐng)域的一般技術(shù)者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個優(yōu)選實施例，并配合所附的附圖，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。

請參照圖1至圖6，所繪示者為本發(fā)明第一實施例中形成半導(dǎo)體元件的方法的步驟示意圖。首先，如圖1所示，提供一基底100?；?00例如是一硅基底、一含硅基底或一硅覆絕緣(silicon-on-insulator,SOI)基底等半導(dǎo)體基底。在一實施例中，基底100上還可先形成有一掩模層(未繪示)，該掩模層可具有單層或多層結(jié)構(gòu)，例如包含由一氧化硅(silicon oxide)層(未繪示)以及一氮化硅(silicon nitride)層(未繪示)所組成的復(fù)合結(jié)構(gòu)。

接著，在基底100形成至少一鰭狀結(jié)構(gòu)101。在塊狀硅(bulk silicon)基底的實施態(tài)樣中，鰭狀結(jié)構(gòu)101的形成方式優(yōu)選是利用一側(cè)壁圖案轉(zhuǎn)移(sidewall image transfer,SIT)技術(shù)，包含通過一光刻暨蝕刻制作工藝在基底100上先形成多個圖案化犧牲層(未繪示)，再依序進(jìn)行沉積及蝕刻制作工藝，以于各該圖案化犧牲層的側(cè)壁形成一間隙壁(未繪示)，后續(xù)，去除該多個圖案化犧牲層，保留多個具有封閉式的矩形框架的該間隙壁。之后，通過該 多個間隙壁的覆蓋再進(jìn)行至少一蝕刻制作工藝，使得各該間隙壁的圖案直接或逐步被轉(zhuǎn)移至下方的基底100，形成多個淺溝槽(shallow trench，未繪示)，同時定義出多個被該淺溝槽環(huán)繞的框狀的鰭狀結(jié)構(gòu)110，如圖1所示。此外，在形成有該掩模層的實施例中，也可先將該多個間隙壁的圖案被轉(zhuǎn)移至單層或多層結(jié)構(gòu)的該掩模層，再進(jìn)行一蝕刻制作工藝，將該掩模層的圖案轉(zhuǎn)移至下方的基底100中。

之后，可進(jìn)行一鰭狀結(jié)構(gòu)切割制作工藝(fin cut)移除初始結(jié)構(gòu)中不必要的鰭片，例如是虛擬鰭片(dummy fin)及/或框狀的鰭狀結(jié)構(gòu)110兩端相連接的部分。具體來說，該鰭狀結(jié)構(gòu)切割制作工藝如圖2所示是先于基底100上形成一圖案化掩模，例如是具有至少一開口圖案210的光致抗蝕劑層200，光致抗蝕劑層200大體上部分覆蓋框狀的鰭狀結(jié)構(gòu)110，并使得框狀的鰭狀結(jié)構(gòu)110的一部分自開口圖案210中被暴露出。需特別說明的是，在形成光致抗蝕劑層200時，是使用黃光制作工藝來定義其上的開口圖案210，例如是利用曝光的方式將一光掩模(未繪示)上的蝕刻圖案轉(zhuǎn)移至光致抗蝕劑層200上。一般來說，該光掩模上用來界定開口的蝕刻圖案，通常是由直線與直角組合所形成的幾何圖案，例如是呈正方形或是長方形的圖案。然而，在對高密度排列的蝕刻圖案進(jìn)行曝光制作工藝以形成光致抗蝕劑層200時，容易產(chǎn)生光學(xué)接近效應(yīng)(optical proximity effect)，使得形成于光致抗蝕劑層200上的開口圖案210的直角處因為過度曝光(overexpose)或是曝光不足(underexpose)，造成分辨率減損(resolution loss)，使得光致抗蝕劑層200上實際形成的圖案與該光掩模的原始設(shè)計圖案不一致或是發(fā)生轉(zhuǎn)角圓形化效應(yīng)(corner rounding effect)。最后，如圖2所示形成略呈圓形或橢圓形的開口圖案210，其中矩形虛線框230則表示該光掩模上用來界定開口的圖案230。

在此情況下，當(dāng)后續(xù)以光致抗蝕劑層200為掩模進(jìn)行一蝕刻制作工藝時，其下方的框狀的鰭狀結(jié)構(gòu)110會受到該開口圖案210的影響，使得其被蝕刻的一端形成一尖端101a，如圖3所示。也就是說，在利用該鰭狀結(jié)構(gòu)切割制作工藝形成所需的鰭狀結(jié)構(gòu)布局時，例如是圖3所示的條狀排列的鰭狀結(jié)構(gòu)101，鰭狀結(jié)構(gòu)101的至少一端會受到光致抗蝕劑層200開口圖案210形變的影響而形成一斜邊102，使得鰭狀結(jié)構(gòu)101的一端具有逐漸縮減的寬度，進(jìn)而形成尖端101a。在本實施例中，斜邊102可以是如圖3所示的一平面， 并且可分別與鰭狀結(jié)構(gòu)101的兩平行側(cè)邊103、104共同夾設(shè)有一銳角θ1及一鈍角θ2，但不以此為限。本領(lǐng)域者應(yīng)可輕易了解，本發(fā)明的鰭狀結(jié)構(gòu)101也可能因該開口圖案的轉(zhuǎn)角圓形化效應(yīng)而形成一弧面(未繪示)或不規(guī)則面，而非原先預(yù)期的全部為矩形截角。

然后，依序形成覆蓋基底100及鰭狀結(jié)構(gòu)101表面的一襯墊層(liner)105，以及至少填入該淺溝槽內(nèi)的一絕緣層，然后再對此絕緣層進(jìn)行化學(xué)機械研磨與回蝕刻等制作工藝，使其形成作為環(huán)繞各鰭狀結(jié)構(gòu)101的一淺溝隔離(STI)106。其中，襯墊層105及淺溝隔離106的具體形成方式及詳細(xì)材質(zhì)應(yīng)為本領(lǐng)域者所熟知，于此不再贅述。

后續(xù)，請參照圖4至圖6所示，其中圖5為圖4的部分放大示意圖；圖6則是沿圖4中A-A’剖線所繪示的剖面示意圖。在基底100上形成橫跨鰭狀結(jié)構(gòu)101的柵極結(jié)構(gòu)130、150、170。在本實施例中，形成柵極結(jié)構(gòu)130、150、170的制作工藝?yán)绨佬蛟邛挔罱Y(jié)構(gòu)101形成一柵極介電材料層(未繪示)，例如是包含氧化硅等絕緣材質(zhì)，以及一柵極層(未繪示)，再圖案化該柵極層及該柵極介電材料層，而在鰭狀結(jié)構(gòu)101上形成柵極結(jié)構(gòu)130、150、170，如圖4及圖6所示。具體來說，各柵極結(jié)構(gòu)150、170可包含柵極介電層151、171及柵極152、172，并且后續(xù)可繼續(xù)形成環(huán)繞各柵極結(jié)構(gòu)150、170的間隙壁153、173，例如是包含是氮化硅、氮氧化硅(silicon oxynitride)或氮碳化硅(silicon carbonitride)等材質(zhì)，但并不限于此。

需特別說明的是，柵極結(jié)構(gòu)130、150的一部分剛好橫跨在鰭狀結(jié)構(gòu)101的一端，因而可形成部分位在淺溝隔離106上的柵極結(jié)構(gòu)150，如圖6所示。也就是說，柵極結(jié)構(gòu)130、150的一部分是直接覆蓋在淺溝隔離106上，而可構(gòu)成一過路柵極(passing gate)，成為另一鰭式場效晶體管(fin field-effect transistor,FinFET)的柵極，或僅為另一不具有實際通路的一虛置柵極結(jié)構(gòu)。在本實施例中，該過路柵極或虛置柵極結(jié)構(gòu)的形成方式是與一般柵極結(jié)構(gòu)的制作工藝整合，因此，該虛置柵極結(jié)構(gòu)的柵極也可以同為一多晶硅柵極，但其材質(zhì)非限于此，可視實際所需而定或另以其他方式形成。

此外，另需特別注意的是，柵極結(jié)構(gòu)130、150覆蓋在鰭狀結(jié)構(gòu)101尖端101a的部位分別具有一延伸部135、155。延伸部135、155是自柵極結(jié)構(gòu)130、150的至少一側(cè)邊朝向鰭狀結(jié)構(gòu)101的延伸方向延伸出，由此，使得鰭狀結(jié)構(gòu)101受到光致抗蝕劑層200開口圖案210形變的影響而產(chǎn)生的尖端 101a可以完全被覆蓋住，如圖4及圖5所示。在一實施例中，延伸部135、155優(yōu)選在完全覆蓋尖端101a后，更進(jìn)一步延伸至覆蓋到尖端101a以外的部分鰭狀結(jié)構(gòu)101，亦即延伸至覆蓋到鰭狀結(jié)構(gòu)101的兩平行側(cè)邊103、104的部分，如圖5所示。由此，可避免尖端101a無法被該虛置柵極結(jié)構(gòu)完全覆蓋或有效覆蓋，而導(dǎo)致元件缺失的情況。然而，本領(lǐng)域通常知識者也應(yīng)了解，柵極結(jié)構(gòu)130、150、170的形成方式并不限于前述的制作工藝，也可能包含其他步驟。舉例來說，在另一實施例中也可利用側(cè)壁圖案轉(zhuǎn)移技術(shù)來形成多個橫跨鰭狀結(jié)構(gòu)101的柵極結(jié)構(gòu)(未繪示)，例如是形成間距不同的圖案化犧牲層301，如圖7左所示；或是于圖案化犧牲層300形成一內(nèi)縮的凹口302，如圖7右所示，使得后續(xù)于各圖案化犧牲層300、301的側(cè)壁形成的間隙壁310可部分融合成一較寬的特定部311。由此，利用間隙壁310作為蝕刻掩模進(jìn)行蝕刻制作工藝即可于基底100形成如圖6所示具有延伸部135、155的柵極結(jié)構(gòu)130、150，但不以此為限。

由此即完成本發(fā)明第一實施例的半導(dǎo)體元件。后續(xù)，則可再搭配一輕摻雜漏極(light-doped drain,LDD)制作工藝、源極/漏極制作工藝、選擇性外延成長(selective epitaxial growth，SEG)制作工藝、金屬硅化物制作工藝、接觸洞停止蝕刻層(contact etch stop layer,CESL)制作工藝或是金屬柵極置換(replacement metal gate,RMG)等制作工藝，上述相關(guān)步驟與現(xiàn)有制作晶體管的步驟類似，在此不多加贅述。

此外，本領(lǐng)域者應(yīng)可輕易了解，本發(fā)明的半導(dǎo)體元件也可能以其他方式形成，并不限于前述的制作步驟。因此，下文將進(jìn)一步針對本發(fā)明半導(dǎo)體元件及其形成方法的其他實施例或變化型進(jìn)行說明。且為簡化說明，以下說明主要針對各實施例不同之處進(jìn)行詳述，而不再對相同之處作重復(fù)贅述。此外，本發(fā)明的各實施例中相同的元件以相同的標(biāo)號進(jìn)行標(biāo)示，以利于各實施例間互相對照。

請參照圖8至圖11，所繪示者為本發(fā)明第二實施例中形成半導(dǎo)體元件的方法的步驟示意圖。本實施例的半導(dǎo)體元件的形成方法大體上和前述第一實施例相同，其差異處在于本實施例是直接利用繪圖數(shù)據(jù)系統(tǒng)(graphic data system,GDS)定義可用以形成鰭狀結(jié)構(gòu)及柵極結(jié)構(gòu)的掩模圖案。具體來說，本實施例例如是圖8所示首先提供一第一布局圖案，其包含有多個平行排列的鰭狀圖案401，并將鰭狀圖案401輸入至一電腦系統(tǒng)(未繪示)中。鰭狀 圖案401是指后續(xù)欲形成于一半導(dǎo)體光致抗蝕劑層上(未繪示)的理想鰭狀圖案，其反映了后續(xù)半導(dǎo)體結(jié)構(gòu)的布局圖案(layout)。

然而，為避免光學(xué)接近效應(yīng)的影響，造成轉(zhuǎn)移后的鰭狀圖案401發(fā)生偏移的現(xiàn)象，本實施例進(jìn)一步提供如圖9所示的開口圖案402。開口圖案402是指后續(xù)欲形成于一光致抗蝕劑層上(未繪示)的蝕刻開口，其優(yōu)選是位在鰭狀圖案401兩側(cè)且部分重疊于鰭狀圖案401。由此，即可在后續(xù)鰭狀結(jié)構(gòu)切割制作工藝中，利用該光致抗蝕劑層作為蝕刻掩模來移除不必要的鰭狀結(jié)構(gòu)(未繪示)，形成所需的結(jié)構(gòu)布局。然而在實際制作工藝中，該光致抗蝕劑層上實際形成的圖案可能發(fā)生轉(zhuǎn)角圓形化效應(yīng)，而與原始設(shè)計的開口圖案402不一致，因而使被切割后的該鰭狀結(jié)構(gòu)形成如前述圖3所示的尖端101a。

之后，則如圖10及圖11所示，提供一第三布局圖案，其包含有多個橫跨鰭狀圖案401的柵極圖案403、405、407，并輸入至該電腦系統(tǒng)中。其中，柵極圖案403、405、407是相互平行且至少部分重疊于鰭狀圖案401。值得注意的是，本發(fā)明除了會利用一般光學(xué)接近修正方法(optical proximity correction method,OPC method)來修正各布局圖案，以及調(diào)整兩兩布局圖案的對應(yīng)重疊的位置修正之外，本實施例更會在形成柵極圖案403、405、407時，進(jìn)一步進(jìn)行一判讀步驟，以判定出可完全橫跨鰭狀圖案401的部分或是后續(xù)欲構(gòu)成實際半導(dǎo)體元件布局的部分。并且，接著進(jìn)行一修正步驟，以在柵極圖案403、405、407中被判定為未完全橫跨鰭狀圖案401的部分，例如是鰭狀圖案401的兩側(cè)或者是柵極圖案405、407與前述開口圖案402重疊的部分，形成如圖11所示的延伸圖案406、408。由此，確保后續(xù)能形成有效覆蓋鰭狀結(jié)構(gòu)的尖端101a的柵極結(jié)構(gòu)。

最后，再分別輸出如圖11所示包含有柵極圖案403、405、407的第三布局圖案，形成對應(yīng)的光掩模(未繪示)，其中虛線代表相對應(yīng)的開口圖案402及鰭狀圖案401。后續(xù)，則可將該光掩模應(yīng)用于各種多重曝光技術(shù)，例如兩次光刻一次蝕刻制作工藝(2P1E)或是兩次光刻兩次蝕刻制作工藝(2P2E)。舉例來說，利用圖8中具有鰭狀圖案401的第一光掩模先對一光致抗蝕劑層(未繪示)進(jìn)行一光刻暨蝕刻制作工藝，接著利用圖9中具有邊緣圖案402的第二光掩模對該光致抗蝕劑層進(jìn)行另一次的光刻暨蝕刻制作工藝，最后再利用圖11中具有柵極圖案403、405、407的第三光掩模對該光致抗蝕劑層再進(jìn)行第三次的光刻暨蝕刻制作工藝，即可得到如前述第一實施 例的圖6所示的電路布局。

以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。