本發(fā)明涉及一種EEPROM技術(shù)，特別是關(guān)于一種利用增加離子植入濃度的方式來(lái)降低電壓差的EEPROM及其操作方法。

背景技術(shù)：

在計(jì)算機(jī)信息產(chǎn)品發(fā)達(dá)的今天，帶電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read Only Memory，EEPROM)以及閃存(Flash)等非揮發(fā)性內(nèi)存都是一種可以通過(guò)電子方式多次寫入的半導(dǎo)體儲(chǔ)存裝置，只需特定電壓來(lái)擦除內(nèi)存內(nèi)的數(shù)據(jù)，以便寫入新的數(shù)據(jù)，且在電源關(guān)掉后數(shù)據(jù)并不會(huì)消失，所以被廣泛使用于各式電子產(chǎn)品上。

由于非揮發(fā)性內(nèi)存為可程序化的，其利用儲(chǔ)存電荷來(lái)改變內(nèi)存中晶體管的閘極電壓，或不儲(chǔ)存電荷以留下原內(nèi)存中的晶體管的閘極電壓。擦除操作則是將儲(chǔ)存在非揮發(fā)性內(nèi)存中的電荷移除，使得非揮發(fā)性內(nèi)存回到原內(nèi)存中的晶體管的閘極電壓。對(duì)于目前的非揮發(fā)內(nèi)存，擦除時(shí)都需要高電壓差，此將會(huì)造成面積的增加以及制作過(guò)程的復(fù)雜度增加。

有鑒于此，本發(fā)明針對(duì)上述現(xiàn)有技術(shù)的缺失，特別提出一種低電流低電壓差的EEPROM，以及此內(nèi)存架構(gòu)的操作方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種降低電壓差的EEPROM及其操作方法，其利用增加離子植入濃度的方式來(lái)增加晶體管或是基板與閘極之間的電場(chǎng)，以降低擦除或?qū)懭氲碾妷翰?，并可利用本發(fā)明提供的操作方法，同時(shí)達(dá)到對(duì)大量存儲(chǔ)單元進(jìn)行擦除及寫入的目的。

本發(fā)明的另一目的在于提供一種低電壓差的EEPROM及其操作方法，其通過(guò)源極/汲極對(duì)閘極的電壓差，或是通過(guò)基板/井對(duì)閘極的電壓差，達(dá)到低電流的寫入或擦除目的。

為達(dá)到上述目的，本發(fā)明提出一種降低電壓差的EEPROM，主要包括有一半導(dǎo)體基板，其上設(shè)置有至少一晶體管結(jié)構(gòu)，此晶體管結(jié)構(gòu)包括有一位于半導(dǎo)體基板表面的第一介電層，一設(shè)置于第一介電層上的第一導(dǎo)電閘極，以及至少兩個(gè)第一離子摻雜區(qū)，該至少兩個(gè)第一離子摻雜區(qū)分別位于半導(dǎo)體基板內(nèi)且位于第一導(dǎo)電閘極的兩側(cè)，以分別作為源極和汲極；其中，本發(fā)明利用離子植入方式于第一導(dǎo)電閘極與源極和汲極交界處的半導(dǎo)體基板內(nèi)或第一離子摻雜區(qū)內(nèi)進(jìn)一步植入同型離子，以增加離子濃度并降低寫入及擦除的電壓差。

當(dāng)然，除了上述單閘極晶體管結(jié)構(gòu)之外，本發(fā)明亦適用于浮接閘極結(jié)構(gòu)，因此除了前述晶體管結(jié)構(gòu)之外，還包括一電容結(jié)構(gòu)，該電容結(jié)構(gòu)位于半導(dǎo)體基板表面且與此晶體管相隔離，此電容結(jié)構(gòu)包含有一位于半導(dǎo)體基板內(nèi)的第二離子摻雜區(qū)，一位于第二離子摻雜區(qū)表面的第二介電層，以及一迭設(shè)于第二介電層上的第二導(dǎo)電閘極，且第二導(dǎo)電閘極電性連接第一導(dǎo)電閘極，以作為單浮接閘極。

承上，不管是單閘極晶體管結(jié)構(gòu)還是浮接閘極結(jié)構(gòu)，其中植入同型離子可增加半導(dǎo)體基板內(nèi)或第一離子摻雜區(qū)內(nèi)的離子濃度的至原有濃度的1至10倍。

其中，本發(fā)明中的上述晶體管結(jié)構(gòu)為N型晶體管時(shí)，第一離子摻雜區(qū)或第二離子摻雜區(qū)為N型摻雜區(qū)，且半導(dǎo)體基板為P型半導(dǎo)體基板或具有P型井的半導(dǎo)體基板。當(dāng)上述晶體管結(jié)構(gòu)為P型晶體管時(shí)，第一離子摻雜區(qū)或第二離子摻雜區(qū)為P型摻雜區(qū)，且半導(dǎo)體基板為N型半導(dǎo)體基板或具有N型井的半導(dǎo)體基板。

在本發(fā)明的一實(shí)施例中，該晶體管結(jié)構(gòu)為N型晶體管時(shí)，該第一離子摻雜區(qū)及該第二離子摻雜區(qū)為N型摻雜區(qū)，且該半導(dǎo)體基板為P型半導(dǎo)體基板或具有P型井的半導(dǎo)體基板；以及該晶體管結(jié)構(gòu)為P型晶體管時(shí)，該第一離子摻雜區(qū)及該第二離子摻雜區(qū)為P型摻雜區(qū)，且該半導(dǎo)體基板為N型半導(dǎo)體基板或具有N型井的半導(dǎo)體基板。

在本發(fā)明的一實(shí)施例中，該晶體管結(jié)構(gòu)中的該第一介電層與該第二導(dǎo)電閘極的兩個(gè)側(cè)壁還設(shè)有間隔物。

在本發(fā)明的一實(shí)施例中，于該第一導(dǎo)電閘極與該源極和汲極交界處的該第一離子摻雜區(qū)內(nèi)再植入同型離子，并于該間隔物形成前先進(jìn)行該離子植入，以增加該第一離子摻雜區(qū)的濃度。

在本發(fā)明的一實(shí)施例中，該第一導(dǎo)電閘極由下而上還依序包括一浮接閘極、一控制介電層以及一控制閘極，該浮接閘極、該控制介電層以及該控制閘極分別迭設(shè)于該第一介電層上。

在本發(fā)明的一實(shí)施例中，該第一離子摻雜區(qū)內(nèi)再植入同型離子而增加其離子濃度的目的為施加電壓差于該晶體管結(jié)構(gòu)與該第一導(dǎo)電閘極，以進(jìn)行寫入或擦除。

在本發(fā)明的一實(shí)施例中，該第一離子摻雜區(qū)內(nèi)再植入同型離子而增加其離子濃度的目的為施加電壓差于該晶體管結(jié)構(gòu)與該單浮接閘極，以進(jìn)行寫入或擦除。

在本發(fā)明的一實(shí)施例中，該半導(dǎo)體基板內(nèi)再植入同型離子而增加其離子濃度的目的為施加電壓差于該半導(dǎo)體基板與該第一導(dǎo)電閘極，以進(jìn)行寫入或擦除。

在本發(fā)明的一實(shí)施例中，該半導(dǎo)體基板內(nèi)再植入同型離子而增加其離子濃度的目的為施加電壓差于該半導(dǎo)體基板與該單浮接閘極，以進(jìn)行寫入 或擦除。

在本發(fā)明的一實(shí)施例中，該晶體管結(jié)構(gòu)為金屬氧化半場(chǎng)效晶體管。

在本發(fā)明的一實(shí)施例中，該第一摻雜區(qū)還包含一輕摻雜汲極。

不管是單閘極結(jié)構(gòu)還是浮接閘極結(jié)構(gòu)，由于增加離子濃度的區(qū)域不同以及晶體管的類型不同，對(duì)應(yīng)有不同的操作方法。

為達(dá)到上述目的，本發(fā)明還提供了一種降低電壓差的EEPROM的操作方法，該EEPROM包含有一半導(dǎo)體基板，其上設(shè)有至少一N型晶體管結(jié)構(gòu)，該N型晶體管結(jié)構(gòu)具有一第一導(dǎo)電閘極以及至少兩個(gè)第一離子摻雜區(qū)，該至少兩個(gè)第一離子摻雜區(qū)位于該半導(dǎo)體基板內(nèi)且位于該第一導(dǎo)電閘極的兩側(cè)，以分別作為源極和汲極，且該第一導(dǎo)電閘極與該源極和汲極交界處的該第一離子摻雜區(qū)內(nèi)進(jìn)一步植入同型離子，以增加離子濃度，該操作方法包括以下步驟：于該第一導(dǎo)電閘極、源極、汲極及半導(dǎo)體基板分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并滿足下列條件：于寫入時(shí)，滿足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高壓(HV)，或滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg大于2V；以及于擦除時(shí)，滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg＝0或浮接或小于2V。

在本發(fā)明的一實(shí)施例中，該EEPROM還包含有一電容結(jié)構(gòu)，該電容結(jié)構(gòu)位于該半導(dǎo)體基板表面且與該至少一N型晶體管結(jié)構(gòu)相隔離，該電容結(jié)構(gòu)包括一位于該半導(dǎo)體基板內(nèi)的第二離子摻雜區(qū)，以及一電性連接該第一導(dǎo)電閘極的第二導(dǎo)電閘極，該第二導(dǎo)電閘極作為單浮接閘極，此時(shí)該單浮接閘極施加該閘極電壓Vg。

為達(dá)到上述目的，本發(fā)明還提供了一種降低電壓差的EEPROM的操作方法，該EEPROM包含有一半導(dǎo)體基板，其上設(shè)有至少一P型晶體管結(jié)構(gòu)，該P(yáng)型晶體管結(jié)構(gòu)具有一第一導(dǎo)電閘極以及至少兩個(gè)第一離子摻雜區(qū)，該至少兩個(gè)第一離子摻雜區(qū)位于該半導(dǎo)體基板內(nèi)且位于該第一導(dǎo)電閘極的兩 側(cè)，以分別作為源極和汲極，且該第一導(dǎo)電閘極與該源極和汲極交界處的該第一離子摻雜區(qū)內(nèi)進(jìn)一步植入同型離子，以增加離子濃度，該操作方法包括以下步驟：于該第一導(dǎo)電閘極、源極、汲極及半導(dǎo)體基板分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并滿足下列條件：于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝高壓或小于高壓，且Vg＝0，或滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V以上；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

在本發(fā)明的一實(shí)施例中，該EEPROM進(jìn)一步包含有一電容結(jié)構(gòu)，該電容結(jié)構(gòu)位于該半導(dǎo)體基板表面且與該至少一P型晶體管結(jié)構(gòu)相隔離，該電容結(jié)構(gòu)包括有一位于該半導(dǎo)體基板內(nèi)的第二離子摻雜區(qū)，以及一電性連接該第一導(dǎo)電閘極的第二導(dǎo)電閘極，以作為單浮接閘極，此時(shí)該單浮接閘極施加該閘極電壓Vg。

為達(dá)到上述目的，本發(fā)明還提供了一種降低電壓差的EEPROM的操作方法，該EEPROM包含有一半導(dǎo)體基板，其上設(shè)有至少一晶體管結(jié)構(gòu)，該晶體管結(jié)構(gòu)具有一第一導(dǎo)電閘極以及至少兩個(gè)第一離子摻雜區(qū)，該至少兩個(gè)第一離子摻雜區(qū)位于該半導(dǎo)體基板內(nèi)且位于該第一導(dǎo)電閘極的兩側(cè)，以分別作為源極和汲極，且該第一導(dǎo)電閘極與該源極和汲極交界處的該半導(dǎo)體基板內(nèi)進(jìn)一步植入同型離子，以增加其離子濃度，該操作方法包括以下步驟：于該第一導(dǎo)電閘極或、源極、汲極及半導(dǎo)體基板分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并滿足下列條件：

當(dāng)該晶體管結(jié)構(gòu)為N型晶體管時(shí)：于寫入時(shí)，滿足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高壓(HV)或滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg大于2V；以及于擦除時(shí)，滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg＝0或浮接或小于2V。

當(dāng)該晶體管結(jié)構(gòu)為P型晶體管時(shí)：于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝ 高壓或小于高壓，且Vg＝0，或滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V以上；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

在本發(fā)明的一實(shí)施例中，該EEPROM還包含：

一電容結(jié)構(gòu)，該電容結(jié)構(gòu)位于該半導(dǎo)體基板表面且與該至少一晶體管結(jié)構(gòu)相隔離，該電容結(jié)構(gòu)包括有一位于該半導(dǎo)體基板內(nèi)的第二離子摻雜區(qū)；以及

一第二導(dǎo)電閘極，該第二導(dǎo)電閘極電性連接該第一導(dǎo)電閘極，以作為單浮接閘極，此時(shí)該單浮接閘極施加該閘極電壓Vg。

在本發(fā)明的一實(shí)施例中，該晶體管結(jié)構(gòu)為該N型晶體管時(shí)，該第一離子摻雜區(qū)為N型摻雜區(qū)，且該半導(dǎo)體基板為P型半導(dǎo)體基板或具有P型井的半導(dǎo)體基板；以及該晶體管結(jié)構(gòu)為該P(yáng)型晶體管時(shí)，該第一離子摻雜區(qū)為P型摻雜區(qū)，且該半導(dǎo)體基板為N型半導(dǎo)體基板或具有N型井的半導(dǎo)體基板。

在本發(fā)明的一實(shí)施例中，該晶體管結(jié)構(gòu)為該N型晶體管時(shí)，該第一離子摻雜區(qū)及該第二離子摻雜區(qū)為N型摻雜區(qū)，且該半導(dǎo)體基板為P型半導(dǎo)體基板或具有P型井的半導(dǎo)體基板；以及該晶體管結(jié)構(gòu)為該P(yáng)型晶體管時(shí)，該第一離子摻雜區(qū)及該第二離子摻雜區(qū)為P型摻雜區(qū)，且該半導(dǎo)體基板為N型半導(dǎo)體基板或具有N型井的半導(dǎo)體基板。

下面具體實(shí)施例配合所附的圖式詳加說(shuō)明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容及其所達(dá)成的功效。

附圖說(shuō)明

圖1(a)為本發(fā)明于第一離子摻雜區(qū)(源/汲極)內(nèi)再進(jìn)行離子植入的結(jié)構(gòu)示意圖；

圖1(b)為本發(fā)明于半導(dǎo)體基板內(nèi)再進(jìn)行離子植入的結(jié)構(gòu)示意圖；

圖2為本發(fā)明具有N型晶體管且為單閘極結(jié)構(gòu)的單個(gè)存儲(chǔ)單元結(jié)構(gòu)示意圖；

圖3為本發(fā)明具有N型晶體管且為單浮接閘極結(jié)構(gòu)的單個(gè)存儲(chǔ)單元結(jié)構(gòu)示意圖；

圖4為本發(fā)明具有P型晶體管且為單閘極結(jié)構(gòu)的單個(gè)存儲(chǔ)單元結(jié)構(gòu)示意圖；

圖5為本發(fā)明具有P型晶體管且為單浮接閘極結(jié)構(gòu)的單個(gè)存儲(chǔ)單元結(jié)構(gòu)示意圖。

附圖標(biāo)記說(shuō)明：10-半導(dǎo)體基板；12-晶體管結(jié)構(gòu)；14-第一介電層；16-第一導(dǎo)電閘極；18-源極；20-汲極；22-離子；30-P型半導(dǎo)體基板；32-N型晶體管；320-第一介電層；322-第一導(dǎo)電閘極；3221-浮接閘極；3222-控制介電層；3223-控制閘極；324-源極；326-汲極；34-N型井電容；340-N型井；342-第二介電層；344-第二導(dǎo)電閘極；36-隔離元件；38-單浮接閘極；40-N型半導(dǎo)體基板；42-P型晶體管；420-第一介電層；422-第一導(dǎo)電閘極；4221-浮接閘極；4222-控制介電層；4223-控制閘極；424-源極；426-汲極；44-P型井電容；440-P型井；442-第二介電層；444-第二導(dǎo)電閘極；46-隔離元件；48-單浮接閘極。

具體實(shí)施方式

本發(fā)明主要提供一種降低電壓差的EEPROM及其操作方法，其利用增加離子植入濃度的方式來(lái)增加晶體管或是基板與閘極之間的電場(chǎng)，以降低擦除或?qū)懭氲碾妷翰?，并可利用本發(fā)明提供的操作方法，同時(shí)施加操作電壓于所有存儲(chǔ)單元連接的閘極、源極及汲極，以達(dá)到對(duì)大量存儲(chǔ)單元進(jìn)行擦除及寫入的目的。

如圖1(a)圖及圖1(b)圖所示，本發(fā)明提出的EEPROM主要包括有：一半導(dǎo)體基板10，并有至少一形成于半導(dǎo)體基板10上的晶體管結(jié)構(gòu)，此晶體管 結(jié)構(gòu)12包括有一第一介電層14，第一介電層14位于半導(dǎo)體基板10的表面，第一介電層14上設(shè)有一第一導(dǎo)電閘極16，另有至少兩個(gè)第一離子摻雜區(qū)18、20，至少兩個(gè)第一離子摻雜區(qū)18、20分別位于半導(dǎo)體基板10內(nèi)且位于第一導(dǎo)電閘極16的兩側(cè)，以分別作為源極18和汲極20。其中，本發(fā)明可通過(guò)源極/汲極對(duì)閘極的電壓差，或是通過(guò)基板/井對(duì)閘極的電壓差，來(lái)讓電子穿過(guò)介電層(氧化層)，以達(dá)到低電流寫入或擦除的目的。因此，增加離子植入濃度的方式有兩種，一種如圖1(a)所示，利用離子植入方式于第一導(dǎo)電閘極16與源極18和汲極20交界處的第一離子摻雜區(qū)18、20內(nèi)再植入同型離子22，亦即第一離子摻雜區(qū)18、20為P型，則植入P型離子22，為N型就植入N型離子22，以增加其離子濃度，將增加第一離子摻雜區(qū)18、20內(nèi)的離子濃度為原有濃度的1至10倍，以便于施加電壓差于晶體管結(jié)構(gòu)與第一導(dǎo)電閘極，以進(jìn)行寫入或擦除，并藉此降低寫入及擦除的電壓差。另一種則如圖1(b)所示，利用離子植入方式于第一導(dǎo)電閘極16與源極18和汲極20交界處的半導(dǎo)體基板10內(nèi)再植入同型離子22，亦即半導(dǎo)體基板為P型，則植入P型離子22，為N型就植入N型離子22，以增加其離子濃度，同樣地將增加半導(dǎo)體基板10內(nèi)的離子濃度為原有濃度的1至10倍，以便于施加電壓差于半導(dǎo)體基板與第一導(dǎo)電閘極，以進(jìn)行寫入或擦除。

續(xù)上，在晶體管結(jié)構(gòu)的第一介電層與第二導(dǎo)電閘極的兩個(gè)側(cè)壁還設(shè)有間隔物(Spacer)(圖中未示)，且于第一導(dǎo)電閘極16與源極18和汲極20交界處的第一離子摻雜區(qū)內(nèi)植入的同型離子于此間隔物形成前先進(jìn)行該離子植入，以增加此摻雜區(qū)的濃度，而此第一離子摻雜區(qū)18、20還具有一輕摻雜汲極(LDD)，此時(shí)，較佳的摻雜位置則為此輕摻雜汲極(LDD)區(qū)域。

其中，除了上述單閘極結(jié)構(gòu)之外，本發(fā)明利用上述兩種結(jié)構(gòu)增加離子濃度的方式亦適用于單浮接閘極結(jié)構(gòu)，差別僅在于，若為單浮接閘極結(jié)構(gòu)，則本發(fā)明更進(jìn)一步包含一電容結(jié)構(gòu)，使電容結(jié)構(gòu)的第二導(dǎo)電閘極電性連接 第一導(dǎo)電閘極，以作為單浮接閘極。詳細(xì)的各種結(jié)構(gòu)應(yīng)用與操作方法，將依序說(shuō)明如后。

首先，如圖2所示，EEPROM中的單個(gè)存儲(chǔ)單元結(jié)構(gòu)包括一P型半導(dǎo)體基板30，亦可為具有P型井的半導(dǎo)體基板，在此以P型半導(dǎo)體基板30為例，于P型半導(dǎo)體基板30上設(shè)置有一N型晶體管32，例如N型金氧半場(chǎng)效晶體管(MOSFET)，此N型晶體管包含有一位于P型半導(dǎo)體基板30表面上的第一介電層320，一迭設(shè)于第一介電層320上方的第一導(dǎo)電閘極322，以及兩個(gè)位于P型半導(dǎo)體基板30內(nèi)的N型離子摻雜區(qū)，以分別作為其源極324及汲極326，在源極324和汲極326之間形成有一通道；其中第一導(dǎo)電閘極322由下而上更依序包括一浮接閘極3221、一控制介電層3222以及一控制閘極3223，浮接閘極3221、控制介電層3222以及控制閘極3223分別迭設(shè)于第一介電層320上，此即為單閘極結(jié)構(gòu)。

其次，如圖3所示，EEPROM中的單個(gè)存儲(chǔ)單元結(jié)構(gòu)包括一P型半導(dǎo)體基板30，其上設(shè)置有一N型晶體管32及一N型井(N-well)電容34，二者之間以隔離元件36分隔。N型晶體管32，例如N型金氧半場(chǎng)效晶體管(MOSFET)，其包含有一位于P型半導(dǎo)體基板30表面上的第一介電層320，一迭設(shè)于第一介電層320上方的第一導(dǎo)電閘極322，以及兩個(gè)位于P型半導(dǎo)體基板30內(nèi)的N型離子摻雜區(qū)，以分別作為其源極324及汲極326，在源極324和汲極326之間形成一通道。N型井電容34包含一位于P型半導(dǎo)體基板30內(nèi)的第二離子摻雜區(qū)，作為N型井340，一位于N型井340表面的第二介電層342，且于第二介電層342上設(shè)置有一第二導(dǎo)電閘極344，以形成頂板-介電層-底板的電容結(jié)構(gòu)。N型晶體管32中的第一導(dǎo)電閘極322和N型井電容34中的第二導(dǎo)電閘極344形成電性連接且以該隔離元件36隔離，以形成一單浮接閘極(floatinggate)38結(jié)構(gòu)。

如圖2及圖3所示的存儲(chǔ)單元結(jié)構(gòu)，當(dāng)此EEPROM皆具有N型晶體管32， 且于靠近第一導(dǎo)電閘極322交界處的源極324和汲極326的離子摻雜區(qū)內(nèi)還植入有同型的N型離子，以藉此增加其離子濃度，例如1～10倍，此時(shí)，本發(fā)明提供的操作方法包括以下步驟：于第一導(dǎo)電閘極322或單浮接閘極38、源極324、汲極326及P型半導(dǎo)體基板30分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并同時(shí)滿足下列條件：N型晶體管于寫入時(shí)，滿足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高壓(HV)，或滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg大于2V；以及于擦除時(shí)，滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg＝0或浮接或小于2V。P型晶體管于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝高壓或小于高壓，且Vg＝0，或滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V以上；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

承上，如圖2及圖3所示，當(dāng)此EEPROM皆具有N型晶體管32，且于靠近第一導(dǎo)電閘極322與源極324和汲極326交界處的P型半導(dǎo)體基板30內(nèi)還植入有同型的P型離子，以增加其離子濃度，例如1～10倍，此時(shí)，本發(fā)明提供的操作方法包括以下步驟：于第一導(dǎo)電閘極322或單浮接閘極38、源極324、汲極326及P型半導(dǎo)體基板30分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并同時(shí)滿足下列條件：N型晶體管于寫入時(shí)，滿足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高壓(HV)，或滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg大于2V；以及于擦除時(shí)，滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg＝0或浮接或小于2V。P型晶體管于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝高壓或小于高壓，且Vg＝0，或滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V以上；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

如圖4所示，EEPROM中的單個(gè)存儲(chǔ)單元結(jié)構(gòu)包括一N型半導(dǎo)體基板40，亦可為具有N型井的半導(dǎo)體基板，在此以N型半導(dǎo)體基板40為例，于N型半導(dǎo)體基板40上設(shè)置有一P型晶體管42，例如P型金氧半場(chǎng)效晶體管 (MOSFET)，此P型晶體管包含有一位于N型半導(dǎo)體基板40表面上的第一介電層420，一迭設(shè)于第一介電層420上方的第一導(dǎo)電閘極422，以及兩個(gè)位于N型半導(dǎo)體基板40內(nèi)的P型離子摻雜區(qū)，以分別作為其源極424及汲極426，在源極424和汲極426之間形成有一通道；其中第一導(dǎo)電閘極422由下而上更依序包括一浮接閘極4221、一控制介電層4222以及一控制閘極4223，浮接閘極4221、控制介電層4222以及控制閘極4223分別迭設(shè)于第一介電層420上，此即為單閘極結(jié)構(gòu)。

接著如圖5所示，EEPROM中的單個(gè)存儲(chǔ)單元結(jié)構(gòu)包括一N型半導(dǎo)體基板40，其上設(shè)置有一P型晶體管42及一P型井(N-well)電容44，二者之間以隔離元件46分隔。P型晶體管42，例如P型金氧半場(chǎng)效晶體管(MOSFET)，其包含有一位于N型半導(dǎo)體基板40表面上的第一介電層420，一迭設(shè)于第一介電層420上方的第一導(dǎo)電閘極422，以及兩個(gè)位于N型半導(dǎo)體基板40內(nèi)的N型離子摻雜區(qū)，以分別作為其源極424及汲極426，在源極424和汲極426之間形成有一通道。P型井電容44包含一位于N型半導(dǎo)體基板40內(nèi)的第二離子摻雜區(qū)，作為P型井440，一位于P型井440表面的第二介電層442，且于第二介電層442上設(shè)置有一第二導(dǎo)電閘極444，以形成頂板-介電層-底板的電容結(jié)構(gòu)。其中P型晶體管42中的第一導(dǎo)電閘極422和P型井電容44中的第二導(dǎo)電閘極444形成電性連接且以隔離元件46分隔，以形成一單浮接閘極(floating gate)48的結(jié)構(gòu)。

如圖4及圖5所示的存儲(chǔ)單元結(jié)構(gòu)，當(dāng)此EEPROM皆具有P型晶體管42，且于靠近第一導(dǎo)電閘極422交界處的源極424和汲極426的離子摻雜區(qū)內(nèi)還植入有同型的P型離子，以藉此增加其離子濃度，例如1～10倍，此時(shí)，本發(fā)明提供的操作方法包括以下步驟：于第一導(dǎo)電閘極422或單浮接閘極48、源極424、汲極426及N型半導(dǎo)體基板40分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并同時(shí)滿足下列條件：N型晶體管于寫入時(shí)，滿足Vsub＝接地，Vs＝Vd＝0或大于0V，且Vg＝高壓(HV)，或滿 足Vsub＝接地，Vs＝Vd＝高壓，且Vg大于2V；以及于擦除時(shí)，滿足Vsub＝接地，Vs＝Vd＝高壓，且Vg＝0或浮接或小于2V。P型晶體管于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝高壓或小于高壓，且Vg＝0，或滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V以上；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

承上，同如圖4及圖5所示，當(dāng)此EEPROM皆具有P型晶體管42，且于靠近第一導(dǎo)電閘極422與源極424和汲極426交界處的N型半導(dǎo)體基板40內(nèi)還植入有同型的N型離子，以增加其離子濃度，例如1～10倍，此時(shí)，本發(fā)明提供的操作方法包括以下步驟：于第一導(dǎo)電閘極422或單浮接閘極48、源極424、汲極426及N型半導(dǎo)體基板40分別施加一閘極電壓Vg、源極電壓Vs、汲極電壓Vd及基板電壓Vsub，并同時(shí)滿足下列條件：于寫入時(shí)，滿足Vsub＝高壓，Vs＝Vd＝高壓或小于高壓，且Vg＝0，或是滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝小于高壓2V；以及于擦除時(shí)，滿足Vsub＝高壓，Vs＝Vd＝0，且Vg＝浮接或小于高壓2V以內(nèi)。

由于寫入與擦除會(huì)與打入的濃度有關(guān)系，甚至?xí)绊懺礃O、汲極、閘極的施加電壓，因此，源極、汲極、閘極只要有足夠的電壓差就可以有寫入或擦除的效果，因此也可以用負(fù)壓代替接地，可以降低現(xiàn)有技術(shù)中所需的高壓電壓。

以上所述實(shí)施例僅為說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟悉此項(xiàng)技術(shù)者能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以之限定本發(fā)明的保護(hù)范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。