多芯片sop封裝結構的制作方法
【專利摘要】本實用新型涉及一種多芯片SOP封裝結構，它包括引線框架以及塑封于引線框架外的塑封體（11），引線框架上設置有七個引腳，七個引腳分別為位于引線框架左側從上至下布置的第一引腳（1）、第二引腳（2）、第三引腳（3）、第四引腳（4）以及位于引線框架右側從下至上布置的第五引腳（5）、第六引腳（6）、第七引腳（7），引線框架的中部設置有上下布置的第一基島（9）以及第二基島（10）。本實用新型多芯片SOP封裝結構具有能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的優(yōu)點。
【專利說明】 多芯片SOP封裝結構
【技術領域】
[0001]本實用新型涉及一種多芯片SOP封裝結構，屬于半導體封裝領域。
【背景技術】
[0002]SOP (Small Out-Line Package小外形封裝)是一種很常見的元器件形式。表面貼裝型封裝之一，弓I腳從封裝兩側引出呈海鷗翼狀(L字形)。
[0003]目前市場上傳統(tǒng)的多芯片SOP封裝結構產(chǎn)品大家為了方便，基本都是采用S0P8(帶有八個引腳的SOP封裝結構)封裝結構。
[0004]如圖1所示為傳統(tǒng)的多芯片SOP封裝結構的俯視圖，圖2為圖1的側視圖，傳統(tǒng)的多芯片SOP封裝結構包括多芯片集成電路引線框架，引線框架上貼合多芯片，然后進行鍵合，最后在外部進行塑封料塑封形成塑封體11，圖3為傳統(tǒng)多芯片SOP封裝結構的引線框架結構示意圖，引線框架上設置有八個引腳，分別為位于引線框架左側從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側從下至上布置的第五引腳5、第六引腳6、第七引腳7、第八引腳8，引線框架的中部設置有上下等分布置的第一基島9以及第二基島10。
[0005]多芯片產(chǎn)品采用上述的S0P8封裝結構存在一些先天的缺陷，如引腳之間的電壓干擾(第六引腳6、第七引腳7、第八引腳8之間存在電壓干擾)、產(chǎn)品的散熱效果較差、產(chǎn)品負載功率較小，產(chǎn)品使用壽命較低、產(chǎn)品生產(chǎn)成本較高等。因此有很多客戶對現(xiàn)有多芯片S0P8封裝結構不滿意。
[0006]因此尋求一種能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的多芯片SOP封裝結構尤為重要。
【發(fā)明內容】
[0007]本實用新型的目的在于克服上述不足，提供一種能夠消除引腳之間電壓干擾、提聞廣品散熱效果、提聞廣品負載功率、提聞廣品使用壽命、降低廣品生廣成本的多芯片SOP封裝結構。
[0008]本實用新型的目的是這樣實現(xiàn)的:
[0009]一種多芯片SOP封裝結構，它包括引線框架以及塑封于引線框架外的塑封體，弓丨線框架上設置有七個引腳，七個引腳分別為位于引線框架左側從上至下布置的第一引腳、第二引腳、第三引腳、第四引腳以及位于引線框架右側從下至上布置的第五引腳、第六引腳、第七引腳，引線框架的中部設置有上下布置的第一基島以及第二基島，第一引腳、第二引腳、第三引腳以及第四引腳于引線框架左側等分布置，第五引腳、第六引腳以及第七引腳布置于引線框架右側，第五引腳、第六引腳以及第七引腳的橫向位置分別與第四引腳、第三引腳以及第一引腳對應。
[0010]第一引腳的內端向上縮短0.3mm，第二引腳、第三引腳以及第四引腳的內端向上延伸0.3mm,第一基島與第二基島之間的間距為0.3mm。[0011]與現(xiàn)有技術相比，本實用新型的有益效果是:
[0012]本實用新型多芯片SOP封裝結構具有能夠消除引腳之間電壓干擾、提高產(chǎn)品散熱效果、提高產(chǎn)品負載功率、提高產(chǎn)品使用壽命、降低產(chǎn)品生產(chǎn)成本的優(yōu)點。
【專利附圖】
【附圖說明】
[0013]圖1為傳統(tǒng)多芯片SOP封裝結構的俯視圖。
[0014]圖2為圖1的側視圖。
[0015]圖3為傳統(tǒng)多芯片SOP封裝結構的引線框架結構示意圖。
[0016]圖4為本實用新型多芯片SOP封裝結構的俯視圖。
[0017]圖5為本實用新型多芯片SOP封裝結構的引線框架結構示意圖。
[0018]圖6為實施例1的S0P8封裝結構裝片鍵合配線圖。
[0019]圖7為實施例1的S0P7封裝結構裝片鍵合配線圖。
[0020]圖8為實施例2的S0P8封裝結構裝片鍵合配線圖。
[0021]圖9為實施例2的S0P7封裝結構裝片鍵合配線圖。
[0022]圖10為實施例3的S0P8封裝結構裝片鍵合配線圖。
[0023]圖11為實施例3的S0P7封裝結構裝片鍵合配線圖。
[0024]其中:
[0025]第一引腳I
[0026]第二引腳2
[0027]第三引腳3
[0028]第四引腳4
[0029]第五引腳5
[0030]第六引腳6
[0031]第七引腳7
[0032]第八引腳8
[0033]第一基島9
[0034]第二基島10
[0035]塑封體11。
【具體實施方式】
[0036]參見圖4和圖5，本實用新型涉及的一種多芯片SOP封裝結構，它包括引線框架以及塑封于引線框架外的塑封體11，引線框架上設置有七個引腳，分別為位于引線框架左側從上至下布置的第一引腳1、第二引腳2、第三引腳3、第四引腳4以及位于引線框架右側從下至上布置的第五引腳5、第六引腳6、第七引腳7，引線框架的中部設置有上下高度約為7:9布置的第一基島9以及第二基島10。第一基島9以及第二基島10上貼合多芯片，多芯片與引腳鍵合，引線框架外部進行塑封料塑封形成塑封體11，外引腳進行SOP形式彎折形成多芯片SOP封裝結構。第一引腳1、第二引腳2、第三引腳3以及第四引腳4于引線框架左側等分布置，第五引腳5、第六引腳6以及第七引腳7布置于引線框架右側，第五引腳5、第六引腳6以及第七引腳7的橫向位置分別與第四引腳4、第三引腳3以及第一引腳I對應，第一引腳I的內端向上縮短0.3mm，第二引腳2、第三引腳3以及第四引腳4的內端向上延伸0.3mm。由于本實用新型設置有七個引腳，我們可以稱本實用新型多芯片SOP封裝結構為S0P7封裝結構。第一基島9與第二基島10之間的間距由傳統(tǒng)的0.2mm增加至0.3mm。
[0037]實施例:
[0038]實施例1的S0P8封裝結構以及S0P7封裝結構裝片鍵合配線圖見圖6以及圖7。
[0039]實施例2的S0P8封裝結構以及S0P7封裝結構裝片鍵合配線圖見圖8以及圖9。
[0040]實施例3的S0P8封裝結構以及S0P7封裝結構裝片鍵合配線圖見圖10以及圖11。
[0041]
【權利要求】
1.一種多芯片SOP封裝結構，它包括引線框架以及塑封于引線框架外的塑封體(11)，引線框架上設置有七個引腳，七個引腳分別為位于引線框架左側從上至下布置的第一引腳(I)、第二引腳(2)、第三引腳(3)、第四引腳(4)以及位于引線框架右側從下至上布置的第五引腳(5)、第六引腳(6)、第七引腳(7)，引線框架的中部設置有上下布置的第一基島(9)以及第二基島(10)，第一引腳(I)、第二引腳(2)、第三引腳(3)以及第四引腳(4)于引線框架左側等分布置，第五引腳(5)、第六引腳(6)以及第七引腳(7)布置于引線框架右側，第五引腳(5)、第六引腳(6)以及第七引腳(7)的橫向位置分別與第四引腳(4)、第三引腳(3)以及第一引腳(I)對應。
2.根據(jù)權利要求1所述的一種多芯片SOP封裝結構，其特征在于第一引腳(I)的內端向上縮短0.3mm，第二引腳(2)、第三引腳(3)以及第四引腳(4)的內端向上延伸0.3mm，第一基島(9)與第二基島(10)之間的間距為0.3mm。
【文檔編號】H01L25/16GK203812869SQ201420069254
【公開日】2014年9月3日 申請日期:2014年2月18日 優(yōu)先權日:2014年2月18日
【發(fā)明者】全慶霄, 汪本祥, 王輝 申請人:江陰蘇陽電子股份有限公司