一種智能池化裝置及其方法
【專利摘要】本發(fā)明公開了一種智能池化裝置及其方法，所述裝置由輸入模塊、第一總線槽、控制模塊、第二總線槽和輸出模塊通過信號(hào)總線依次連接構(gòu)成。本發(fā)明的智能池化裝置具有資源池化、并發(fā)處理、按需配給的特點(diǎn)，靈活性高、操作簡單、節(jié)約成本、維修方便，提高了效率，增加了可操作性，解決了傳統(tǒng)信號(hào)控制裝置的缺陷和不足。本發(fā)明還公開了一種智能池化裝置的池化方法。
【專利說明】一種智能池化裝置及其方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種信號(hào)傳輸控制裝置及其方法，具體涉及一種智能池化裝置及其方法，屬于信號(hào)傳輸控制應(yīng)用領(lǐng)域。

【背景技術(shù)】
[0002]傳統(tǒng)的信號(hào)傳輸控制裝置，大都采用手工操作按照一定順序?qū)⒏餍盘?hào)用電纜電線連接各個(gè)設(shè)備，系統(tǒng)龐大，接口復(fù)雜，連線眾多，尤其是針對不同的輸出要求需要更換不同的輸入信號(hào)，頻繁插拔信號(hào)接口，操作復(fù)雜，端口易損，而且增加了重復(fù)檢測信號(hào)的連通性的工作量，降低了安全性，增加了維修成本。在自動(dòng)化和GPU并行功能迅速發(fā)展的今天，傳統(tǒng)的手工操作，按序連接信號(hào)方式已嚴(yán)重制約了信號(hào)傳輸控制方面的靈活性，節(jié)約性和工作效率，以致不能滿足現(xiàn)代化信號(hào)傳輸控制領(lǐng)域的需求。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是為了滿足現(xiàn)代化信號(hào)傳輸控制領(lǐng)域的需求，提供一種智能池化裝置及其方法，以解決傳統(tǒng)信號(hào)控制裝置靈活性低、操作性不足和工作效率低的技術(shù)問題。
[0004]為達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案:
[0005]一種智能池化裝置，包括輸入模塊1、第一總線槽2、控制模塊3、第二總線槽4和輸出模塊5 ;所述輸入模塊1、第一總線槽2、控制模塊3、第二總線槽4和輸出模塊5通過信號(hào)總線順次連接。即所述輸入模塊I輸出端通過信號(hào)總線連接所述第一總線槽2輸入接口，所述第一總線槽2輸出接口通過信號(hào)總線連接所述控制模塊3輸入端，所述控制模塊3輸出端通過信號(hào)總線連接所述第二總線槽4輸入接口，所述第二總線槽4輸出接口通過信號(hào)總線連接所述輸出模塊5。
[0006]上述所述的輸入模塊I由輸入信號(hào)11、非標(biāo)準(zhǔn)轉(zhuǎn)化電路12、壞點(diǎn)偵測電路13和輸入顯示模塊14組成；輸入信號(hào)11的信號(hào)輸出端并行連接非標(biāo)準(zhǔn)轉(zhuǎn)化電路12的輸入端，非標(biāo)準(zhǔn)化電路12的輸出端并行連接壞點(diǎn)偵測電路13的輸入端，壞點(diǎn)偵測電路13的輸出端分別連接第一總線槽2的輸入接口和輸入顯示模塊14的輸入端。
[0007]上述所述控制模塊3由指令輸入接口 31、GPU并行處理器32、繼電器陣列33、陣列擴(kuò)展口 34、擴(kuò)充繼電器陣列35和輸出控制接口 36組成，第一總線槽2的輸出接口通過信號(hào)總線連接繼電器陣列33的輸入端，繼電器陣列33的輸出端連接陣列擴(kuò)展口 34的輸入端，陣列擴(kuò)展口 34的輸出端連接擴(kuò)充繼電器陣列35的輸入端，擴(kuò)充繼電器陣列35的輸出端連接輸出控制接口 36的輸入端，輸出控制接口 36的輸出端連接第二總線槽4的輸入接口 ；指令輸入模塊31的輸出端連接GPU并行處理器32的輸入端，GPU并行處理器32的輸出端分別連接繼電器陣列33的控制端和陣列擴(kuò)展口 34的輸入端。
[0008]上述所述輸出模塊5包括變換電路51和顯示模塊54 ;其中變換電路51由放大電路52和還原電路53組成；第二總線槽4的輸出接口連接放大電路52的輸入端，放大電路52的輸出端連接還原電路53的輸入端，還原電路53的輸出端連接并行連接顯示模塊54。
[0009]所述非標(biāo)準(zhǔn)轉(zhuǎn)化電路12輸入端連接至少一個(gè)輸入信號(hào)11。
[0010]本發(fā)明的一種智能池化裝置的方法，包括以下步驟:
[0011](I)將N路(N為自然數(shù))非標(biāo)準(zhǔn)輸入電信號(hào)通過輸入模塊I中的非標(biāo)準(zhǔn)轉(zhuǎn)化電路12經(jīng)過采樣、量化、編碼轉(zhuǎn)化為標(biāo)準(zhǔn)0-5V電壓信號(hào)，然后將各路標(biāo)準(zhǔn)電壓信號(hào)通過電路總線傳送給壞點(diǎn)偵測電路13;
[0012](2)壞點(diǎn)偵測電路13檢測各路電壓信號(hào)是否異常，并把檢查結(jié)果送入輸入模塊顯示14進(jìn)行顯示，信號(hào)燈亮則為輸入信號(hào)正常，否則輸入信號(hào)異常；
[0013](3)對異常輸入信號(hào)進(jìn)行檢查，更換異常輸入信號(hào)，重新執(zhí)行步驟(I)和步驟(2)，在各信號(hào)燈均亮顯示正常后，輸入模塊I把N路標(biāo)準(zhǔn)電壓信號(hào)通過第一總線槽2傳送給控制豐旲塊3 ；
[0014](4)控制模塊3中可編程的GPU并行處理器32按照指令輸入模塊31預(yù)設(shè)的編碼，通過控制電平的高低改變繼電器陣列結(jié)點(diǎn)開關(guān)的通斷，從而能夠把N路電壓信號(hào)中所需的M路(M為自然數(shù)，M不大于N)信號(hào)，通過第二總線槽4傳送給輸出模塊5;
[0015](5)輸出模塊5接收控制模塊3傳送來的M路電壓信號(hào)，并在變換電路41內(nèi)轉(zhuǎn)化成合適的電壓信號(hào)，分別傳送給顯示模塊44內(nèi)對應(yīng)的輸出顯示裝置；
[0016](6)由顯示模塊44內(nèi)各個(gè)輸出顯示裝置的變化，判斷出對應(yīng)每路輸入信號(hào)的情況。
[0017]本發(fā)明的一種智能池化裝置及其方法，與現(xiàn)有技術(shù)相比，優(yōu)點(diǎn)和有益效果是:
[0018]1、將信號(hào)資源進(jìn)行了資源池化，避免了多次插拔接入；
[0019]2、采用GPU并行處理器并選取所需的多路信號(hào)，實(shí)現(xiàn)了自動(dòng)化和并行處理；
[0020]3、具有資源池化、并發(fā)處理、按需配給的特點(diǎn)，靈活性高、操作簡單、節(jié)約成本、維修方便，提高了效率，增加了可操作性，解決了傳統(tǒng)信號(hào)控制裝置的缺陷和不足。

【專利附圖】

【附圖說明】
[0021]圖1為本發(fā)明總體架構(gòu)框圖；
[0022]圖2為本發(fā)明輸入模塊結(jié)構(gòu)圖；
[0023]圖3為本發(fā)明控制模塊結(jié)構(gòu)圖；
[0024]圖4為本發(fā)明輸出模塊結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0025]下面結(jié)合附圖對本發(fā)明的內(nèi)容作進(jìn)一步的詳細(xì)介紹。
[0026]如圖1所示，一種智能池化裝置，包括輸入模塊1、第一總線槽2、控制模塊3、第二總線槽4和輸出模塊5 ;輸入模塊1、第一總線槽2、控制模塊3、第二總線槽4和輸出模塊5通過信號(hào)總線順序連接。輸入模塊I輸出端通過信號(hào)總線連接第一總線槽2輸入接口，第一總線槽2輸出接口通過信號(hào)總線連接控制模塊3輸入端，控制模塊3輸出端通過信號(hào)總線連接第二總線槽4輸入接口，第二總線槽4輸出接口通過信號(hào)總線連接輸出模塊5。
[0027]輸入模塊I具有采樣、量化、編碼的功能，判斷信號(hào)是否正常并對不正常信號(hào)進(jìn)行重新輸入檢測，在各路輸入信號(hào)正常后通過第一總線槽2輸出至控制模塊3 ;控制模塊3能夠按照設(shè)定的指令編碼自動(dòng)選擇所需的多路輸入信號(hào)，并通過第二總線槽4輸出至輸出模塊5 ;輸出模塊5根據(jù)顯示需要，將標(biāo)準(zhǔn)信號(hào)重新變換為非標(biāo)準(zhǔn)信號(hào)，輸出顯示。
[0028]如圖2所示，輸入模塊I由輸入信號(hào)11、非標(biāo)準(zhǔn)轉(zhuǎn)化電路12、壞點(diǎn)偵測電路13和輸入顯示模塊14組成；輸入信號(hào)11的信號(hào)輸入到非標(biāo)準(zhǔn)轉(zhuǎn)化電路12的輸入端，由非標(biāo)準(zhǔn)轉(zhuǎn)化電路12將輸入非標(biāo)準(zhǔn)電壓信號(hào)轉(zhuǎn)化為標(biāo)準(zhǔn)的0-5V電壓信號(hào)后，進(jìn)入壞點(diǎn)偵測電路13。由壞點(diǎn)偵測電路13檢測轉(zhuǎn)化后的信號(hào)是否正常，檢測的結(jié)果輸入至輸入顯示模塊14顯示，信號(hào)不正常則重新輸入轉(zhuǎn)化，直至全部輸入信號(hào)顯示正常輸出至第一總線槽2。
[0029]如圖3所示，控制模塊3由指令輸入接口 31、GPU并行處理器32、繼電器陣列33、輸出控制接口 34和陣列擴(kuò)展口 35組成。第一總線槽2的輸出接口通過信號(hào)總線連接繼電器陣列33的輸入端，繼電器陣列33的輸出端連接輸出控制接口 34陣列擴(kuò)展口 34的輸入端，輸出控制接口 34陣列擴(kuò)展口 34的輸出端連接擴(kuò)充繼電器陣列35的輸入端，擴(kuò)充繼電器陣列35的輸出端連接輸出控制接口 36的輸入端，輸出控制接口 36的輸出端連接第二總線槽4的輸入接口 ；指令輸入模塊31的輸出端連接GPU并行處理器32的輸入端，GPU并行處理器32的輸出端分別連接繼電器陣列33的控制端和陣列擴(kuò)展口 34的輸入端；陣列擴(kuò)展口 35輸出端分別連接繼電器陣列33輸入端和GPU并行處理器32輸入端。
[0030]GPU并行處理器32控制繼電器陣列33的具體過程如下:控制模塊3檢測到第一總線槽2是否有信號(hào)輸入。若有，GPU并行處理器32就分配一個(gè)線程來控制一個(gè)繼電器，使總線槽內(nèi)的一個(gè)信號(hào)與繼電器相連。GPU并行處理器32對所有的輸入信號(hào)進(jìn)行線程分配后得到了一個(gè)地址列表，通過指令輸入接口 31可以對地址列表進(jìn)行選擇，并利用GPU并行處理器32來控制對應(yīng)地址下繼電器的開關(guān)，此時(shí)陣列擴(kuò)展口 34不被GPU并行處理器32調(diào)用，擴(kuò)充繼電器陣列35接口閑置，所需要的信號(hào)能夠通過輸出控制接口 36進(jìn)入第二總線槽4。當(dāng)GPU并行處理器32發(fā)現(xiàn)繼電器陣列33將滿時(shí)，GPU并行處理器32調(diào)用陣列擴(kuò)展口 34，將原先的繼電器陣列33和擴(kuò)充繼電器陣列35相連接，實(shí)現(xiàn)接口擴(kuò)展。
[0031]如圖4所示，所述輸出模塊5包括變換電路51和顯示模塊54 ;其中變換電路51由放大電路52和還原電路53組成；控制模塊3選擇輸出的標(biāo)準(zhǔn)電壓信號(hào)，通過放大電路52放大到滿足輸出的要求的電壓信號(hào)，再經(jīng)由還原電路53還原成轉(zhuǎn)化前的非標(biāo)準(zhǔn)信號(hào)，并輸出至顯示模塊54對應(yīng)的顯示裝置。
[0032]以上是本發(fā)明的一個(gè)具體實(shí)施例，對本發(fā)明的基本原理和主要特征進(jìn)行了詳細(xì)的闡述，在不脫離本發(fā)明的范圍和實(shí)質(zhì)情況下，對本發(fā)明所作的改變和變化仍然屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【權(quán)利要求】
1.一種智能池化裝置，其特征在于:由輸入模塊⑴、第一總線槽⑵、控制模塊⑶、第二總線槽⑷和輸出模塊(5)組成；所述輸入模塊(I)、第一總線槽(2)、控制模塊(3)、第二總線槽(4)和輸出模塊(5)通過信號(hào)總線依次連接。
2.根據(jù)權(quán)利要求1所述的智能池化裝置，其特征在于:所述的輸入模塊(I)由輸入信號(hào)(11)、非標(biāo)準(zhǔn)轉(zhuǎn)化電路(12)、壞點(diǎn)偵測電路(13)和輸入顯示模塊(14)組成；所述輸入信號(hào)(11)的信號(hào)輸出端并行連接所述非標(biāo)準(zhǔn)轉(zhuǎn)化電路(12)的輸入端，所述非標(biāo)準(zhǔn)化電路(12)的輸出端并行連接所述壞點(diǎn)偵測電路(13)的輸入端，所述壞點(diǎn)偵測電路(13)的輸出端分別連接所述第一總線槽(2)的輸入接口和所述輸入顯示模塊(14)的輸入端。
3.根據(jù)權(quán)利要求1所述的智能池化裝置，其特征在于:所述控制模塊(3)由指令輸入接口(31)、GPU并行處理器(32)、繼電器陣列(33)、陣列擴(kuò)展口(34)、擴(kuò)充繼電器陣列(35)和輸出控制接口(36)組成，第一總線槽(2)的輸出接口通過信號(hào)總線連接繼電器陣列(33)的輸入端，繼電器陣列(33)的輸出端連接陣列擴(kuò)展口(34)的輸入端，陣列擴(kuò)展口(34)的輸出端連接擴(kuò)充繼電器陣列(35)的輸入端，擴(kuò)充繼電器陣列(35)的輸出端連接輸出控制接口(36)的輸入端，輸出控制接口(36)的輸出端連接第二總線槽(4)的輸入接口 ；指令輸入模塊(31)的輸出端連接GPU并行處理器(32)的輸入端，GPU并行處理器(32)的輸出端分別連接繼電器陣列(33)的控制端和陣列擴(kuò)展口(34)的輸入端。
4.根據(jù)權(quán)利要求1所述的智能池化裝置，其特征在于:所述輸出模塊(5)包括變換電路(51)和顯示模塊(54);其中變換電路(51)由放大電路(52)和還原電路(53)組成；第二總線槽(4)的輸出接口連接放大電路(52)的輸入端，放大電路(52)的輸出端連接還原電路(53)的輸入端，還原電路(53)的輸出端連接并行連接顯示模塊(54)。
5.根據(jù)權(quán)利要求2所述的智能池化裝置，其特征在于:所述非標(biāo)準(zhǔn)轉(zhuǎn)化電路(12)的輸入端連接至少一個(gè)輸入信號(hào)(11)。
6.一種根據(jù)權(quán)利要求1所述的智能池化裝置的池化方法，其特征在于包括以下步驟: (1)將N路非標(biāo)準(zhǔn)輸入電信號(hào)通過輸入模塊(I)中的非標(biāo)準(zhǔn)轉(zhuǎn)化電路(12)經(jīng)過采樣、量化、編碼轉(zhuǎn)化為標(biāo)準(zhǔn)0-5V電壓信號(hào)，然后將各路標(biāo)準(zhǔn)電壓信號(hào)通過電路總線傳送給壞點(diǎn)偵測電路(13)，其中N為自然數(shù)； (2)壞點(diǎn)偵測電路(13)檢測各路電壓信號(hào)是否異常，并把檢查結(jié)果送入輸入模塊顯示(14)進(jìn)行顯示，信號(hào)燈亮則為輸入信號(hào)正常，否則輸入信號(hào)異常； (3)對異常輸入信號(hào)進(jìn)行檢查，更換異常輸入信號(hào)，重新執(zhí)行步驟(I)和步驟(2)，在各信號(hào)燈均亮顯示正常后，輸入模塊(I)把N路標(biāo)準(zhǔn)電壓信號(hào)通過第一總線槽(2)傳送給控制豐旲塊(3)； (4)控制模塊(3)中可編程的GPU并行處理器(32)按照指令輸入模塊(31)預(yù)設(shè)的編碼，通過控制電平的高低改變繼電器陣列結(jié)點(diǎn)開關(guān)的通斷，從而能夠把N路電壓信號(hào)中所需的M路信號(hào)，通過第二總線槽(4)傳送給輸出模塊(5)，其中M為自然數(shù)，M不大于N; (5)輸出模塊(5)接收控制模塊(3)傳送來的M路電壓信號(hào)，并在變換電路(41)內(nèi)轉(zhuǎn)化成合適的電壓信號(hào)，分別傳送給顯示模塊(44)內(nèi)對應(yīng)的輸出顯示裝置； (6)由顯示模塊(44)內(nèi)各個(gè)輸出顯示裝置的變化，判斷出對應(yīng)每路輸入信號(hào)的情況。
【文檔編號(hào)】H01M10/44GK104485715SQ201410835924
【公開日】2015年4月1日 申請日期:2014年12月29日 優(yōu)先權(quán)日:2014年12月29日
【發(fā)明者】劉鎮(zhèn), 范桂林, 施偉, 蔣玉宇 申請人:江蘇科技大學(xué)