一種四面無引腳扁平半導體器件封裝結構及封裝方法
【專利摘要】本發(fā)明公開了一種四面無引腳扁平半導體器件封裝結構及封裝方法，該封裝結構包括：引線框架和橋框架，所述引線框架邊緣設置有多個切割定位標記，所述切割定位標記將所述引線框架分隔成多排多列連接的引線框架單元，所述橋框架包括多排多列連接的橋框架單元，封裝時，所述橋框架疊放在所述引線框架上，且露出所述切割定位標記，所述橋框架單元覆蓋所述引線框架單元。本發(fā)明所述的四面無引腳扁平半導體器件封裝結構具有以下優(yōu)點：一是提高了半導體器件的電流承載能力，且銅橋能夠吸收芯片瞬時產(chǎn)生的熱量；二是降低了封裝的成本；三是具有較低的寄生電壓；四是提高了生產(chǎn)效率和封裝的可靠性，實現(xiàn)了最大限度的集成封裝，大幅度提高了利用空間。
【專利說明】一種四面無引腳扁平半導體器件封裝結構及封裝方法

【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，尤其涉及一種四面無引腳扁平半導體器件封裝結構及封裝方法。

【背景技術】
[0002]隨著半導體技術的發(fā)展，要求半導體器件的尺寸越來越小，功率越來越高，但是尺寸小、功率高引起的高電流、高熱阻是困擾半導體器件的主要問題。為了解決這一問題，封裝時采用雙引線框架成為了越來越多的選擇?，F(xiàn)有技術中，用雙引線框架封裝半導體器件時會采用較多的導線進行連接，較多的導線會產(chǎn)生額外的熱量，增加半導體器件的負擔，且導線的電流承載能力有限，造成半導體器件的電流承載能力有限，且這種連接方式生產(chǎn)效率低、可靠性較差。


【發(fā)明內(nèi)容】

[0003]本發(fā)明是為了解決現(xiàn)有技術中的上述不足而完成的，本發(fā)明的目的在于提出一種四面無引腳扁平半導體器件封裝結構及封裝方法，該封裝結構能夠解決現(xiàn)有技術中采用雙引線框架進行封裝時，較多導線產(chǎn)生額外熱量、半導體器件電流承載能力有限，且生產(chǎn)效率低、可靠性差的問題。
[0004]為達此目的，本發(fā)明采用以下技術方案:
[0005]第一方面，本發(fā)明公開了一種四面無引腳扁平半導體器件封裝結構，包括:
[0006]引線框架和橋框架，
[0007]所述引線框架邊緣設置有多個切割定位標記，所述切割定位標記將所述引線框架分隔成多排多列連接的引線框架單元，所述引線框架單元包括:
[0008]第一芯片座，用于倒裝第一芯片，封裝時，所述第一芯片座與所述第一芯片的源極連接；
[0009]至少一個第一芯片柵極管腳，用于連接所述第一芯片的柵極；
[0010]第二芯片座，用于正裝第二芯片，封裝時，所述第二芯片座與所述第二芯片的漏極連接；
[0011]至少一個第二芯片漏極管腳，所述第二芯片漏極管腳與所述第二芯片座連接；
[0012]至少一個第二芯片柵極管腳，用于連接所述第二芯片的柵極，
[0013]所述橋框架包括多排多列連接的橋框架單元，封裝時，所述橋框架疊放在所述引線框架上，且露出所述切割定位標記，所述橋框架單元覆蓋所述引線框架單元，所述橋框架單元包括:
[0014]銅橋，封裝時，所述銅橋連接所述第一芯片的漏極和所述第二芯片的源極；
[0015]至少一個橋框架單元管腳，所述橋框架單元管腳與所述銅橋連接。
[0016]進一步地，所述引線框架上設置有至少一個第一定位卡口，所述橋框架上設置有至少一個第二定位卡口，封裝時，所述第一定位卡口和所述第二定位卡口相互卡合。
[0017]進一步地，所述第一芯片座上開設有一切口，所述第一芯片柵極管腳延伸至所述切口處。
[0018]進一步地，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、所述第一芯片座和所述第二芯片座的下表面均在同一平面上。
[0019]進一步地，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、所述第一芯片座和所述第二芯片座的上表面均在同一平面上。
[0020]進一步地，所述橋框架單元管腳靠近所述銅橋的部分向內(nèi)彎曲，使得當所述橋框架疊放在所述引線框架上時，所述橋框架單元管腳的下表面與所述第一芯片柵極管腳的下表面在同一平面上。
[0021]第二方面，本發(fā)明公開了一種采用上述任一所述的四面無引腳扁平半導體器件封裝結構封裝半導體器件的封裝方法，包括:
[0022]對晶圓進行切割，以得到多個芯片；
[0023]提供引線框架，所述引線框架邊緣設置有多個切割定位標記，所述切割定位標記將所述引線框架分隔成多排多列連接的引線框架單元；
[0024]將第一芯片倒裝在所述第一芯片座及第一芯片柵極管腳上，將第二芯片正裝在所述第二芯片座上，所述第一芯片座與所述第一芯片的源極連接，所述第一芯片柵極管腳與所述第一芯片的柵極連接，所述第二芯片座與所述第二芯片的漏極連接，所述第二芯片柵極管腳與第二芯片的柵極連接；
[0025]提供橋框架，所述橋框架包括多排多列連接的橋框架單元；
[0026]將橋框架組裝在所述引線框架之上，露出所述切割定位標記，所述橋框架單元覆蓋所述引線框架單元，所述橋框架的銅橋連接所述第一芯片的漏極和所述第二芯片的源極；
[0027]焊接導線，所述導線連接所述銅框架的第二芯片柵極管腳和所述第二芯片的柵極；
[0028]對焊接導線之后得到的半導體器件進行注塑成型；
[0029]根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離。
[0030]進一步地，所述將第一芯片倒裝在所述第一芯片座及第一芯片柵極管腳上，將第二芯片正裝在所述第二芯片座上包括:
[0031]在所述第一芯片座、所述第一芯片柵極管腳和所述第二芯片座之上制備導電結合材；
[0032]將所述第一芯片倒放在所述第一芯片座上的導電結合材之上，將所述第二芯片正放在所述第二芯片座上的導電結合材之上，
[0033]所述將所述橋框架組裝在所述引線框架之上包括:
[0034]在所述第一芯片和所述第二芯片之上制備導電結合材，
[0035]將所述橋框架疊放在所述弓I線框架之上，
[0036]采用回流焊技術，固化導電結合材，將所述第一芯片倒裝在所述第一芯片座及所述第一芯片柵極管腳上，將所述第二芯片正裝在所述第二芯片座上，并將所述橋框架組裝在所述引線框架之上。
[0037]進一步地，所述將所述橋框架組裝在所述引線框架之上之后，所述焊接導線之前還包括:
[0038]對將所述橋框架組裝在所述引線框架之上得到的半導體器件進行助焊劑清洗和等離子清洗。
[0039]進一步地，所述對焊接導線之后得到的半導體器件進行注塑成型之后，所述根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離之前還包括:
[0040]對注塑成型后的半導體器件進行第一烘烤和電鍍，
[0041]所述根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離之后還包括:
[0042]對切割分離之后的半導體器件進行第二烘烤、測試和包裝。
[0043]本發(fā)明所述的四面無引腳扁平半導體器件封裝結構具有以下優(yōu)點:一是利用銅框架單元上的銅橋直接將第一芯片的漏極和第二芯片的源極連接起來，用銅橋代替了導線，提高了半導體器件的電流承載能力，且銅橋能夠吸收芯片瞬時產(chǎn)生的熱量；二是封裝時節(jié)省了橋框架貼片機器，即降低了成本；三是具有較低的寄生電壓；四是提高了生產(chǎn)效率和封裝的可靠性，實現(xiàn)了最大限度的集成封裝，大幅度提高了利用空間。

【專利附圖】

【附圖說明】
[0044]為了更加清楚地說明本發(fā)明示例性實施例的技術方案，下面對描述實施例中所需要用到的附圖做一簡單介紹。顯然，所介紹的附圖只是本發(fā)明所要描述的一部分實施例的附圖，而不是全部的附圖，對于本領域普通技術人員，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖得到其他的附圖。
[0045]圖1是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的整體結構圖。
[0046]圖2是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的引線框架的結構圖。
[0047]圖3是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的橋框架的結構圖。
[0048]圖4是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的引線框架單元的結構圖。
[0049]圖5是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的橋框架單元的結構圖。
[0050]圖6是本發(fā)明實施例二提供的四面無引腳扁平半導體器件封裝方法的流程圖。

【具體實施方式】
[0051]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，以下將結合本發(fā)明實施例中的附圖，通過【具體實施方式】，完整地描述本發(fā)明的技術方案。顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例，基于本發(fā)明的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下獲得的所有其他實施例，均落入本發(fā)明的保護范圍之內(nèi)。
[0052]實施例一:
[0053]圖1是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的整體結構圖。如圖1所示，該封裝結構包括:
[0054]弓丨線框架100和橋框架200。
[0055]圖2是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的引線框架結構圖。如圖2所示，引線框架邊緣設置有多個切割定位標記110，采用該封裝結構對半導體器件進行封裝時，橋框架疊放在引線框架之上，疊放時，露出引線框架上的切割定位標記。引線框架上設置有至少一個第一定位卡口 120，用于封裝時，與橋框架上的第二定位卡口相互卡合，使得定位更加準確。封裝時，引線框架的下表面是裸漏在外面的。引線框架上的切割定位標記將引線框架分隔成多排多列連接的引線框架單元。
[0056]圖3是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的橋框架結構圖。如圖3所示，橋框架包括多排多列連接的橋框架單元，封裝時，橋框架單元覆蓋引線框架單元。橋框架上設置有至少一個第二定位卡口 210，用于封裝時，與引線框架上的第一定位卡口相互配合，使得定位更加準確。
[0057]圖4是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的引線框架單元的結構圖。其中，圖4中的引線框架單元的上表面為引線框架與橋框架的接觸面。如圖4所示，引線框架單元包括:
[0058]第一芯片座101,用于倒裝第一芯片，封裝時,第一芯片座101與第一芯片的源極連接。
[0059]利用此封裝結構對半導體器件進行封裝時，第一芯片座即為封裝后的半導體器件的第一芯片的源極。
[0060]至少一個第一芯片柵極管腳102，用于連接第一芯片的柵極。
[0061]利用此封裝結構對半導體器件進行封裝時，第一芯片柵極管腳即為封裝后的半導體器件的第一芯片的柵極。
[0062]本實施例中，第一芯片柵極管腳與第一芯片座斷開。第一芯片座上可以開設有一切口，第一芯片柵極管腳可以延伸至切口處。利用具有此種結構的封裝結構對半導體器件進行封裝時，第一芯片柵極管腳的位置剛好對應于第一芯片的柵極位置，在連接第一芯片柵極管腳和第一芯片的柵極時，可以直接通過在第一芯片柵極管腳上制備結合材，再通過回流焊技術，固化導電結合材，將第一芯片柵極管腳和第一芯片的柵極連接起來，避免了利用導線連接，使得封裝更加便利。
[0063]第二芯片座103，用于正裝第二芯片，封裝時，第二芯片座103與第二芯片的漏極連接。
[0064]本實施例中，第二芯片座與第一芯片座斷開。
[0065]至少一個第二芯片漏極管腳104，第二芯片漏極管腳104與第二芯片座103連接。
[0066]利用此封裝結構對半導體器件進行封裝時，第二芯片漏極管腳即為封裝后的半導體器件的第二芯片的漏極。
[0067]至少一個第二芯片柵極管腳105，用于連接第二芯片的柵極。
[0068]利用此封裝結構對半導體器件進行封裝時，需用導線將第二芯片柵極管腳與第二芯片的柵極連接。第二芯片柵極管腳即為封裝后的半導體器件的第二芯片的柵極。
[0069]本實施例中，第二芯片柵極管腳與第二芯片座斷開。
[0070]圖5是本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構的橋框架單元的結構圖。其中，圖5中的橋框架單元的上表面為橋框架與引線框架的接觸面。如圖5所示，橋框架單元包括:
[0071]銅橋201，封裝時，銅橋201連接第一芯片的漏極和第二芯片的源極。
[0072]利用此封裝結構對半導體器件進行封裝時，銅橋將第一芯片的漏極和第二芯片的源極連接起來，避免了使用導線，提高了半導體器件的電流承載能力，且銅橋能夠吸收芯片瞬時產(chǎn)生的熱量，能減小半導體器件的高熱阻效應。
[0073]至少一個橋框架單元管腳202，橋框架單元管腳202與銅橋201連接。
[0074]利用此封裝結構對半導體器件進行封裝時，橋框架單元管腳即為封裝后的半導體器件的第一芯片的漏極和第二芯片的源極。
[0075]本實施例中，第一芯片柵極管腳、第二芯片漏極管腳、第二芯片柵極管腳、第一芯片座和第二芯片座的下表面可以均在同一平面上，第一芯片柵極管腳、第二芯片漏極管腳、第二芯片柵極管腳、第一芯片座和第二芯片座的上表面可以均在同一平面上，橋框架單元管腳靠近銅橋的部分向內(nèi)彎曲，如圖5中的203所示，使得當橋框架疊放在引線框架上時，橋框架單元管腳的下表面與第一芯片柵極管腳的下表面在同一平面上。利用具有此結構的封裝結構對半導體器件進行封裝時，封裝過程中的各個部分均在同一平面，使得封裝過程更加簡單、便利，且封裝完后的半導體器件的各個管腳均在同一平面，便于后期的使用。
[0076]本發(fā)明實施例一提供的四面無引腳扁平半導體器件封裝結構具有以下優(yōu)點:一是利用銅框架單元上的銅橋直接將第一芯片的漏極和第二芯片的源極連接起來，用銅橋代替了導線，提高了半導體器件的電流承載能力，且銅橋能夠吸收芯片瞬時產(chǎn)生的熱量；二是封裝時節(jié)省了橋框架貼片機器，即降低了成本；三是具有較低的寄生電壓；四是提高了生產(chǎn)效率和封裝的可靠性，實現(xiàn)了最大限度的集成封裝，大幅度提高了利用空間；五是通過引線框架和橋框架的上、下兩面均是平面，在封裝過程中比較簡單、便利，且封裝后的半導體器件的各個管腳均在同一平面，便于后期的使用。
[0077]實施例二:
[0078]圖6是本發(fā)明實施例二提供的四面無引腳扁平半導體器件封裝方法的流程圖。如圖6所示，該封裝方法包括:
[0079]步驟601、對晶圓進行切割，以得到多個芯片。
[0080]本步驟中，對具有多個芯片的晶圓進行切割，得到多個芯片。
[0081]步驟602、提供引線框架，引線框架邊緣設置有多個切割定位標記，切割定位標記將引線框架分隔成多排多列連接的引線框架單元。
[0082]本步驟中，引線框架結構及引線框架單元結構如實施例一中所述。
[0083]步驟603、在第一芯片座、第一芯片柵極管腳和第二芯片座之上制備導電結合材。
[0084]本步驟中，利用點或刷的方式，將導電結合材涂在第一芯片座、第一芯片柵極管腳和第二芯片座之上。
[0085]其中，導電結合材可以是導電膠或焊錫膏。
[0086]步驟604、將第一芯片倒放在第一芯片座上的導電結合材之上，將第二芯片正放在第二芯片座上的導電結合材之上。
[0087]本步驟中，第一芯片倒放，S卩:第一芯片的漏極在上面，柵極和源極在下面；第二芯片正放，即:第二芯片的柵極和源極在上面，漏極在下面。
[0088]步驟605、在第一芯片和第二芯片之上制備導電結合材。
[0089]本步驟中，利用點或刷的方式，將導電結合材涂在第一芯片和第二芯片之上。
[0090]其中，導電結合材可以是導電膠或焊錫膏。
[0091]步驟606、提供橋框架，橋框架包括多排多列連接的橋框架單元。
[0092]本步驟中，橋框架結構及橋框架單元結構如實施例一中所述。
[0093]步驟607、將橋框架疊放在引線框架之上。
[0094]本步驟中，將橋框架與第一芯片和第二芯片上的導電結合材接觸，露出切割定位標記，橋框架單元覆蓋引線框架單元。
[0095]步驟608、采用回流焊技術，固化導電結合材，將第一芯片倒裝在第一芯片座及第一芯片柵極管腳上，將第二芯片正裝在第二芯片座上，并將橋框架組裝在引線框架之上。
[0096]本步驟中，采用回流焊技術，固化導電結合材，可以實現(xiàn)將第一芯片的源極與第一芯片座相連，第一芯片的柵極與第一芯片柵極管腳相連，第二芯片的漏極與第二芯片座相連，第二芯片的柵極與第二芯片柵極管腳相連。
[0097]步驟609、對將橋框架組裝在引線框架之上得到的半導體器件進行助焊劑清洗和等離子清洗。
[0098]本步驟中，經(jīng)過清洗多余助焊劑之后，可以去除步驟608之后得到的半導體器件表面多余的助焊劑；經(jīng)過等離子清洗，可以去除步驟608之后得到的半導體器件表面的污垢和油垢。
[0099]步驟610、焊接導線，導線連接橋框架的第二芯片柵極管腳和第二芯片的柵極。
[0100]本步驟中，焊接連接第二芯片柵極管腳和第二芯片的柵極的導線。
[0101]步驟611、對焊接導線之后得到的半導體器件進行注塑成型。
[0102]本步驟中，可以通過注塑環(huán)氧樹脂對其進行成型。注塑成型后，引線框架的下表面裸漏在外面。
[0103]步驟612、對注塑成型后的半導體器件進行第一烘烤和電鍍。
[0104]本步驟中，電鍍半導體器件的各個管腳，使得后期使用時，管腳不容易生銹。
[0105]步驟613、根據(jù)切割定位標記對電鍍后的半導體器件進行切割分離。
[0106]本步驟中，切割分離是沿著引線框架上的切割定位標記對其進行切割，得到單個的封裝后的半導體器件。
[0107]步驟614、對切割分離之后的半導體器件進行第二烘烤、測試和包裝。
[0108]經(jīng)本步驟后，形成封裝后的半導體器件成品。
[0109]本發(fā)明實施例二提供的四面無引腳扁平半導體器件封裝方法具有以下優(yōu)點:一是利用銅框架單元上的銅橋直接將第一芯片的漏極和第二芯片的源極連接起來，用銅橋代替了導線，提高了半導體器件的電流承載能力，且銅橋能夠吸收芯片瞬時產(chǎn)生的熱量；二是封裝時節(jié)省了橋框架貼片機器，即降低了成本；三是具有較低的寄生電壓；四是提高了生產(chǎn)效率和封裝的可靠性，實現(xiàn)了最大限度的集成封裝，大幅度提高了利用空間；五是通過引線框架和橋框架的上、下兩面均是平面，在封裝過程中比較簡單、便利，且封裝后的半導體器件的各個管腳均在同一平面，便于后期的使用。
[0110]上述僅為本發(fā)明的較佳實施例及所運用的技術原理。本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行的各種明顯變化、重新調(diào)整及替代均不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由權利要求的范圍決定。
【權利要求】
1.一種四面無引腳扁平半導體器件封裝結構，其特征在于，包括: 引線框架和橋框架， 所述引線框架邊緣設置有多個切割定位標記，所述切割定位標記將所述引線框架分隔成多排多列連接的引線框架單元，所述引線框架單元包括: 第一芯片座，用于倒裝第一芯片，封裝時，所述第一芯片座與所述第一芯片的源極連接; 至少一個第一芯片柵極管腳，用于連接所述第一芯片的柵極； 第二芯片座，用于正裝第二芯片，封裝時，所述第二芯片座與所述第二芯片的漏極連接; 至少一個第二芯片漏極管腳，所述第二芯片漏極管腳與所述第二芯片座連接； 至少一個第二芯片柵極管腳，用于連接所述第二芯片的柵極， 所述橋框架包括多排多列連接的橋框架單元，封裝時，所述橋框架疊放在所述引線框架上，且露出所述切割定位標記，所述橋框架單元覆蓋所述引線框架單元，所述橋框架單元包括: 銅橋，封裝時，所述銅橋連接所述第一芯片的漏極和所述第二芯片的源極； 至少一個橋框架單元管腳，所述橋框架單元管腳與所述銅橋連接。
2.根據(jù)權利要求1所述的四面無引腳扁平半導體器件封裝結構，其特征在于，所述引線框架上設置有至少一個第一定位卡口，所述橋框架上設置有至少一個第二定位卡口，封裝時，所述第一定位卡口和所述第二定位卡口相互卡合。
3.根據(jù)權利要求2所述的四面無引腳扁平半導體器件封裝結構，其特征在于，所述第一芯片座上開設有一切口，所述第一芯片柵極管腳延伸至所述切口處。
4.根據(jù)權利要求3所述的四面無引腳扁平半導體器件封裝結構，其特征在于，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、所述第一芯片座和所述第二芯片座的下表面均在同一平面上。
5.根據(jù)權利要求4所述的四面無引腳扁平半導體器件封裝結構，其特征在于，所述第一芯片柵極管腳、所述第二芯片漏極管腳、所述第二芯片柵極管腳、所述第一芯片座和所述第二芯片座的上表面均在同一平面上。
6.根據(jù)權利要求4或5所述的四面無引腳扁平半導體器件封裝結構，其特征在于，所述橋框架單元管腳靠近所述銅橋的部分向內(nèi)彎曲，使得當所述橋框架疊放在所述引線框架上時，所述橋框架單元管腳的下表面與所述第一芯片柵極管腳的下表面在同一平面上。
7.一種采用權利要求1-6任一所述的四面無引腳扁平半導體器件封裝結構封裝半導體器件的封裝方法，其特征在于，包括: 對晶圓進行切割，以得到多個芯片； 提供引線框架，所述引線框架邊緣設置有多個切割定位標記，所述切割定位標記將所述引線框架分隔成多排多列連接的引線框架單元； 將第一芯片倒裝在所述第一芯片座及第一芯片柵極管腳上，將第二芯片正裝在所述第二芯片座上，所述第一芯片座與所述第一芯片的源極連接，所述第一芯片柵極管腳與所述第一芯片的柵極連接，所述第二芯片座與所述第二芯片的漏極連接，所述第二芯片柵極管腳與第二芯片的柵極連接； 提供橋框架，所述橋框架包括多排多列連接的橋框架單元； 將橋框架組裝在所述引線框架之上，露出所述切割定位標記，所述橋框架單元覆蓋所述引線框架單元，所述橋框架的銅橋連接所述第一芯片的漏極和所述第二芯片的源極； 焊接導線，所述導線連接所述銅框架的第二芯片柵極管腳和所述第二芯片的柵極； 對焊接導線之后得到的半導體器件進行注塑成型； 根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離。
8.根據(jù)權利要求7所述的封裝方法，其特征在于，所述將第一芯片倒裝在所述第一芯片座及第一芯片柵極管腳上，將第二芯片正裝在所述第二芯片座上包括: 在所述第一芯片座、所述第一芯片柵極管腳和所述第二芯片座之上制備導電結合材；將所述第一芯片倒放在所述第一芯片座上的導電結合材之上，將所述第二芯片正放在所述第二芯片座上的導電結合材之上， 所述將所述橋框架組裝在所述引線框架之上包括: 在所述第一芯片和所述第二芯片之上制備導電結合材， 將所述橋框架疊放在所述弓I線框架之上， 采用回流焊技術，固化導電結合材，將所述第一芯片倒裝在所述第一芯片座及所述第一芯片柵極管腳上，將所述第二芯片正裝在所述第二芯片座上，并將所述橋框架組裝在所述引線框架之上。
9.根據(jù)權利要求8所述的封裝方法，其特征在于，所述將所述橋框架組裝在所述引線框架之上之后，所述焊接導線之前還包括: 對將所述橋框架組裝在所述引線框架之上得到的半導體器件進行助焊劑清洗和等離子清洗。
10.根據(jù)權利要求7-9任一所述的封裝方法，其特征在于，所述對焊接導線之后得到的半導體器件進行注塑成型之后，所述根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離之前還包括: 對注塑成型后的半導體器件進行第一烘烤和電鍍， 所述根據(jù)所述切割定位標記對注塑成型后的半導體器件進行切割分離之后還包括: 對切割分離之后的半導體器件進行第二烘烤、測試和包裝。
【文檔編號】H01L23/495GK104465597SQ201410745223
【公開日】2015年3月25日 申請日期:2014年12月8日 優(yōu)先權日:2014年12月8日
【發(fā)明者】袁家錦, 徐振杰, 曹周, 敖利波 申請人:杰群電子科技（東莞）有限公司