凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法
【專利摘要】本發(fā)明涉及一種凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，對(duì)比同尺寸MOSFETs或TFETs器件，所采用的設(shè)計(jì)方案在不增加芯片面積的前提下實(shí)現(xiàn)了低寄生電容和低反向泄漏電流的優(yōu)點(diǎn)。利用隧穿絕緣層阻抗與其內(nèi)部場(chǎng)強(qiáng)間極為敏感的相互關(guān)系實(shí)現(xiàn)優(yōu)秀的開關(guān)特性；通過發(fā)射極將隧穿信號(hào)增強(qiáng)實(shí)現(xiàn)了優(yōu)秀的正向?qū)ㄌ匦裕粚?duì)比于普通平面結(jié)構(gòu)，避免了發(fā)射區(qū)、基區(qū)和集電區(qū)沿水平方向依次排列，因此節(jié)省了芯片面積，可以實(shí)現(xiàn)更高的集成度。另外本發(fā)明還提出了一種凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的具體制造方法。該晶體管顯著改善了納米級(jí)集成電路單元的工作特性，適用于推廣應(yīng)用。
【專利說明】凹槽內(nèi)嵌柵絕緣隧穿増強(qiáng)晶體管及其制造方法
【技術(shù)領(lǐng)域】
:
[0001]本發(fā)明涉及超大規(guī)模集成電路制造領(lǐng)域，涉及一種適用于高性能超高集成度集成電路制造的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法。
【背景技術(shù)】
:
[0002]當(dāng)前，隨著集成電路的基本單元金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)器件尺寸的不斷縮小，漏電極與柵電極之間的距離、或源電極與柵電極之間的距離也隨之不斷減小，這就使得器件的柵源、源柵、柵漏以及漏柵寄生電容顯著增大，使集成電路的功耗增大，使信號(hào)的傳播時(shí)延及負(fù)反饋增大，并影響增益帶寬乘積。
[0003]另一方面，MOSFETs器件溝道長(zhǎng)度的不斷縮短導(dǎo)致了器件開關(guān)特性的明顯下降。具體表現(xiàn)為亞閾值擺幅隨著溝道長(zhǎng)度的減小而增大、靜態(tài)功耗明顯增加。雖然通過改善柵電極結(jié)構(gòu)的方式可使這種器件性能的退化有所緩解，但當(dāng)器件尺寸進(jìn)一步縮減時(shí)，器件的開關(guān)特性會(huì)繼續(xù)惡化。
[0004]對(duì)比于MOSFETs器件，近年來提出的隧穿場(chǎng)效應(yīng)晶體管(TFETs)，雖然其平均亞閾值擺幅有所提升，然而其正向?qū)娏鬟^小，且等尺寸下所產(chǎn)生的寄生電容特性并無改善。
[0005]此外，TFETs可通過引入化合物半導(dǎo)體、鍺化硅或鍺等禁帶寬度更窄的材料來生成為TFETs的隧穿部分可增大隧穿幾率以提升開關(guān)特性，但增加了工藝難度。采用高介電常數(shù)絕緣材料作為柵極與襯底之間的絕緣介質(zhì)層，雖然能夠改善柵極對(duì)溝道電場(chǎng)分布的控制能力，卻不能從本質(zhì)上提高硅材料的隧穿幾率，因此對(duì)于TFETs的正向?qū)ㄌ匦愿纳坪苡邢蕖?br>
[0006]此外，由于TFETs和MOSFETs器件都是通過柵電極電場(chǎng)效應(yīng)對(duì)柵極絕緣層及半導(dǎo)體內(nèi)部的電場(chǎng)、電勢(shì)及載流子分布進(jìn)行控制，為了提升柵電極對(duì)半導(dǎo)體內(nèi)部的控制能力，需采用高介電常數(shù)和不斷減薄的柵極絕緣層來加強(qiáng)柵電極的控制能力，但同時(shí)也縮短了柵電極和漏區(qū)、柵電極和源區(qū)之間的距離，使得柵極和漏極重合區(qū)域處在柵極反向偏置時(shí)會(huì)產(chǎn)生較大的柵極致漏極泄漏(GIDL)電流或柵極致源極泄漏(GISL)電流。
【發(fā)明內(nèi)容】
:
[0007]發(fā)明目的
[0008]為在兼容現(xiàn)有基于硅工藝技術(shù)的前提下徹底解決由于器件尺寸不斷縮小所導(dǎo)致的寄生電容明顯增大的問題，顯著降低器件的反向泄漏電流，顯著提升納米級(jí)集成電路基本單元器件的開關(guān)特性，并確保器件在降低亞閾值擺幅的同時(shí)具有良好的正向電流導(dǎo)通特性，本發(fā)明提供一種適用于高性能、高集成度集成電路制造的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法。
[0009]技術(shù)方案
[0010]本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)的:
[0011]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，采用只包含單晶硅襯底1的體硅晶圓作為生成器件襯底，或采用同時(shí)包含單晶硅襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；基區(qū)4位于體硅晶圓的單晶硅襯底1或SOI晶圓的晶圓絕緣層2的上方，并具有凹槽形特征；發(fā)射區(qū)3和集電區(qū)5分別位于基區(qū)4凹槽上端的兩側(cè)；發(fā)射極9位于發(fā)射區(qū)3的上方；集電極10位于集電區(qū)5的上方；導(dǎo)電層6位于基區(qū)4所形成的凹槽內(nèi)壁，被基區(qū)4三面包圍；隧穿絕緣層7位于導(dǎo)電層6的內(nèi)壁，并被導(dǎo)電層6三面包圍；柵電極8的側(cè)面和底部被隧穿絕緣層7的內(nèi)壁三面包圍；阻擋絕緣層11位于器件單元之間和各電極之間，對(duì)各器件單元之間和各電極之間起隔離作用。
[0012]相鄰的基區(qū)4之間通過阻擋絕緣層11隔離；相鄰的發(fā)射區(qū)3與集電區(qū)5之間通過阻擋絕緣層11隔離；相鄰的發(fā)射極9與集電極10之間通過阻擋絕緣層11隔離。
[0013]為達(dá)到本發(fā)明所述的器件功能，本發(fā)明提出凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，其核心結(jié)構(gòu)特征為:
[0014]由發(fā)射區(qū)3、基區(qū)4和集電區(qū)5組成凹槽形特征，且基區(qū)4自身也具有凹槽形特征。
[0015]柵電極8、隧穿絕緣層7和導(dǎo)電層6只有上表面與阻擋絕緣層11相互接觸，且柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面低于基區(qū)4凹槽側(cè)壁的頂部上表面。
[0016]柵電極8是控制隧穿絕緣層7產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極。
[0017]隧穿絕緣層7為用于產(chǎn)生柵電極隧穿電流的絕緣材料層，其內(nèi)壁與柵電極8相互接觸，其外壁與導(dǎo)電層6相互接觸。
[0018]導(dǎo)電層6的外壁與基區(qū)4形成歐姆接觸，是金屬材料，或者是同基區(qū)4具有相同雜質(zhì)類型的、且摻雜濃度大于1019每立方厘米的半導(dǎo)體材料。
[0019]導(dǎo)電層6實(shí)質(zhì)為凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的浮動(dòng)基極，當(dāng)隧穿絕緣層7發(fā)生隧穿時(shí)，電流從柵電極8經(jīng)隧穿絕緣層7流動(dòng)到導(dǎo)電層6，并為基區(qū)4供電。
[0020]發(fā)射區(qū)3與基區(qū)4之間、集電區(qū)5與基區(qū)4之間具有相反雜質(zhì)類型、且發(fā)射區(qū)3與發(fā)射極9之間形成歐姆接觸、集電區(qū)3與集電極10之間形成歐姆接觸。
[0021]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，以N型為例，發(fā)射區(qū)3、基區(qū)4和集電區(qū)5分別為N區(qū)、P區(qū)和N區(qū)，其具體的工作原理為:當(dāng)集電極10正偏，且柵電極8處于低電位時(shí)，柵電極8與導(dǎo)電層6之間沒有形成足夠的電勢(shì)差，此時(shí)隧穿絕緣層7處于高阻狀態(tài)，沒有明顯隧穿電流通過，因此使得基區(qū)4和發(fā)射區(qū)3之間無法形成足夠大的基區(qū)電流來驅(qū)動(dòng)凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，即器件處于關(guān)斷狀態(tài)；隨著柵電極8電壓的逐漸升高，柵電極8與導(dǎo)電層6之間的電勢(shì)差逐漸增大，使得位于柵電極8與導(dǎo)電層6之間隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度也隨之逐漸增大，當(dāng)隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度位于臨界值以下時(shí)，隧穿絕緣層7依然保持良好的高阻狀態(tài)，柵電極和發(fā)射極之間的電勢(shì)差幾乎完全降在隧穿絕緣層7的內(nèi)壁和外壁兩側(cè)之間，也就使得基區(qū)和發(fā)射區(qū)之間的電勢(shì)差極小，因此基區(qū)幾乎沒有電流流過，器件也因此保持良好的關(guān)斷狀態(tài)，而當(dāng)隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度位于臨界值以上時(shí)，隧穿絕緣層7會(huì)由于隧穿效應(yīng)而產(chǎn)生明顯的隧穿電流，并且隧穿電流則會(huì)隨著柵電極8電勢(shì)的增大以極快的速度陡峭上升，這就使得隧穿絕緣層7在柵電極極短的電勢(shì)變化區(qū)間內(nèi)由高阻態(tài)迅速轉(zhuǎn)換為低阻態(tài)，當(dāng)隧穿絕緣層7處于低阻態(tài)，此時(shí)隧穿絕緣層7在柵電極8和導(dǎo)電層6之間所形成的電阻要遠(yuǎn)小于導(dǎo)電層6和發(fā)射極3之間所形成的電阻，這就使得基區(qū)4和發(fā)射區(qū)3之間形成了足夠大的正偏電壓，并且在隧穿效應(yīng)的作用下，在隧穿絕緣層7的內(nèi)壁和外壁之間產(chǎn)生大量電流移動(dòng)，導(dǎo)電層6作為凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的浮動(dòng)基極，當(dāng)隧穿絕緣層7發(fā)生隧穿時(shí)，電流從柵電極8經(jīng)隧穿絕緣層7流動(dòng)到導(dǎo)電層6，并為基區(qū)4供電；基區(qū)4電流經(jīng)發(fā)射區(qū)3增強(qiáng)后由集電極流出，此時(shí)器件處于開啟狀態(tài)。
[0022]優(yōu)點(diǎn)及效果
[0023]本發(fā)明具有如下優(yōu)點(diǎn)及有益效果:
[0024]1.低寄生電容特性
[0025]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，對(duì)比于MOSFETs或TFETs器件，發(fā)射極9和源電極的作用相當(dāng)，集電極10和漏電極的作用相當(dāng)，由于柵電極8、隧穿絕緣層7以及導(dǎo)電層6均內(nèi)嵌于基區(qū)4所形成的凹槽的內(nèi)部，柵電極8、隧穿絕緣層7以及導(dǎo)電層6均只有上表面與阻擋絕緣層11相接觸，且由于柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面低于基區(qū)4凹槽側(cè)壁的頂部上表面，這就使得柵電極8、隧穿絕緣層7和導(dǎo)電層6所共同組成的復(fù)合型柵絕緣遂穿基極遠(yuǎn)離發(fā)射極9和集電極10，由于由于柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面與基區(qū)4凹槽側(cè)壁的頂部上表面之間的距離大小并不影響器件單元所占芯片面積的大小，這就避免了如同MOSFETs或TFETs那樣由于柵電極和漏電極之間或柵電極和源電極之間的距離不斷縮小而導(dǎo)致的柵源、源柵、柵漏以及漏柵之間寄生電容的明顯增大，即對(duì)比MOSFETs或TFETs器件，在同尺寸工藝下，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管具有低寄生電容的優(yōu)點(diǎn)。
[0026]2.低反向泄漏電流
[0027]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，由于柵電極8與發(fā)射區(qū)3或集電區(qū)5之間不存在像MOSFETs或TFETs那樣的柵電極與漏電極之間或柵電極與源電極之間的重合區(qū)域，遠(yuǎn)離發(fā)射區(qū)3或集電區(qū)5的柵電極8的電勢(shì)變化不會(huì)對(duì)發(fā)射區(qū)3或集電區(qū)5產(chǎn)生足夠強(qiáng)的電場(chǎng)效應(yīng)，也就不會(huì)導(dǎo)致發(fā)射區(qū)3或集電區(qū)5由于發(fā)生強(qiáng)烈的能帶彎曲而引發(fā)的帶間隧穿電流效應(yīng)，因此對(duì)比MOSFETs或TFETs器件，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管具有低反向泄漏電流的優(yōu)點(diǎn)。
[0028]3.優(yōu)秀的開關(guān)特性
[0029]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，利用隧穿絕緣層阻抗與隧穿絕緣層內(nèi)電場(chǎng)強(qiáng)度之間極為敏感的相互關(guān)系，通過對(duì)隧穿絕緣層7選取適當(dāng)?shù)乃淼澜^緣材料，并對(duì)隧穿絕緣層7的側(cè)壁高度、側(cè)壁及底部厚度進(jìn)行適當(dāng)調(diào)節(jié)，就可以使隧穿絕緣層7在極小的柵電極電勢(shì)變化區(qū)間內(nèi)實(shí)現(xiàn)高阻態(tài)和低阻態(tài)之間的轉(zhuǎn)換，可以實(shí)現(xiàn)更優(yōu)秀的開關(guān)特性。
[0030]4.高正向?qū)娏?br>
[0031]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，柵絕緣隧穿電流通過導(dǎo)電層6流向基區(qū)，并經(jīng)過發(fā)射區(qū)進(jìn)行信號(hào)增強(qiáng)，與普通TFETs只是利用少量的半導(dǎo)體帶間隧穿電流作為器件的導(dǎo)通電流相比，具有更好的正向電流導(dǎo)通特性，基于上述原因，對(duì)比于普通TFETs器件，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管可以實(shí)現(xiàn)更高的正向?qū)娏鳌?br>
[0032]5.高集成度
[0033]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，基區(qū)4具有凹槽形狀的幾何特征，發(fā)射區(qū)3和集電區(qū)5形成于基區(qū)4凹槽兩側(cè)的上方，對(duì)比于普通平面結(jié)構(gòu)，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管避免了發(fā)射區(qū)3、基區(qū)4和集電區(qū)5沿水平方向依次排列，因此節(jié)省了芯片面積，可以實(shí)現(xiàn)更高的集成度。
【專利附圖】
【附圖說明】
[0034]圖1為本發(fā)明凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管在SOI襯底上形成的二維結(jié)構(gòu)示意圖；
[0035]圖2是步驟一示意圖，
[0036]圖3是步驟二示意圖，
[0037]圖4是步驟二不意圖，
[0038]圖5是步驟四示意圖，
[0039]圖6是步驟五示意圖，
[0040]圖7是步驟六示意圖，
[0041 ]圖8是步驟七示意圖，
[0042]圖9是步驟八示意圖，
[0043]圖10是步驟九示意圖，
[0044]圖11是步驟十示意圖，
[0045]圖12是步驟^^一示意圖，
[0046]圖13是步驟十二示意圖，
[0047]圖14是步驟十三示意圖，
[0048]圖15是步驟十四示意圖，
[0049]圖16是步驟十五示意圖，
[0050]圖17是步驟十六示意圖，
[0051 ]圖18是步驟十七示意圖。
[0052]附圖標(biāo)記說明:
[0053]1、單晶娃襯底；2、晶圓絕緣層；3、發(fā)射區(qū)；4、基區(qū)；5、集電區(qū)；6、導(dǎo)電層；7、隧穿絕緣層；8、柵電極；9、發(fā)射極；10、集電極；11、阻擋絕緣層。
【具體實(shí)施方式】
[0054]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說明:
[0055]如圖1為本發(fā)明凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管在SOI襯底上形成的二維結(jié)構(gòu)示意圖；具體包括單晶硅襯底1 ;晶圓絕緣層2 ;發(fā)射區(qū)3 ;基區(qū)4 ;集電區(qū)5 ;導(dǎo)電層6 ;隧穿絕緣層7 ;柵電極8 ;發(fā)射極9 ;集電極10 ;阻擋絕緣層11。
[0056]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，采用只包含單晶硅襯底1的體硅晶圓作為生成器件襯底，或采用同時(shí)包含單晶硅襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；基區(qū)4位于體硅晶圓的單晶硅襯底1或SOI晶圓的晶圓絕緣層2的上方，并具有凹槽形特征；發(fā)射區(qū)3和集電區(qū)5分別位于基區(qū)4凹槽上端的兩側(cè)；發(fā)射極9位于發(fā)射區(qū)3的上方；集電極10位于集電區(qū)5的上方；導(dǎo)電層6位于基區(qū)4所形成的凹槽內(nèi)壁，被基區(qū)4三面包圍；隧穿絕緣層7位于導(dǎo)電層6的內(nèi)壁，并被導(dǎo)電層6三面包圍；柵電極8的側(cè)面和底部被隧穿絕緣層7的內(nèi)壁三面包圍；阻擋絕緣層11位于器件單元之間和各電極之間，對(duì)各器件單元之間和各電極之間起隔離作用。
[0057]為達(dá)到本發(fā)明所述的器件功能，本發(fā)明提出凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，其核心結(jié)構(gòu)特征為:
[0058]由發(fā)射區(qū)3、基區(qū)4和集電區(qū)5組成凹槽形特征，且基區(qū)4自身也具有凹槽形特征。
[0059]柵電極8、隧穿絕緣層7和導(dǎo)電層6只有上表面與阻擋絕緣層11相互接觸，且柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面低于基區(qū)4凹槽側(cè)壁的頂部上表面。
[0060]柵電極8是控制隧穿絕緣層7產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極；
[0061]隧穿絕緣層7為用于產(chǎn)生柵電極隧穿電流的絕緣材料層，其內(nèi)壁與柵電極8相互接觸，其外壁與導(dǎo)電層6相互接觸。
[0062]導(dǎo)電層6的外壁與基區(qū)4形成歐姆接觸，是金屬材料，或者是同基區(qū)4具有相同雜質(zhì)類型的、且摻雜濃度大于1019每立方厘米的半導(dǎo)體材料。
[0063]導(dǎo)電層6實(shí)質(zhì)為凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的浮動(dòng)基極，當(dāng)隧穿絕緣層7發(fā)生隧穿時(shí)，電流從柵電極8經(jīng)隧穿絕緣層7流動(dòng)到導(dǎo)電層6，并為基區(qū)4供電；
[0064]發(fā)射區(qū)3與基區(qū)4之間、集電區(qū)5與基區(qū)4之間具有相反雜質(zhì)類型，且發(fā)射區(qū)3與發(fā)射極9之間形成歐姆接觸，集電區(qū)3與集電極10之間形成歐姆接觸。
[0065]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，以N型為例，發(fā)射區(qū)3、基區(qū)4和集電區(qū)5分別為N區(qū)、P區(qū)和N區(qū)，其具體的工作原理為:當(dāng)集電極10正偏，且柵電極8處于低電位時(shí)，柵電極8與導(dǎo)電層6之間沒有形成足夠的電勢(shì)差，此時(shí)隧穿絕緣層7處于高阻狀態(tài)，沒有明顯隧穿電流通過，因此使得基區(qū)4和發(fā)射區(qū)3之間無法形成足夠大的基區(qū)電流來驅(qū)動(dòng)凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，即器件處于關(guān)斷狀態(tài)；隨著柵電極8電壓的逐漸升高，柵電極8與導(dǎo)電層6之間的電勢(shì)差逐漸增大，使得位于柵電極8與導(dǎo)電層6之間隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度也隨之逐漸增大，當(dāng)隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度位于臨界值以下時(shí)，隧穿絕緣層7依然保持良好的高阻狀態(tài)，柵電極和發(fā)射極之間的電勢(shì)差幾乎完全降在隧穿絕緣層7的內(nèi)壁和外壁兩側(cè)之間，也就使得基區(qū)和發(fā)射區(qū)之間的電勢(shì)差極小，因此基區(qū)幾乎沒有電流流過，器件也因此保持良好的關(guān)斷狀態(tài)，而當(dāng)隧穿絕緣層7內(nèi)的電場(chǎng)強(qiáng)度位于臨界值以上時(shí)，隧穿絕緣層7會(huì)由于隧穿效應(yīng)而產(chǎn)生明顯的隧穿電流，并且隧穿電流則會(huì)隨著柵電極8電勢(shì)的增大以極快的速度陡峭上升，這就使得隧穿絕緣層7在柵電極極短的電勢(shì)變化區(qū)間內(nèi)由高阻態(tài)迅速轉(zhuǎn)換為低阻態(tài)，當(dāng)隧穿絕緣層7處于低阻態(tài)，此時(shí)隧穿絕緣層7在柵電極8和導(dǎo)電層6之間所形成的電阻要遠(yuǎn)小于導(dǎo)電層6和發(fā)射極3之間所形成的電阻，這就使得基區(qū)4和發(fā)射區(qū)3之間形成了足夠大的正偏電壓，并且在隧穿效應(yīng)的作用下，在隧穿絕緣層7的內(nèi)壁和外壁之間產(chǎn)生大量電流移動(dòng)，導(dǎo)電層6作為凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的浮動(dòng)基極，當(dāng)隧穿絕緣層7發(fā)生隧穿時(shí)，電流從柵電極8經(jīng)隧穿絕緣層7流動(dòng)到導(dǎo)電層6，并為基區(qū)4供電；基區(qū)4電流經(jīng)發(fā)射區(qū)3增強(qiáng)后由集電極流出，此時(shí)器件處于開啟狀態(tài)。
[0066]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，對(duì)比于MOSFETs或TFETs器件，發(fā)射極9和源電極的作用相當(dāng)，集電極10和漏電極的作用相當(dāng)，由于柵電極8、隧穿絕緣層7以及導(dǎo)電層6均內(nèi)嵌于基區(qū)4所形成的凹槽的內(nèi)部，柵電極8、隧穿絕緣層7以及導(dǎo)電層6均只有上表面與阻擋絕緣層11相接觸，且由于柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面低于基區(qū)4凹槽側(cè)壁的頂部上表面，這就使得柵電極8、隧穿絕緣層7和導(dǎo)電層6所共同組成的復(fù)合型柵絕緣遂穿基極遠(yuǎn)離發(fā)射極9和集電極10，由于由于柵電極8、隧穿絕緣層7和導(dǎo)電層6的頂部上表面與基區(qū)4凹槽側(cè)壁的頂部上表面之間的距離大小并不影響器件單元所占芯片面積的大小，這就避免了如同MOSFETs或TFETs那樣由于柵電極和漏電極之間或柵電極和源電極之間的距離不斷縮小而導(dǎo)致的柵源、源柵、柵漏以及漏柵之間寄生電容的明顯增大，即對(duì)比MOSFETs或TFETs器件，在同尺寸工藝下，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管具有低寄生電容的優(yōu)點(diǎn)。
[0067]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，由于柵電極8與發(fā)射區(qū)3或集電區(qū)5之間不存在像MOSFETs或TFETs那樣的柵電極與漏電極之間或柵電極與源電極之間的重合區(qū)域，遠(yuǎn)離發(fā)射區(qū)3或集電區(qū)5的柵電極8的電勢(shì)變化不會(huì)對(duì)發(fā)射區(qū)3或集電區(qū)5產(chǎn)生足夠強(qiáng)的電場(chǎng)效應(yīng)，也就不會(huì)導(dǎo)致發(fā)射區(qū)3或集電區(qū)5由于發(fā)生強(qiáng)烈的能帶彎曲而引發(fā)的帶間隧穿電流效應(yīng)，因此對(duì)比MOSFETs或TFETs器件，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管具有低反向泄漏電流的優(yōu)點(diǎn)。
[0068]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管及其制造方法，利用隧穿絕緣層阻抗與隧穿絕緣層內(nèi)電場(chǎng)強(qiáng)度之間極為敏感的相互關(guān)系，通過對(duì)隧穿絕緣層7選取適當(dāng)?shù)乃淼澜^緣材料，并對(duì)隧穿絕緣層7的側(cè)壁高度、側(cè)壁及底部厚度進(jìn)行適當(dāng)調(diào)節(jié)，就可以使隧穿絕緣層7在極小的柵電極電勢(shì)變化區(qū)間內(nèi)實(shí)現(xiàn)高阻態(tài)和低阻態(tài)之間的轉(zhuǎn)換，可以實(shí)現(xiàn)更優(yōu)秀的開關(guān)特性。
[0069]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，柵絕緣隧穿電流通過導(dǎo)電層6流向基區(qū)，并經(jīng)過發(fā)射區(qū)進(jìn)行信號(hào)增強(qiáng)，與普通TFETs只是利用少量的半導(dǎo)體帶間隧穿電流作為器件的導(dǎo)通電流相比，具有更好的正向電流導(dǎo)通特性，基于上述原因，對(duì)比于普通TFETs器件，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管可以實(shí)現(xiàn)更高的正向?qū)娏鳌?br>
[0070]凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，基區(qū)4具有凹槽形狀的幾何特征，發(fā)射區(qū)3和集電區(qū)5形成于基區(qū)4凹槽兩側(cè)的上方，對(duì)比于普通平面結(jié)構(gòu)，凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管避免了發(fā)射區(qū)3、基區(qū)4和集電區(qū)5沿水平方向依次排列，因此節(jié)省了芯片面積，可以實(shí)現(xiàn)更高的集成度。
[0071]本發(fā)明所提出的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的單元及陣列在SOI晶圓上的具體制造工藝步驟如下:
[0072]步驟一、提供一個(gè)SOI晶圓，SOI晶圓的下方為SOI晶圓的單晶硅襯底1，SOI晶圓的中間為晶圓絕緣層2，通過離子注入或擴(kuò)散工藝，對(duì)SOI晶圓上方的單晶硅薄膜進(jìn)行摻雜，形成雜質(zhì)層。
[0073]步驟二、再次通過離子注入或擴(kuò)散工藝，對(duì)SOI晶圓上方的單晶硅薄膜進(jìn)行摻雜，在晶圓上表面形成與步驟一中的雜質(zhì)類型相反的、濃度不低于1019每立方厘米的重?fù)诫s區(qū)。
[0074]步驟三、通過光刻、刻蝕等工藝在所提供的SOI晶圓上形成長(zhǎng)方體狀單晶硅孤島陣列區(qū)域。
[0075]步驟四、在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出單晶硅薄膜，初步形成阻擋絕緣層11。
[0076]步驟五、通過刻蝕工藝，在基區(qū)單晶硅薄膜上刻蝕出凹槽狀區(qū)域，其中凹槽的頂部?jī)蓚?cè)的重?fù)诫s區(qū)分別為發(fā)射區(qū)3和集電區(qū)5，剩余部分為基區(qū)4。
[0077]步驟六、在晶圓上方淀積金屬或具有和基區(qū)4相同雜質(zhì)類型的重?fù)诫s的多晶硅，使步驟五中由發(fā)射區(qū)3、集電區(qū)5和基區(qū)4所形成的凹槽內(nèi)部完全被填充，再將表面平坦化至露出發(fā)射區(qū)3和集電區(qū)5，初步形成導(dǎo)電層6。
[0078]步驟七、通過刻蝕工藝，對(duì)步驟六中所淀積的金屬或具有和基區(qū)4相同雜質(zhì)類型的重?fù)诫s的多晶硅進(jìn)行刻蝕，進(jìn)一步形成導(dǎo)電層6。
[0079]步驟八、在晶圓上方淀積隧穿絕緣層介質(zhì)，使步驟七中所形成的導(dǎo)電層6的內(nèi)壁三面所包圍的區(qū)域完全被填充，再將表面平坦化至露出導(dǎo)電層6，初步形成隧穿絕緣層7。
[0080]步驟九、通過刻蝕工藝，對(duì)步驟八中所淀積的隧穿絕緣層介質(zhì)進(jìn)行刻蝕，進(jìn)一步形成具有u形幾何特征的隧穿絕緣層7。
[0081]步驟十、在晶圓上方淀積金屬材料或重?fù)诫s多晶硅，使步驟九中所形成的隧穿絕緣層7的內(nèi)壁三面所包圍的區(qū)域完全被填充，再將表面平坦化至露出發(fā)射區(qū)3、集電區(qū)5、導(dǎo)電層6以及隧穿絕緣層7的頂部，初步形成柵電極8。
[0082]步驟十一、在晶圓上方通過刻蝕工藝刻蝕掉導(dǎo)電層6兩側(cè)上方部分，使導(dǎo)電層6的兩側(cè)頂部低于基區(qū)4兩側(cè)的頂部，進(jìn)一步形成導(dǎo)電層6。
[0083]步驟十二、在晶圓上方淀積絕緣介質(zhì)層，再將表面平坦化至露出發(fā)射區(qū)3、集電區(qū)5、隧穿絕緣層7以及柵電極8的頂部，進(jìn)一步形成阻擋絕緣層11。
[0084]步驟十三、在晶圓上方通過刻蝕工藝刻蝕掉隧穿絕緣層7兩側(cè)上方部分，使隧穿絕緣層7的兩側(cè)頂部不高于步驟十一中所形成的導(dǎo)電層6的頂部，進(jìn)一步形成隧穿絕緣層?。
[0085]步驟十四、在晶圓上方淀積絕緣介質(zhì)層，使步驟十三中的隧穿絕緣層7被刻蝕掉的部分完全被絕緣介質(zhì)層填充，再將表面進(jìn)行平坦化處理至露出柵電極8，進(jìn)一步形成阻擋絕緣層11。
[0086]步驟十五、在晶圓上方通過刻蝕工藝刻蝕掉柵電極8的上方部分，使柵電極8的頂部不高于步驟十三中所形成的隧穿絕緣層7的頂部，進(jìn)一步形成柵電極8。
[0087]步驟十六、在晶圓上方淀積絕緣介質(zhì)層，使步驟十五中的柵電極8被刻蝕掉的部分完全被絕緣介質(zhì)層填充，再將表面進(jìn)行平坦化處理，進(jìn)一步形成阻擋絕緣層11。
[0088]步驟十七、在位于發(fā)射區(qū)3和集電區(qū)5的上方的阻擋絕緣層11內(nèi)部刻蝕出用于形成發(fā)射極9和集電極10的通孔，并在晶圓上表面淀積金屬層，使通孔被金屬填充，再對(duì)金屬層進(jìn)行刻蝕，形成發(fā)射極9和集電極10。
【權(quán)利要求】
1.凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:采用只包含單晶硅襯底(I)的體硅晶圓作為生成器件襯底，或采用同時(shí)包含單晶硅襯底(I)和晶圓絕緣層(2)的SOI晶圓作為生成器件的襯底；基區(qū)(4)位于體硅晶圓的單晶硅襯底(I)或SOI晶圓的晶圓絕緣層(2)的上方，并具有凹槽；發(fā)射區(qū)(3)和集電區(qū)(5)分別位于基區(qū)(4)凹槽上端的兩側(cè)；發(fā)射極(9)位于發(fā)射區(qū)⑶的上方；集電極(10)位于集電區(qū)(5)的上方；導(dǎo)電層(6)位于基區(qū)(4)所形成的凹槽內(nèi)壁，被基區(qū)⑷三面包圍；隧穿絕緣層⑵位于導(dǎo)電層(6)的內(nèi)壁，并被導(dǎo)電層(6)三面包圍；柵電極(8)的側(cè)面和底部被隧穿絕緣層(7)的內(nèi)壁三面包圍；阻擋絕緣層(11)位于凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管單元之間和單個(gè)凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的上方。
2.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:相鄰的基區(qū)(4)之間通過阻擋絕緣層(11)隔離；相鄰的發(fā)射區(qū)(3)與集電區(qū)(5)之間通過阻擋絕緣層(11)隔離；相鄰的發(fā)射極(9)與集電極(10)之間通過阻擋絕緣層(11)隔離。
3.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:由發(fā)射區(qū)(3)、基區(qū)(4)和集電區(qū)(5)組成凹槽形結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:柵電極(8)、隧穿絕緣層(7)和導(dǎo)電層(6)只有上表面與阻擋絕緣層(11)相互接觸，且柵電極(8)、隧穿絕緣層(7)和導(dǎo)電層￠)的頂部上表面低于基區(qū)(4)凹槽側(cè)壁的頂部上表面。
5.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:柵電極(8)是控制隧穿絕緣層(7)產(chǎn)生隧穿效應(yīng)的電極，是控制器件開啟和關(guān)斷的電極。
6.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:隧穿絕緣層(7)為用于產(chǎn)生柵電極隧穿電流的絕緣材料層，其內(nèi)壁與柵電極(8)相互接觸，其外壁與導(dǎo)電層(6)相互接觸。
7.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:導(dǎo)電層(6)的外壁與基區(qū)(4)形成歐姆接觸，導(dǎo)電層(6)是金屬材料或者是同基區(qū)(4)具有相同雜質(zhì)類型的、且摻雜濃度大于119每立方厘米的半導(dǎo)體材料。
8.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:導(dǎo)電層(6)實(shí)質(zhì)為凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的浮動(dòng)基極，當(dāng)隧穿絕緣層(7)發(fā)生隧穿時(shí)，電流從柵電極⑶經(jīng)隧穿絕緣層(7)流動(dòng)到導(dǎo)電層(6)，并為基區(qū)(4)供電。
9.根據(jù)權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管，其特征在于:發(fā)射區(qū)(3)與基區(qū)⑷之間、集電區(qū)(5)與基區(qū)(4)之間具有相反雜質(zhì)類型，且發(fā)射區(qū)(3)與發(fā)射極(9)之間形成歐姆接觸，集電區(qū)(3)與集電極(10)之間形成歐姆接觸。
10.一種如權(quán)利要求1所述的凹槽內(nèi)嵌柵絕緣隧穿增強(qiáng)晶體管的制造方法，其特征在于:該工藝步驟如下: 步驟一、提供一個(gè)SOI晶圓，SOI晶圓的下方為SOI晶圓的單晶硅襯底(1)，SOI晶圓的中間為晶圓絕緣層(2)，通過離子注入或擴(kuò)散工藝，對(duì)SOI晶圓上方的單晶硅薄膜進(jìn)行摻雜，形成雜質(zhì)層； 步驟二、再次通過離子注入或擴(kuò)散工藝，對(duì)SOI晶圓上方的單晶硅薄膜進(jìn)行摻雜，在晶圓上表面形成與步驟一中的雜質(zhì)類型相反的、濃度不低于119每立方厘米的重?fù)诫s區(qū)； 步驟三、通過光刻、刻蝕工藝在所提供的SOI晶圓上形成長(zhǎng)方體狀單晶硅孤島陣列區(qū)域； 步驟四、在晶圓上方淀積絕緣介質(zhì)后平坦化表面至露出單晶硅薄膜，初步形成阻擋絕緣層(11); 步驟五、通過刻蝕工藝，在基區(qū)單晶硅薄膜上刻蝕出凹槽狀區(qū)域，其中凹槽的頂部?jī)蓚?cè)的重?fù)诫s區(qū)分別為發(fā)射區(qū)(3)和集電區(qū)(5)，剩余部分為基區(qū)(4); 步驟六、在晶圓上方淀積金屬或具有和基區(qū)(4)相同雜質(zhì)類型的重?fù)诫s的多晶硅，使步驟五中由發(fā)射區(qū)(3)、集電區(qū)(5)和基區(qū)(4)所形成的凹槽內(nèi)部完全被填充，再將表面平坦化至露出發(fā)射區(qū)(3)和集電區(qū)(5)，初步形成導(dǎo)電層(6); 步驟七、通過刻蝕工藝，對(duì)步驟六中所淀積的金屬或具有和基區(qū)(4)相同雜質(zhì)類型的重?fù)诫s的多晶硅進(jìn)行刻蝕，進(jìn)一步形成導(dǎo)電層(6); 步驟八、在晶圓上方淀積隧穿絕緣層介質(zhì)，使步驟七中所形成的導(dǎo)電層￠)的內(nèi)壁三面所包圍的區(qū)域完全被填充，再將表面平坦化至露出導(dǎo)電層出)，初步形成隧穿絕緣層(7)； 步驟九、通過刻蝕工藝，對(duì)步驟八中所淀積的隧穿絕緣層介質(zhì)進(jìn)行刻蝕，進(jìn)一步形成具有U形幾何特征的隧穿絕緣層(7)。 步驟十、在晶圓上方淀積金屬材料或重?fù)诫s多晶硅，使步驟九中所形成的隧穿絕緣層(7)的內(nèi)壁三面所包圍的區(qū)域完全被填充，再將表面平坦化至露出發(fā)射區(qū)(3)、集電區(qū)(5)、導(dǎo)電層(6)以及隧穿絕緣層(7)的頂部，初步形成柵電極⑶； 步驟十一、在晶圓上方通過刻蝕工藝刻蝕掉導(dǎo)電層(6)兩側(cè)上方部分，使導(dǎo)電層(6)的兩側(cè)頂部低于基區(qū)(4)兩側(cè)的頂部，進(jìn)一步形成導(dǎo)電層(6);步驟十二、在晶圓上方淀積絕緣介質(zhì)層，再將表面平坦化至露出發(fā)射區(qū)(3)、集電區(qū)(5)、隧穿絕緣層(7)以及柵電極⑶的頂部，進(jìn)一步形成阻擋絕緣層(11); 步驟十三、在晶圓上方通過刻蝕工藝刻蝕掉隧穿絕緣層(7)兩側(cè)上方部分，使隧穿絕緣層(7)的兩側(cè)頂部不高于步驟十一中所形成的導(dǎo)電層(6)的頂部，進(jìn)一步形成隧穿絕緣層⑵； 步驟十四、在晶圓上方淀積絕緣介質(zhì)層，使步驟十三中的隧穿絕緣層(7)被刻蝕掉的部分完全被絕緣介質(zhì)層填充，再將表面進(jìn)行平坦化處理至露出柵電極(8)，進(jìn)一步形成阻擋絕緣層(11); 步驟十五、在晶圓上方通過刻蝕工藝刻蝕掉柵電極(8)的上方部分，使柵電極(8)的頂部不高于步驟十三中所形成的隧穿絕緣層(7)的頂部，進(jìn)一步形成柵電極(8); 步驟十六、在晶圓上方淀積絕緣介質(zhì)層，使步驟十五中的柵電極(8)被刻蝕掉的部分完全被絕緣介質(zhì)層填充，再將表面進(jìn)行平坦化處理，進(jìn)一步形成阻擋絕緣層(11); 步驟十七、在位于發(fā)射區(qū)⑶和集電區(qū)(5)的上方的阻擋絕緣層(11)內(nèi)部刻蝕出用于形成發(fā)射極(9)和集電極(10)的通孔，并在晶圓上表面淀積金屬層，使通孔被金屬填充，再對(duì)金屬層進(jìn)行刻蝕，形成發(fā)射極(9)和集電極(10)。
【文檔編號(hào)】H01L29/10GK104485352SQ201410742677
【公開日】2015年4月1日 申請(qǐng)日期:2014年12月8日 優(yōu)先權(quán)日:2014年12月8日
【發(fā)明者】靳曉詩, 劉溪 申請(qǐng)人:沈陽工業(yè)大學(xué)